

SCHÜSSLER

CPC

**HARDWARE-
ERWEITERUNGEN**

EIN DATA BECKER BUCH

SCHÜSSLER

CPC

**HARDWARE-
ERWEITERUNGEN**

EIN DATA BECKER BUCH

ISBN 3-89011-083-5

Copyright © 1985 DATA BECKER GmbH
Merowingerstraße 30
4000 Düsseldorf

Alle Rechte vorbehalten. Kein Teil dieses Buches darf in irgendeiner Form (Druck, Fotokopie oder einem anderen Verfahren) ohne schriftliche Genehmigung der DATA BECKER GmbH reproduziert oder unter Verwendung elektronischer Systeme verarbeitet, vervielfältigt oder verbreitet werden.

Wichtiger Hinweis:

Die in diesem Buch wiedergegebenen Schaltungen, Verfahren und Programme werden ohne Rücksicht auf die Patentlage mitgeteilt. Sie sind ausschließlich für Amateur- und Lehrzwecke bestimmt und dürfen nicht gewerblich genutzt werden.

Alle Schaltungen, technischen Angaben und Programme in diesem Buch wurden von dem Autoren mit größter Sorgfalt erarbeitet bzw. zusammengestellt und unter Einschaltung wirksamer Kontrollmaßnahmen reproduziert. Trotzdem sind Fehler nicht ganz auszuschließen. DATA BECKER sieht sich deshalb gezwungen, darauf hinzuweisen, daß weder eine Garantie noch die juristische Verantwortung oder irgendeine Haftung für Folgen, die auf fehlerhafte Angaben zurückgehen, übernommen werden kann. Für die Mitteilung eventueller Fehler ist der Autor jederzeit dankbar.

INHALTSVERZEICHNIS

1.	Einleitung	1
2.	Der CPC 464	4
3.	Nützliche Hinweise und Tips zur Platinenherstellung	6
4.	Erweiterungsport	11
5.	Logische Grundschaltungen	20
6.	Adressdecodierung	36
6.1	einfacher Adressdecoder	43
6.2	universeller Adressdecoder	52
6.3	vollständiger Adressdecoder	61
7.	Adapterkarte mit vollständiger Pufferung	65
8.	Erweiterungskarte (Expansionsboard)	80
9.	Erweiterung auf andere BUS - Systeme	87
10.	Netzteilkarte	90
11.	16 Kanal Ausgabe-Interface mit dem 74374	99
12.	16 Kanal Ein- Ausgabe-Interface mit dem 8212	109
12.1	32 Kanal Ein- Ausgabe-Interface mit dem 8212	122
13.	Parallele Ein- Ausgabe-Interfaces	132
13.1	8255 mit einfachem Adressdecoder	150
13.2	8255 mit universellem Adressdecoder	158
13.3	4-fach 8255	167
13.4	Z80-PIO Aufbau und Arbeitsweise	169
13.5	Z80-PIO mit einfachem Adressdecoder	180
13.6	Z80-PIO mit universellem Adressdecoder	188
14.	Analog Digital Wandler mit dem ZN 427	191
15.	220 Volt Schalteinheiten	212
16.	Motorsteuerung für Gleichstrommotoren	235
17.	Motorsteuerung für Schrittschaltmotoren	240
18.	Soundbox	246
19.	NF-Verstärker mit Klangregelung	272
20.	EPROM-Programmierboard	280
21.	EPROM-Programmierzettel	306
22.	Programmierbarer Timer 8253	312
23.	Anwendung des Z80-CTC	326
24.	Serielle Datenübertragung	334
24.1	Anwendung des 8251	344

24.2	Aufbau einer RS 232 / V.24 Schnittstelle	359
25.	Statisches Peripheres Testsystem (SPT)	378
26.	Logiktester	388
27.	Hexadezimale Anzeige für das SPT	394
28.	Methodische Fehlersuche mit dem SPT	397
29.	CPC 464 Schaltplan und Erläuterungen	409

Anhang

A	Literaturverzeichnis	422
B	Bezugsquellenverzeichnis	424
C	Anschlußbelegungen der verwendeten ICs	425
D	Wichtige Herstelleradressen	444

1. EINLEITUNG

Kaum ein Rechner dieser Klasse konnte sich auf dem Markt so schnell durchsetzen, wie der SCHNEIDER CPC 464, kostet er doch nur knapp 1400,-- DM einschließlich Farbmonitor, Schreibmaschinentastatur und integriertem Kassettenrecorder.

Nun besteht ein Rechner nicht nur aus Software und mancher möchte den CPC 464 hardwaremäßig erweitern, sei es um ein universelles Ein-Ausgabe Interface, ein EPROM-Programmierboard oder ein Analog-Digital Wandler, um nur einige wenige Möglichkeiten zu nennen.

Die im Handel erhältliche Peripherie hat einerseits den Nachteil, daß sie nicht ohne erhebliche Umrüstungen auf den CPC 464 anzupassen ist und der Preis schreckt andererseits die meisten vor einem Kauf zurück.

Daher möchte der Autor versuchen, diese " Literaturlücke " beim CPC 464 mit dem Buch zu schließen. Alle Schaltungen sind so aufgebaut, daß sie in der Regel auch von weniger Geübten nachzubauen sind. Platinenlayouts und Bestückungspläne sowie eine ausführlich erklärte Funktionsweise der Schaltung sollen den Nachbau erleichtern. Wo spezielle Software notwendig ist, wird diese im CPC 464 - Format direkt zum Erfassen aufgelistet.

Ein besonderer Vorteil dieses Buches liegt darin, daß sehr gebräuchliche Schaltungen, wie Adressdecoder, PIOs und andere Interfaces in mehreren Variationen und Ausbaustufen vorgestellt werden, so daß Sie entscheiden können, welche Schaltung für Ihren Gebrauch die optimale ist.

Hervorzuheben ist weiter, daß ALLE Erweiterungen OHNE teure Meßgeräte auf ihre Funktionsfähigkeit getestet werden können. Ein statisches peripheres Testsystem (SPT), das Ihnen im Kapitel 24 vorgestellt wird, ermöglicht Ihnen eine systematische Fehlersuche OHNE Rechner.

ABBILDUNG: 1

DER SCHNEIDER CPC 464



Darüber hinaus finden Sie am Schluß des Buches den vollständigen Schaltplan des CPC 464 sowie die erforderlichen Erläuterungen.

Der Autor war bemüht, alle vorgestellten Schaltungen so kostengünstig wie möglich aufzubauen und dort, wo es sich vermeiden ließ, auf teure Spezialbausteine zu verzichten. Besonders danken möchte ich an dieser Stelle den Herren Köster und Scharpf aus dem Hause SCHNEIDER für ihre Unterstützung.

Im Bezugsquellenverzeichnis finden Sie eine Firma, über die Sie alle hier beschriebenen Ergänzungen als Baumappe mit Leerplatte, Bausatz oder Fertigerät einschließlich der erforderlichen Software beziehen können.

Alle Schaltungen und Verfahren werden ohne Rücksicht auf bestehende oder angemeldete Patente wiedergegeben und sind nur für den Hobbybereich zu verwenden. Bei einer gewerblichen Nutzung ist in jedem Fall die Zustimmung des möglichen Lizenzinhabers erforderlich.

Der Verlag sowie der Autor haben alle Schaltungen gründlich getestet, dennoch sind wir alle nur Menschen, und Fehler lassen sich auch bei der besten Kontrolle nie vermeiden. Für eine entsprechende Mitteilung wären wir Ihnen dankbar !

Dieses Manuskript wurde auf TEXTOMAT, einem DATA BECKER Produkt, und über einen EPSON FX80 mit EC 64 Software-Interface erstellt. Wir wünschen Ihnen viel Erfolg mit diesem Buch und informieren Sie sich über die weiteren Erzeugnisse aus dem Hause DATA BECKER.

Völklingen / Saar
März 1985

lothar Schüssler

2. DER CPC 464

1984 überraschte die Firma SCHNEIDER den heißumkämpften Home-computermarkt mit der Ankündigung eines 64 KB Rechners mit einem vorzüglichen Preis-Leistungsverhältnis. Der CPC 464 wurde in England von der Firma AMSTRAD entwickelt und wird größtenteils in Asien gefertigt.

Dieser Rechner in der konkurrenzstarken 64 KB Klasse wird sich durch ein vortreffliches Basic mit einem hervorragenden Befehlssatz, einer exzellenten Auflösung und Graphikfähigkeiten zusammen mit einer 4 Mhz getakteten Z80A-CPU sicherlich gut behaupten können.

Das Basic und das Betriebssystem sind in einem 32 KB ROM untergebracht, von den 64 KB RAM stehen dem Anwender 42 KB zur Verfügung, also ca 10 % mehr als beim C 64.

Der CPC 464 verfügt zwar über eine eingebaute Centronics-Druckerschnittstelle, allerdings statt der allgemein üblichen 8 Bit Datenübertragung wird nur ein 7 Bit Code gesendet, da D7 für den Strobe-Impuls mißbraucht wurde. Hier wurde leider am falschen Platz gespart.

Wärmeprobleme mit einem zu klein dimensionierten Netzteil, wie beispielsweise beim legendären ZX 81, gibt es beim CPC 464 nicht. Eleganterweise wurde das Netzteil einfach in den geräumigen Monitor verbannt und versorgt über ein Kabel den Rechner. Falls Sie also einen Fremdmonitor anschließen wollen, müssen Sie sich ein zusätzliches 5 Volt Netzteil aufbauen, was aber das geringste Problem ist. Die unstabilierte Versorgungsspannung liegt leider zur weiteren Verarbeitung wie bei manchen anderen Rechnern nirgendwo an.

Auf der Rückseite des CPC 464 sind über mehrere Ports nahezu alle erdenklichen Signale herausgeführt.

Denken Sie aber bei einem Ausbau daran, daß auch der CPC 464, wie leider üblich in dieser Klasse, weder eine interne Daten- noch Adresspufferung besitzt.

Dieses ist besonders dann wichtig, wenn Sie mehrere periphere

Geräte an Ihrem Rechner betreiben wollen. Aus diesem Grund wird im Kapitel 7 eine Adapterkarte vorgestellt werden, die den Adress- und Datenbus vollständig puffert. In diesem Zusammenhang soll auch der etwas wackelige Systemportstecker erwähnt werden. Einerseits liegt er etwas ungünstig, da es Schwierigkeiten bereiten wird, die peripheren Erweiterungen direkt aufzustecken und andererseits trägt die dauernde mechanische Belastung durch das Auf und Ab auf diesem Stecker auch nicht zur " Lebensverlängerung " bei.

Alle Hardware-Erweiterungen in diesem Buch sind mit mechanisch stabilen VG-Steckern ausgestattet, die zudem noch verpolungssicher sind. Auf der Erweiterungskarte stehen Ihnen je nach Ausbau sieben gepufferte Steckplätze zur Verfügung.

Die gesamte Karte wird über ein Flachbandkabel an den Rechner angeschlossen. Ein möglicher Einbau aller Erweiterungen in einen 19 Zoll Rahmen ist ohne Probleme gegeben.

Ein weiterer, nicht zu unterschätzender Vorteil liegt darin, daß Sie Ihren CPC 464 busmäßig auf andere Systeme, z.B. den ECB-Bus oder den Sinclair-Bus anpassen können und je nachdem auch von diesen Systemen Hardware einsetzen können.

Ein Blick in das Innenleben des Rechners läßt staunen! Ein klares übersichtlich aufgebautes Platinenlayout, ohne wilde Verkabelung und notdürftige Drahtbrücken beweist, daß der CPC 464 in allem von der Kozeption her durchdacht und funktionell tadellos aufgebaut wurde, so daß der Kauf dieses Rechners bei einem noch umfangreicheren Literatur- und Softwareangebot in jedem Fall zu empfehlen ist.

3. NÜTZLICHE HINWEISE UND TIPS ZUR PLATINENHERSTELLUNG

Zu allen Erweiterungsschaltungen in diesem Buch werden Ihnen die entsprechenden Platinenlayouts vorgestellt, die allerdings teilweise doppelseitig sind.

Wie kommt man nun von der Buchvorlage zur fertigen Platine ? Machen Sie sich bitte nicht die Mühe und zeichnen Sie die Platinenlayouts auf Transparentpapier ab, dieses ist nur bei einfachen Schaltungen ratsam, denn allzu leicht können sich Fehler einschleichen und Sie wissen selbst, wie schwer es ist, diese später wiederzufinden. In jedem kleinen Dorf gibt es heute ein Kopierzentrum, wo man die Möglichkeit hat, auf einem guten funktionierenden Trockenkopierer preiswerte Fotokopien herzustellen.

In einem Schreibwarengeschäft kaufen Sie sich einige Overheadfolien, die aussehen wie Plastikfolien, aber temperaturfest sind. Sammeln Sie einige Printvorlagen, indem Sie die gewünschten Schaltungen aus diesem Buch, Zeitschriften oder aus sonstigen Vorlagen zuerst fotokopieren und dann so zurechtschneiden, daß diese eine DIN A4 Seite ausmachen. Statt des normalen Kopierpapiers legen Sie nun pro Vorlage ca. drei Overheadfolien in das Kopiergerät ein. Stellen Sie die Blende des Gerätes auf ziemlich dunkel ein und machen Sie je Vorlage nun ca. drei Overheadfolien. Dies ist deshalb notwendig, weil eine einzige Overheadkopie nicht lichtdicht genug ist, und es kann dann leicht vorkommen, daß Sie später Haarrisse auf der Platine wiederfinden. Schneiden Sie anschließend die Overheadfolien wieder auseinander, legen die einzelnen Kopien je Platine schön deckungsgleich übereinander und kleben Sie diese an den Rändern zusammen. Als Ergebnis haben Sie einen ausgezeichneten Platinenfilm.

Wem dies zu aufwendig erscheint, für den besteht noch die Möglichkeit, sich die fertigen Platinen dieses Buches zusenden zu lassen. Hierzu finden Sie im Anhang eine entsprechende Bezugsquelle.

Für manche erscheint das Durchkontaktieren der Platinen ein Problem, aber nach kurzer Zeit werden Sie feststellen, daß dieses viel einfacher, schneller und sauberer geht, als das Legen von Drahtbrücken, wenn Sie folgende Ratschläge beherzigen:

1. Legen Sie die Platine auf eine Unterlage, so daß sie ca. 2 cm über dem Arbeitstisch aufliegt.
2. Gut lötbare Silberdraht wird nun durch die Bohrungen der Durchkontaktierungen gesteckt, bis sie auf der Unterlage aufliegen, und auf der Oberseite festgelötet.
Achten Sie darauf, daß der Durchmesser des Drahtes nicht wesentlich dünner ist, als der der Bohrung, da Ihnen sonst der Draht später zu leicht durchrutscht.
3. Nachdem so alle Durchkontaktierungen auf einer Platinenseite erfolgt sind, schneiden Sie den Draht plan ab.
4. Drehen Sie die Platine um und legen Sie sie direkt auf den Arbeitstisch.
Diese Platinenseite müßte nun wie ein "Igel" aussehen.
Löten Sie nun zuerst die Drahtenden auf dieser Seite an, bevor Sie diese abschneiden. Bitte nicht zu lange löteten, damit Ihnen durch die Erwärmung auf der anderen Seite nicht die Lötungen aufgehen und der Draht durchrutscht.

Diese Punkte hören sich sicherlich komplizierter an, als sie in Wirklichkeit sind, denn schon bald werden Sie merken, daß das Durchkontaktieren eine feine Sache ist und wesentlich besser aussieht, als Drahtbrücken.

Bei fast allen Erweiterungen sind Pull-up Widerstände zum Einhalten der logischen Pegel erforderlich. Je nach Ausbaustufe der Adressdecodierung benötigen Sie ein Widerstandsnetzwerk

ABBILDUNG: 2

DURCHKONTAKTIEREN EINER PLATINE. NACHDEM AUF DER VORDERSEITE DIE DRAHTBRÜCKEN ANGELOTTET WURDEN, SOLLTE AUF DER RÜCKSEITE, SO WIE ES DAS FOTO ZEIGT, ZUERST GELÖTET WERDEN UND ERST DANN DIE SILBERDRÄHTE GEKÜRZT WERDEN.





ABBILDUNG: 3

SO SOLLTEN DIE DURCHKONTAKTIERUNGEN AUF BEIDEN SEITEN DER
PLATINE SPÄTER AUSSEHEN.



von vier oder acht 4,7 kOhm.

Wer nun einerseits Beschaffungsschwierigkeiten hat, denn nicht jeder Leser wohnt in einer Großstadt mit vielen Elektronik-Shops oder andererseits die Kosten für das Netzwerk sparen möchte, der kann hier zur Eigenhilfe greifen.

Vier oder acht einzelne 4,7 kOhm Widerstände werden senkrecht in die vorgesehenen Bohrungen gesteckt und angelötet. Alle freien, oberen Enden werden durch eine Drahtbrücke miteinander verbunden und in die Bohrung mit der " + " Markierung gesteckt. Hiermit haben Sie auch ein Widerstandsnetzwerk.

Beim Durchblättern des Buches werden Sie sicherlich bemerkt haben, daß der Anschluß der Hardware Erweiterungen über einen sogenannten VG-Stecker, 2 x 32-polig, Bauform a+c (DIN 41612) erfolgt, der nicht kompatibel zum CPC 464 Anschluß auf der Rückseite ist.

Diese Maßnahme ist aus mehreren Gründen erforderlich und sinnvoll:

Mechanische Entlastung des rückwärtigen Bus-Steckers.

VG-Stecker mechanisch stabiler und verpolungssicher.

Über Erweiterungskarten ist das System beliebig ausbaubar.

Daten- und Adresspufferung auf der Adapterkarte.

Näheres hierzu werden Sie im Kapitel 7 erfahren.

Selbstverständlich können Sie auch jede Erweiterung über ein Flachbandkabel direkt an den CPC 464 anschließen.

4. ERWEITERUNGSPORT

Auf der Rückseite des Rechners stehen Ihnen über mehrere Erweiterungsbuchsen alle wichtigsten Signale zur Verfügung.

Für uns ist der 50-polige Erweiterungsanschluß von besonderer Bedeutung, da wir an ihm fast alle Hardware-Erweiterungen anschließen. Die Pinbelegung dieses Anschlusses ist in der Abbildung 4 wiedergegeben.

Neben den 8 Daten- und 16 Adressleitungen finden Sie noch alle CPU- Signale sowie die vier Versorgungsspannungen. Im folgenden wird die Bedeutung der wichtigsten Signale erläutert, damit Sie die mögliche Verwendbarkeit für die peripheren Geräte besser verstehen können.


Weitere Ergänzungen finden Sie im Kapitel 28, wo Ihnen der CPC 464 schaltungstechnisch erklärt wird.

Die Erweiterungsanschlüsse lassen sich zu folgenden Gruppen zusammenfassen:

- Daten- und Adressleitungen
- CPU Signalleitungen
- Sonderanschlüsse

Abbg: 4

C P C 4 6 4 ERWEITERUNGSPORT



- | | | | |
|-----------|------------------|-----------------------|-----------------|
| 1 = SOUND | 16 = A 2 | 31 = <u>TORQ</u> | 46 = CURSOR |
| 2 = MASSE | 17 = A 1 | 32 = <u>RD</u> | 47 = L. PEN |
| 3 = A 15 | 18 = A 0 | 33 = <u>WR</u> | 48 = <u>EXP</u> |
| 4 = A 14 | 19 = D 7 | 34 = <u>HALT</u> | 49 = MASSE |
| 5 = A 13 | 20 = D 6 | 35 = <u>INT</u> | 50 = TAKT |
| 6 = A 12 | 21 = D 5 | 36 = <u>NMI</u> | |
| 7 = A 11 | 22 = D 4 | 37 = <u>BUSRD</u> | |
| 8 = A 10 | 23 = D 3 | 38 = <u>BUSAK</u> | |
| 9 = A 9 | 24 = D 2 | 39 = <u>READY</u> | |
| 10 = A 8 | 25 = D 1 | 40 = <u>BUS RESET</u> | |
| 11 = A 7 | 26 = D 0 | 41 = <u>RESET</u> | |
| 12 = A 6 | 27 = + 5 Volt | 42 = <u>ROMEN</u> | |
| 13 = A 5 | 28 = <u>MREQ</u> | 43 = <u>ROMDIS</u> | |
| 14 = A 4 | 29 = <u>MI</u> | 44 = <u>RAMRD</u> | |
| 15 = A 3 | 30 = <u>RFSH</u> | 45 = <u>RAMDIS</u> | |

DATENLEITUNGEN DO - D7

Anschlußpunkte	PIN
----------------	-----

D0	26
D1	25
D2	24
D3	23
D4	22
D5	21
D6	20
D7	19

Auf diesen Datenleitungen (Datenbus) gelangen die Daten von und zur Z80 CPU. Der Spannungspegel aller Leitungen ist TTL-kompatibel, und an jeden Anschluß kann eine LS-TTL-Last angeschlossen werden.

Alle Datenleitungen sind tri-state Ein-Ausgänge.

Anschlußpunkte	PIN
----------------	-----

A0	18
A1	17
A2	16
A3	15
A4	14
A5	13
A6	12
A7	11
A8	10
A9	9
A10	8
A11	7
A12	6
A13	5
A14	4
A15	3

Über die 16 Adressleitungen (AO - A15) erfolgt die Adressierung des Speichers. Maximal lassen sich $2^{16} = 64\text{ K}$ Bytes adressieren.

Alle Anschlüsse des Adressbus sind tri-state Ausgänge.

Für die Adressierung der Ein/Ausgabe werden die acht niederwertigsten Adressbits (AO - A7) verwendet; es lassen sich also $2^8 = 256$ Ein-Ausgänge direkt adressieren.

Während des Refreshzyklus erhalten die sieben niederwertigsten Bits eine gültige Refreshadresse.

Alle Adressen sind TTL-kompatibel.

SPANNUNGSVERSORGUNG

Anschlußpunkte	PIN

+ 5 V	27
0 V	2 & 49

Leider wurde es beim CPC 464, im Gegensatz zum ZX - SPEKTRUM beispielsweise, versäumt, weitere Spannungen auf dem Erweiterungsport zur Verfügung zu stellen. Für jeden, der seinen Rechner etwas weiter ausbauen möchte, ist jedenfalls ein Mehrspannungsnetzgerät die erste Ausbaustufe.

Die an dem Anschluß 27 anliegende 5 Volt Versorgungsspannung darf extern höchstens mit 300 mA belastet werden, da sonst der interne Spannungsregler überfordert wird.

4. 1. C P U Signalleitungen

Die CPU-Signalleitungen lassen sich in folgende Gruppen aufteilen:

1. Systemkontrolle
2. CPU - Kontrolle
3. Bus - Kontrolle

1. SYSTEMKONTROLLE

1.1. RD, (Read - Lesen), Anschluß 32

Im Lesemodus (Read) hat dieser Anschluß einen L-Pegel, wenn der Rechner Daten vom Speicher oder von einem Eingang lesen soll.

Der adressierte Speicherplatz oder Port muß die Daten auf den Bus schalten. Im nicht aktiven Zustand hat diese Leitung H-Pegel (+ 5 Volt).

1.2. WR, (Write - Schreiben), Anschluß 33

Ähnlich dem Lesebetrieb arbeitet der Schreibbetrieb. Dieser Ausgang hat dann einen L-Pegel, wenn die CPU Daten ausgeben will.

Hierdurch wird der adressierte Speicher oder Port aufgefordert, die anstehenden Daten zu übernehmen.

1.3. MREQ, (Memory Request - Speicheranforderung), Anschluß 28

Für jede Speicheranforderung, ob zum Lesen oder Schreiben, muß gewährleistet sein, daß dem System eine gültige Adresse

zur Verfügung steht, erst dann können Read- oder Write- Befehle ausgeführt werden.

Mit einem L-Pegel an diesem Anschluß zeigt die CPU an, daß eine gültige Adresse für eine Speicheroperation vorliegt.

1.4. IORQ, (In Out Request - Ein-Ausgabebeanforderung), Anschluß 31

Der IORQ-Anschluß hat die gleiche Aufgabe wie der vorher beschriebene MREQ, nur mit dem Unterschied, daß dieser Anschluß für Ein-Ausgabeoperationen zuständig ist.

Liegt dieser Anschluß auf einem L-Pegel, so will die CPU Daten an einen Port ausgeben oder von ihm lesen, je nachdem wie der logische Zustand der Anschlüsse Read und Write ist. In diesem Fall enthalten die Adressen A0 - A7 eine gültige Ein-Ausgabeadresse.

Das M1 - Signal (Maschinenzyklus 1) erzeugt selbständig ein IORQ-Signal, wenn ein Interrupt quittiert wird; damit kann der Datenbus einen Interrupt -Antwort-Vektor aufnehmen. Interrupt-Quittungsoperationen entstehen während der M1-Zeit; währenddessen laufen keine Ein-Ausgabe-Operationen ab.

1.5. RFSH, (Refresh - Auffrischen), Anschluß 30

Dieser Ausgang wird zum Auffrischen dynamischer Speicherbausteine benutzt.

Durch einen L-Pegel wird angezeigt, daß die niederwertigsten 7 Bits einer Refreshadresse auf dem Datenbus liegen. Dieser Anschluß arbeitet mit MREQ zusammen, so daß damit die Leseoperation der aufzufrischenden Speicherstellen eingeleitet werden kann.

1.6. M1, (Maschinenzklus), Anschluß 29

Diesem Anschluß kommt für die externe Bearbeitung wenig Bedeutung zu. Liegt nämlich hier ein L-Pegel an, so wird dadurch angezeigt, daß der gerade abgearbeitete Maschinenzklus ein Befehlsbyte aus dem Speicher holt. Der aktive logische Zustand (L-Pegel) erscheint auch in Verbindung von IORQ, wenn die CPU eine Interruptanforderung bestätigt.

1.7. ROMEN (ROM-Enable) , Anschluß 42

ROMDIS (ROM-DISABLE), Anschluß 43

Hierbei handelt es sich um die Chip-Select-Signale zusätzlicher ROM-Bausteine. (hierzu näheres im Kapitel 28)

1.8. RAMDIS (RAM-DISABLE), Anschluß 45

RAMRD (RAM-Read) , Anschluß 44

Hierbei handelt es sich um den Chip-Select-Anschluß für externe RAMs sowie um das erforderliche Lesesignal.

2. CPU - Kontrolle

2.1. HALT (Halt), Anschluß 34

Dieser Ausgang zeigt an, daß die CPU einen softwaremäßigen Halt-Befehl ausgeführt hat. Es wird solange gewartet, bis ein Interrupt-Signal vorliegt.

Während dieser Zeit werden weiterhin Refreshsignale für die dynamischen Speicherstellen erzeugt.

2.2. INT, (Interruptanforderung), Anschluß 35

Auch dieses Signal ist in der Regel für unsere peripheren Geräte bedeutungslos. Der CPU - Eingang wird von Ein- Ausgabegeräten angesteuert. Liegt dort ein L - Pegel an, so wird eine Programmunterbrechung nach dem gerade vorliegenden Befehl eingeleitet, sofern die CPU dieses durch einen EI - Befehl ermöglichen kann.

Wichtig hierbei ist, daß das Bus - Request - Signal nicht aktiv sein darf. Wird die Interruptanforderung von der CPU angenommen, so wird ein Bestätigungssignal ausgegeben.

2.3. NMI, (Non maskable Interrupt - Nicht maskierbarer Interrupt), Anschluß 36

Dieser Interrupteingang liegt prioritätsmäßig höher als INT und wird immer nach dem gerade bearbeiteten Befehl ausgeführt. Dann erfolgt ein Sprung auf die Adresse 0066 (hex). Für die externe Verwendung bleibt dieser Anschluß ebenfalls ohne Bedeutung.

2.4. RESET, (Reset - Zurücksetzen), Anschluß 41

Mit dem Reset kann der Rechner jederzeit in einen definierten Anfangszustand versetzt werden. Wird diesem Anschluß ein L - Pegel zugeführt, so befindet sich der Rechner im gleichen Zustand wie nach dem Einschalten (Programmiert hex. 0).

5. LOGISCHE GRUNDSCHALTUNGEN

In der modernen Digitaltechnik werden die unterschiedlichen Verknüpfungen zur Erlangung bestimmter Eingangsgrößen benötigt. Aus den drei Grundsaltungen Konjunktion (UND), Disjunktion (ODER) und der Negation (VERNEINUNG) können alle anderen abgeleitet werden. Das Ziel dieses Kapitels ist es, Sie mit den Gesetzen der logischen Grundsaltungen vertraut zu machen, so daß Sie im Verlaufe des Buches selbst in der Lage sind, die Bedingungen bei den Schaltungsbeispielen nachvollziehen zu können.

Sie werden hier sowohl die deutschen Begriffe, als auch die englischen finden, obwohl sich letztere in der Literatur und im allgemeinen Sprachschatz weitgehend durchgesetzt haben. Das gleiche gilt für die Schaltzeichen der logischen Funktionen. Hier unterscheidet man eine alte deutsche Norm, die noch sehr verbreitet ist, eine neue vereinfachte deutsche Norm, die sich bisher kaum durchgesetzt hat und, die amerikanische Norm, die Sie in der englischen Literatur vorfinden. Um es allen gerecht zu machen, werden Ihnen die möglichen Schaltzeichen bei der Besprechung der Funktionen vorgestellt werden.

Ähnliches gilt für die Bezeichnung der beiden logischen Pegel. Hier findet man sowohl die Schreibweise " H " = log.1 und " L " als log.0. Zur besseren Darstellung beschränken wir uns auf die Schreibweise " H " (HIGH) zur Darstellung eines hohen Pegels, d.h. log. 1 und auf " L " (LOW) zur Darstellung eines niedrigen Pegels, d.h. log.0.

Invertierungen, d.h. Verneinungen werden im allgemeinen durch einen " Über-Querstrich" dargestellt. Aus drucktechnischen Gründen werden hier die Verneinungen durch ein - (Minus-Zeichen) vor und hinter der Variablen gekennzeichnet.

5.1 INVERTER

Die sicherlich einfachste logische Verknüpfung stellt ein Inverter (Verneinung oder Negation) dar.

Das Gesetz der Negation lautet:

- *** Ein L-Pegel am Eingang eines Inverters ergibt
- *** einen H-Pegel am Ausgang. Ein H-Pegel am Eingang
- *** ergibt einen L-Pegel am Ausgang.

Die Abbildung 5 gibt Ihnen einen Überblick über den Aufbau eines Inverters. Eine solche Grundschialtung läßt sich auch sehr leicht mit diskreten Bauelementen aufbauen. Liegt nämlich der Eingang eines Transistors an einem L-Pegel, so bleibt dieser gesperrt und am Ausgang steht über den Widerstand R_2 die Betriebsspannung, d.h. ein H-Pegel. Wenn der Transistor durch einen H-Pegel am Eingang angesteuert wird, schaltet dieser seinen Ausgang auf einen L-Pegel.

Die Wahrheitstabelle gibt Ihnen diesen Zusammenhang wieder.


Das Gesetz des Inverters lautet daher:

$$A = \text{-E-} \quad (\text{lies: A gleich E-nicht})$$

Im unteren Teil der Abbildung 5 finden Sie die 3 gebräuchlichen Symbole sowie eine unvollständige Aufstellung der bekannten TTL- und CMOS-Inverter.

INVERTER

VERNEINUNG
NEGATION



WAHRHEITSTABELLE

EINGANG	AUSGANG
L	H
H	L

GESETZ: $A = \bar{E}$

SCHALTZEICHEN

deutsche Norm		US- Norm
alt	neu	

INVERTER IC's

7404, 7405, 741004, 741005	TTL
4009, 4069,	C-MOS

Abbildung: 5

5.2 AND- (UND) FUNKTION

Eine weitere Grundfunktion ist die AND-Verknüpfung, die in der Literatur auch als UND oder KONJUNKTION bezeichnet wird. Die Abbildung 6, Teil a, zeigt Ihnen diese Funktion an Hand zweier in Serie liegender Schalter. Damit die Lampe brennt, müssen beide Schalter E1 und E2 geschlossen sein. Hieraus läßt sich schon das Gesetz der AND-Funktion ableiten:

*** Wenn einer der beiden Eingänge einen L-Pegel aufweist, so wird der Ausgang auf einem L-Pegel verbleiben. Nur wenn beide Eingänge, E1 und E2, einen H-Pegel aufweisen, so wird auch der Ausgang einen H-Pegel haben.


Diese Bedingung ist in Form der Wahrheitstabelle in der Abbildung 6, Teil b, wiederzufinden. Hieraus läßt sich das Gesetz der AND-Verknüpfung herleiten:

A = E1 und E2 (lies: A gleich E1 und E2)
----- Dieses "und" wird entweder als umgekehrtes "v" oder mit dem "&" dargestellt.

Im unteren Teil der Abbildung 6 sind wiederum die wichtigsten ICs mit AND-Funktionen aufgeführt und zwar in TTL- und CMOS-Bauweise. Ein einzelnes, diskret aufgebautes AND-Gatter sehen Sie im Teil e der Abbildung 6. Führen die drei Eingänge E1, E2 und E3 einen H-Pegel, so kann auch der Ausgang einen H-Pegel annehmen. Hat dagegen ein einzelner Eingang einen L-Pegel, so fließt über diese Eingangsdiode ein Strom. Am Ausgang A liegt dann ein L-Pegel an, der allerdings um den Schwellwert der Diode erhöht ist.

AND

UND
KONJUNKTION



(a)

WAHRHEITSTABELLE

E1	E2	AUS
L	L	L
H	L	L
L	H	L
H	H	H

(b)

GESETZ

$$A = E1 \wedge E2$$

(c)


SCHALTZEICHEN

deutsche Norm alt		Norm neu	US-NORM
E1			
E2			

(d)

AND - GATTER

7408, 7409, 7411, 7415, 7421, 74808 TTL
4073, 4081, 4082 C-MOS



(e)

Abbildung: 6

5.3 OR- (ODER) FUNKTION

Diese logische Verknüpfung wird auch DISJUNKTION oder ALTERNATIVE genannt. Die Eingangsbedingungen dieser Funktion lassen sich an zwei parallelen Schaltern E1 und E2 der Abbildung 7, Teil a, erläutern. Die Lampe wird nur dann brennen, wenn wenigstens einer der beiden Schalter E1 oder E2 geschlossen ist. Hieraus kann man nun leicht das Gesetz der OR-Funktion bilden:

- *** Wenn einer oder beide Eingänge einen H-Pegel auf-
- *** weist, so wird auch der Ausgang einen H-Pegel
- *** haben. Liegen beide Eingänge an einem L-Pegel, so
- *** wird auch der Ausgang einen L-Pegel haben.


Diese Bedingungen finden Sie auch in der entsprechenden Wahrheitstabelle wieder. Das Gesetz der OR-Funktion läßt sich demnach wie folgt formulieren:

A = E1 oder E2 (Das Oder-Zeichen wird meistens
----- mit einem kleinen "v" dargestellt.

In der Praxis sind weder UND-, noch ODER-Funktionen sehr häufig anzutreffen, meistens sind die hierzu verneinten Formen vorzufinden. Ein einzelnes OR - Gatter läßt sich leicht durch diskrete Bauelemente darstellen, so wie es die Abbildung 7, Teil e, zeigt. Dieser Aufbau ist dann empfehlenswert, wenn man nur ein einzelnes Gatter benötigt und auch aus Platz- und Kostengründen nicht einen integrierten Schaltkreis verwenden will. Die Erklärung dieses diskret aufgebauten OR-Gatters ist einfach: Es genügt ein H-Pegel an einem der drei Eingänge E1, E2 oder E3, da die an einem L-Pegel liegenden Dioden gesperrt bleiben.

OR

ODER
DISJUNKTION
ALTERNATIVE



(a)

WAHRHEITSTABELLE

E1	E2	AUS.
L	L	L
H	L	H
L	H	H
H	H	H

(b)

GESETZ


$$A = E1 \vee E2$$

(c)

SCHALTZEICHEN

deutsche alt	NORM neu	US-NORM

(d)



(e)

OR - GATTER

7432, 74802, 74832, 741032	TTL
4071, 4072, 4075	C-MOS

Abbildung: 7

Diese drei Funktionen werden als GRUNDVERKNÜPFUNGEN bezeichnet, da man durch sinnvolles Kombinieren von ihnen alle nun folgenden realisieren kann. Schaltet man beispielsweise einen Inverter hinter eine AND-Funktion, so erhalten wir deren Verneinung in Form einer NAND (NOT AND) Verknüpfung.

5.4 NAND (NICHT-UND) FUNKTION

Das NAND-Gatter gehört sicherlich zu den am meisten verbreiteten integrierten Schaltkreisen mit dem berühmten Vertreter 7400. Betrachten Sie sich nochmals die AND-Funktion, so erhalten Sie die NAND-Verknüpfung, durch eine Verneinung des Ausgangs. Die Bedingung der NAND-Funktion lautet somit:

*** Ist einer der beiden Eingänge E1 oder E2 oder auch
*** beide " L ", so wird der Ausgang einen H-Pegel auf-
*** weisen. Weisen dagegen beide Eingänge H-Pegel auf,
*** so wird der Ausgang einen L-Pegel haben.

Demnach läßt sich das Gesetz der NAND-Bedingung einfach formulieren, indem man das der AND-Verknüpfung verneint:

A = $\neg E_1$ und $\neg E_2$ (lies: A ergibt sich aus E1-
----- nicht und E2-nicht.)

Die NAND-Funktion ist in der Abbildung 8 wiedergegeben. Selbstverständlich läßt sich ein NAND-Gatter auch durch ein And-Gatter mit einem nachfolgenden Inverter aufbauen. Genauso kann man ein NAND-Gatter als Inverter einsetzen, indem man beide Eingänge miteinander verbindet und dort das Eingangssignal anlegt. Nicht benötigte Eingänge eines NAND-Gatters

NAND

NICHT UND

WAHRHEITSTABELLE

E1	E2	AUS.
L	L	H
H	L	L
L	H	L
H	H	L




GESETZ

$$A = \overline{E1} \wedge \overline{E2}$$

(a)

(b)

SCHALTZEICHEN

deutsche alt	NORM neu	US - NORM
		

(c)

NAND - GATTER

7400, 7401, 7403, 7410, 7412, 7420, 7422,
7424, 7426, 7430, 7437, 7438, 7439, 7440,
74133, 74134, 74140, 74801, 74804, 74820
4011, 4012, 4023, 4068, 4093, 4412

Abbildung: 8

müssen an die Betriebsspannung gelegt werden, damit die Eingangsbedingung erfüllt bleibt.

5.5 NOR (NICHT-ODER) FUNKTION

Der NICHT-ODER Verknüpfung kommt in der Praxis die gleiche große Bedeutung zu, wie der vorhergehenden NAND-Funktion. Durch Verneinen der OR-Verknüpfung erhält man die Bedingung der NOR-Funktion:

*** Wenn einer oder beide Eingänge E1 oder E2 einen
*** H-Pegel aufweist, so wird der Ausgang einen
*** L-Pegel aufweisen. Sind dagegen beide Eingänge auf
*** einem L-Pegel, so ist der Ausgang auf einem
*** H-Pegel.

Somit kann man auch das Gesetz der NOR-Funktion formulieren, indem man das der OR-Funktion in seiner Aussage verneint.

$A = \neg E1 \vee \neg E2$ (lies: A ergibt sich aus E1-
----- nicht oder E2-nicht)

Die Schreibweise des Gesetzes und der dazugehörigen Wahrheitstabelle können Sie aus der Abbildung 9, Teil a und b, entnehmen.

Auch die NOR-Verknüpfung läßt sich mit diskreten Bauteilen einfach aufbauen. Die Abbildung 9, Teil d, zeigt ein OR-Gatter mit drei Dioden und einem nachgeschalteten Transistor-Inverter, wie er Ihnen ganz zu Anfang vorgestellt wurde. Statt des Transistors läßt sich auch ein Inverter-IC einsetzen.

NOR

NICHT ODER

WAHRHEITSTABELLE

E1	E2	AUS
L	L	H
H	L	L
L	H	L
H	H	L




a

GESETZ


$$A = \overline{E1} \vee \overline{E2}$$

b

SCHALTZEICHEN

deutsche NORM		US - NORM
alt	neu	
		

c



d

NOR - GATTER

7402, 7423, 7425, 7427, 7428, 7433,

74128, 74260, 74805, 741002

TTL

4000, 4001, 4002, 4025, 4078

C-MOS

Abbildung: 9

5.6 EX - OR (EXCLUSIVES ODER) FUNKTION

Dieser logischen Verknüpfung kommt in der Praxis keine allzu große Bedeutung zu. Sie ist eine Kombination zwischen NOR und NAND. In der Literatur werden Sie auch die gebräuchlichen Bezeichnungen ANTIVALENZ bzw. EXCLUSIVES ODER hierfür finden. Die Arbeitsweise läßt sich am einfachsten durch eine Wechselschaltung erklären, so wie es die Abbildung 10, Teil d, darstellt. Die Lampe kann nur dann brennen, wenn der eine Schalter E1 auf "L" steht und der andere Schalter E2 auf "H", oder umgekehrt. Aus diesem Beispiel läßt sich die Bedingung der EX-OR Funktion leicht erläutern:

- *** Wenn einer der beiden Eingänge E1 oder E2 einen
- *** H-Pegel aufweist, so wird auch der Ausgang einen
- *** H-Pegel aufweisen. Haben beide Eingänge den gleichen
- *** Pegel, so führt der Ausgang einen L-Pegel.

Hieraus läßt sich auch das entsprechende Gesetz formulieren:

$$A = (E1 \text{ und } -E2-) \text{ oder } (-E1- \text{ und } E2)$$

(lies: A ergibt sich aus E1 und E2-nicht oder aus E1-nicht und E2)

Die kleine Auswahl EX-OR Schaltkreise in TTL und C-MOS ist im unteren Teil der Abbildung 10 wiedergegeben.

EX-OR

ANTIVALENZ
EXCLUSIV -ODER

WAHRHEITSTABELLE

E1	E2	AUS
L	L	L
H	L	H
L	H	H
H	H	L

GESETZ

$$A = (E1 \wedge \bar{E2}) \vee (\bar{E1} \wedge E2)$$


(a)

(b)

SCHALTZEICHEN

deutsche NORM		US - NORM
alt	neu	

(c)



(d)

EX - OR GATTER

7486, 74135, 74136, 74386, 74886 TTL
4030, 4070, 4507

Abbildung: 10

5.7 EX - NOR (EXCLUSIVES NICHT-ODER) FUNKTION

Verneint man die Aussage der EX-OR Funktion, so erhält man die EX-NOR Verknüpfung, die allerdings ebenfalls in der Praxis von geringer Bedeutung ist. Die Abbildung 11, Teil a, zeigt Ihnen die dazugehörige Wahrheitstabelle, deren Bedingung man nun formulieren kann:

*** Wenn einer der beiden Eingänge E1 oder E2 einen
*** H-Pegel aufweist, so wird der Ausgang einen L-
*** Pegel annehmen. Sind beide Eingänge auf dem glei-
*** chen Pegel, entweder "H" oder "L", so bleibt der
*** Ausgang auf einem H-Pegel.

Das dazugehörige Gesetz der EX-NOR Verknüpfung läßt sich somit analog dem der EX-OR Funktion darstellen, indem man nur einmal die beiden Eingänge bejaht und einmal vereint. In der vorgegebenen Schreibweise sieht es dann so aus:

$$A = (E1 \text{ und } E2) \text{ oder } (E1\text{-nicht und } E2\text{-nicht})$$

(lies: A ergibt sich aus E1 und E2 oder aus E1-nicht und E2-nicht)

Die Auswahl an EX-NOR ICs ist sowohl im TTL-, als auch im C-MOS Bereich äußerst gering.

Die moderne Halbleitertechnologie hat die Anwendungsmöglichkeiten der Gatter immer weiter vorangetrieben. Während die Mehrzahl der Logik-ICs nur für bestimmte Aufgaben entwickelt wurden, z. B. als NAND- oder NOR Gatter, findet man heute auch sogenannte " PROGRAMMIERBARE MULTIFUNKTIONSGATTER ", bei denen der Anwender selbst festlegen kann, mit welchen logischen Funktionen der Baustein arbeiten soll. Ein Beispiel ist der C-MOS IC 4048, bei dem es sich um ein programmierbares Gatter mit 8 Eingängen handelt, bei dem man durch 3 Steuerleitungen

EX-NOR

ÄQUIVALENZ
EXCLUSIVES NICHT ODER

WAHRHEITSTABELLE

E1	E2	AUS
L	L	H
H	L	L
L	H	L
H	H	H


GESETZ

$$A = (E1 \wedge E2) \vee (\bar{E1} \wedge \bar{E2})$$

a

b

SCHALTZEICHEN



c

EX - NOR GATTER

74266, 74836

TTL

4077

C-MOS

Abbildung: 11

8 verschiedene Logikfunktionen bilden kann. Hierdurch spart man einerseits Platz und andererseits kann man wesentlich kostengünstiger arbeiten, denn oftmals werden nicht alle Gatter in einem Schaltkreis genutzt.

Eine weitere Entwicklung stellen die MEHRHEITSGATTER dar, z. B. der 4530. Diese Familie arbeitet nach dem Prinzip der Mehrheitslogik und besitzt stets eine ungerade Anzahl von Eingängen. Gatter dieser Bauart liefern an den Ausgang nur dann einen H-Pegel, wenn die Mehrheit der Eingänge die Bedingung erfüllt, wobei es egal ist, um welche Eingänge es sich handelt. Zur Anwendung kommen diese Schaltkreise vorwiegend bei Robotanlagen.

6. ADRESSDECODIERUNG

Eines der größten Probleme der Hardware - Erweiterungen auf ein vorhandenes Rechnersystem stellt die Adressdecodierung dar. Jeder Rechner besitzt eine bestimmte Anzahl von Adressen, die zur Selektion und zum Auswählen sowohl der internen wie auch der möglichen externen Bausteine herangezogen werden. Diese Zuordnung wird bereits bei der Grundkonzeption festgelegt und ist später nicht mehr änderbar.

Periphere Geräte dürfen nun keinesfalls Adressen belegen, die z.B. vom Betriebssystem für den internen Speicherzugriff reserviert sind

Der CPC 464 besitzt insgesamt 16 Adressleitungen, die mit A15 bis A0 gekennzeichnet sind. Mit diesen Leitungen läßt sich ein Adressraum von 65536 Bytes verwalten, innerhalb dessen alle Aktivitäten des Rechners liegen müssen. Einige dieser Adressen sind für die Verwaltung der externen Geräte reserviert. Beim CPC 464 liegen sie am äußeren Ende, nämlich überhalb von F8xx. Ein Adressdecoder muß nun in der Lage sein, nur den Adressraum, der vom Betriebssystem auch hierfür freigegeben ist, möglichst eindeutig freizugeben. Diese Eindeutigkeit soll deshalb erreicht werden, damit von einem Gerät nicht unnötig viele Adressen blockiert werden.

Zusätzlich besitzen alle peripheren Spezialbausteine mindestens einen, manchmal auch zwei Freigabe-Eingänge. Diese Pins werden in der Regel als CHIP-SELECT (Baustein-Auswahl) bezeichnet. Man findet auch hierfür die Bezeichnung OUTPUT-ENABLE (OE) oder CHIP-ENABLE (CE). Diese Anschlüsse sind größtenteils Low-aktiv.

Das Ansprechen, d.h. Adressieren eines Bausteins ist nur dann möglich, wenn das Freigabe-Signal aktiviert ist und zwar genau dann, wenn die Daten auf dem Datenbus bereitstehen.

Die folgende Tabelle zeigt Ihnen, wie hoch die maximale Adressierbarkeit je Adressblock ist, wobei Ihnen die höchste Adresse in dezimaler- und hexadezimaler Schreibweise dargestellt wird.

I----- A D R E S S E N -----I höchste Adresse																					
I	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	dez.	I	=	I	=
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	1
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	3	0	0	0	3
	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	7	0	0	0	7
	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	15	0	0	0	F
	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	31	0	0	1	F
	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	63	0	0	3	F
	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	127	0	0	7	F
	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	255	0	0	F	F
	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	511	0	1	F	F
	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1023	0	3	F	F
	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	2047	0	7	F	F
	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	4095	0	F	F	F
	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	8191	1	F	F	F
	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	16383	3	F	F	F
	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	32767	7	F	F	F
	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	65535	F	F	F	F

Nach dieser Aufstellung können Sie beispielsweise mit 8 Adressbits (A7-A0) insgesamt $2^{**8} = 256$ Speicherstellen adressieren. (Denken Sie beim Nachrechnen daran, daß die niederwertigste Stelle mit Null beginnt und nicht wie gewohnt mit Eins !)

Der untere Adressbereich ist für alle Anwendungen tabu, da die Z80-CPU nach dem Einschalten oder nach einem Reset sich den

ersten Befehl von der Speicherstelle 0000 nimmt. Dieser Bereich ist für das interne ROM reserviert.

Mit Hilfe der Chip-Select-Signale ist es nun möglich, mehrere im gleichen Adressbereich liegende Bausteine eindeutig anzusprechen, man muß nur zum richtigen Zeitpunkt das richtige Chip-Select-Signal aktivieren.

Am Anfang eines Systemausbaus kann man oftmals noch nicht überschauen, mit wieviel Komponenten man später arbeiten möchte. Sind nun Adressdecoder im Einsatz, die nur eine bestimmte Adresse decodieren, so kann es beim Hinzufügen anderer peripherer Geräte zu Kollisionen führen. Natürlich ist es weniger aufwendig, eine gegebene Adresse zu decodieren, aber Sie sollten daran denken, daß dieser Adressbereich dann unwiderruflich vergeben ist und Sie nicht mehr ausweichen können.

Der prinzipielle Aufbau eines solchen festen Adressdecoders ist in der Abbildung 12 dargestellt.

Hier werden die Adressbits A10 - A4 zur Decodierung stellvertretend herangezogen. Zusätzlich muß in jedem Fall das Signal IORQ zur Decodierung anliegen. Da dieses CPU-Signal L-aktiv ist, wird ein Inverter mit dem 7400 vorangeschaltet. Das verneinte IORQ und die Adressbits liegen an einem NAND-Gatter, beispielsweise einem 7430, an. Der Ausgang einer NAND-Funktion wird nur dann einen L-Pegel aufweisen, wenn alle Eingänge einen H-Pegel haben. Mit einer weiteren Verneinung des Ausgangs wird sowohl ein positives, wie auch ein negatives CHIP-SELECT Signal erzeugt.

Die Adressierung eines solchen Decoders ist sehr einfach: Von den insgesamt 16 Adressleitungen müssen nämlich gerade die dem NAND-Gatter zugeführten aktiviert sein. Tabellarisch ist dies so zu verdeutlichen:

```

----- A D R E S S B I T S -----I = hex. I
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 I von-bis I
-----I-----I-----I
X X X X X 1 1 1 1 1 1 1 X X X X I O 9 F O I
                                     I F F F F I
-----I I

```

Da die Adressbits A15-A11 und A3-A0 im Beispiel nicht zur Decodierung herangezogen werden, ist deren logischer Pegel auch gleichgültig, dieses wird in der Literatur mit " X " gekennzeichnet. Ein peripheres Gerät, welches eine solche Adressdecodierung besitzt, wäre ohne Berücksichtigung des CHIP-SELECT Signals bei 62991 Adressen ansprechbar (FFFF - 09F0).

Sie sehen, eine solche Adressdecodierung ist nicht vertretbar. Sie wurde aber deshalb etwas ausführlicher beschrieben, damit Sie an Hand des einfachen Beispiels die Problematik der sinnvollen und universellen Adressdecodierung im Laufe dieses Kapitels besser verstehen.

Im Handbuch Ihres Rechners finden Sie im Anhang die möglichen Adressen für Ein-Ausgabe Geräte. Folgende Adressen können von externer Hardware benutzt werden:

F8xx, F9xx, FAXx, FBxx

Die Adressbits A7 - A0, die mit "xx" bezeichnet sind, werden nochmals wie folgt unterteilt:

00 - 7B	nicht benutzen
7C - 7F	reserviert für Disketten-Schnittstelle
80 - BB	nicht benutzen
BC - BF	reserviert für zukünftige Verwendung
CO - DB	nicht benutzen
DC - DF	reserviert für Kommunikationen
EO - FF	stehen dem Anwender für periphere Geräte zur Verfügung.

Aus dieser Aufstellung geht hervor, daß man die Adressbereiche:

F8EO - F8FF, F9EO - F9FF,
FAEO - FAFF, FBEO - FBFF

für periphere Geräte uneingeschränkt zur Verfügung hat. In jedem der vier Adressblöcke stehen Ihnen somit 32 Adressen, also insgesamt $32 \times 4 = 128$ mögliche Adressen für periphere Anwendungen offen. Im übrigen lassen sich ebenfalls die Adressbereiche:

F8BC - F8BF, F9BC - F9BF,
FABC - FABF, FBBC - FBBF

mit jeweils $4 \times 4 = 16$ Adressen ebenfalls verwenden.

Wie Sie aus dieser Aufstellung ersehen, sind die oberen vier Adressbits, A15 - A12 generell log. 1, d.h. "F".




ABBILDUNG: 12

BEISPIEL EINER FESTEN ADRESSDECODIERUNG

Im folgenden werden Ihnen verschiedene Adressdecoder vorgestellt werden, die es Ihnen je nach Anwendungsfall gestatten, bestimmte Adressen für das periphere Gerät einzustellen. Der Einsatz des geeigneten Adressdecoders hängt im wesentlichen vom Gesamtausbau Ihres Systems mit peripheren Geräten ab. Je mehr Geräte Sie betreiben wollen, ohne sie nicht immer vom System zu entfernen, desto höhere Anforderungen müssen an den Adressdecoder gestellt werden.

6.1 EINFACHER ADRESSDECODER

Als einfacher Adressdecoder wird derjenige bezeichnet, bei dem die überwiegende Anzahl Adressbits fest verdrahtet an einer logischen Verknüpfung liegt und nur ein geringer Teil der Adressbits vom Anwender frei wählbar, meistens über DIL-Schalter, einzustellen sind.

In der Regel genügt ein solcher Adressdecoder auch für eine weitere Ausbaustufe.

Die Abbildung 13 zeigt den Schaltplan eines solchen einfachen Adressdecoders. Hier werden nur die Adressbits A15 - A4 herangezogen, die Bits A3 - A0 werden nicht angesprochen und können zur Übermittlung von Steuersignalen an das angeschlossene periphere Gerät verwendet werden.

Über ein NAND - Gatter, dem IC 1, werden die Adressen A15 - A12 zugeführt. IC 3, als UND - Verknüpfung dient dazu, die restlichen Adressbits A7 - A4 zusammengefaßt an das NAND - Gatter zu legen.

Dieser zusätzliche IC ist deshalb notwendig, da der 7430, IC1 nur über insgesamt 8 Eingänge verfügt, wir aber insgesamt 10 benötigen.

Dieses NAND - Gatter legt dann seinen Ausgang am Pin 8 auf einen L-Pegel, wenn ALLE Eingänge einen H-Pegel führen. Sobald ein Eingang einen L-Pegel aufweist, verbleibt der Ausgang auf einem H-Pegel. Aus diesem Grund muß das IORQ - Signal, welches L-aktiv ist, über einen Inverter, dem IC 4, an diese Bedingung angepaßt werden.

ADRESSEN




Abbildung: 13
EINFACHER
ADRESSEDECODER

Die Adressbits A11 - A8 werden dem IC 2, einem Vergleicher, zugeführt. Dieser Schaltkreis ist in der Lage, ein an den Eingängen anstehendes 4 Bit Wort, es ist dies die Adresse, mit einem über DIL-Schalter einzustellenden binären Wert zu vergleichen. Sind beide gleich groß, so geht der hierfür zuständige Ausgang, Pin 6, auf einen H-Pegel und erfüllt somit einen Teil der erforderlichen NAND - Bedingung des IC 1.

Das Widerstandsnetzwerk Rn dient dazu, daß der notwendige Pegel am DIL-Schalter S anliegen kann. Diese Pull-up Widerstände haben die Aufgabe, daß bei einer geöffneten Schalterstellung auch ein eindeutiger H-Pegel über die 5 Volt Versorgungsspannung herbeigeführt wird. Im geschlossenen Zustand liegen die Schalter an Masse und führen so einen L-Pegel an den Vergleicher.

Grundsätzlich gilt bei allen Adressdecodern mit DIL-Schaltern folgende Adressierungsbedingung:

```
*****
*
*   Adresseinstellung über DIL - Schalter:
*
*   Ein geöffneter Schalter wird als log. 1, d.h.
*   H - Pegel angesehen !
*
*   Ein geschlossener Schalter wird als log. 0, d.h.
*   L - Pegel angesehen !
*
*****
```

Wenn alle Bedingungen der Adressierung erfüllt sind, liefert der Ausgang des NAND-Gatters, IC 1, das low-aktive Chip-Select-Signal zur Freigabe des angeschlossenen peripheren Gerätes.

ADRESSIERUNG

Der allgemeine Aufbau der Adresseinstellung läßt sich leicht an Hand der folgenden Tabelle erklären:

Adress- Bits	Adress- Bits	Adress- Bits	Adress- Bits	
=====	=====	=====	=====	
A15-A12	A11-A8	A7 - A4	A3 - A0	
-----	-----	-----	-----	
F	" X "	F	" X "	
I	I	I	I	
I	I	I	I	
I	I	I	I	
I	I	I	I	I----- Pegel A3 - A0 ohne Bedeutung !
I	I	I	I	
I	I	I	I	
I	I	I	I	I----- Fest decodiert auf " F ", d.h. A7-A4 müssen alle H-Pegel haben.
I	I	I	I	
I	I	I	I	I----- frei wählbar über DIL-Schalter; zulässig folgende Einstellung:
I	I	I	I	
I	I	I	I	A: 11 10 9 8 = hex
I	I	I	I	-----
I	I	I	I	1 0 0 0 = "8"
I	I	I	I	1 0 0 1 = "9"
I	I	I	I	1 0 1 0 = "A"
I	I	I	I	1 0 1 1 = "B"
I	I	I	I	-----
I	I	I	I	
I	I	I	I	I----- Fest decodiert auf " F ", d.h. A15-A12 müssen H-Pegel haben.

Wie aus dem Aufbau der Schaltung hervorgeht, lassen sich die Adressbits A11 - A8 frei wählbar einstellen, während die Adressbits A15 - A12 und A7 - A4 für die NAND Bedingung zu erfüllen an einem H-Pegel liegen müssen, also die Adresse " F " aufweisen müssen. Der logische Pegel der untersten vier Adressbits ist ohne Bedeutung, was in der Literatur mit einem " x " markiert wird, da sie zur Adressierung nicht herangezogen werden. Die folgende Adresstabelle zeigt Ihnen die unterschiedlichen Möglichkeiten und die Einstellung der DIL-Schalter.

A15-A12	DIL -- SCHALTER					=hex.	A7-A4	A3-A0	Adressen	
	A11	A10	A9	A8					von-	bis
F	OFF	ON	ON	ON		8	F	x	F8FO-F8FF	
F	OFF	ON	ON	OFF		9	F	x	F9FO-F9FF	
F	OFF	ON	OFF	ON		A	F	x	FAFO-FAFF	
F	OFF	ON	OFF	OFF		B	F	x	FBFO-FBFF	

Diese Adressen sind ohne Komplikationen für Ein-Ausgabe-Geräte verwendbar, bei anderen Einstellungen der DIL-Schalter kann es zu Beeinträchtigungen des Rechners kommen, was aber von Fall zu Fall überprüft werden muß.

Beachten Sie aber unbedingt, daß jedes periphere Gerät eine eigene eindeutige Adresse aufweisen muß und Doppelbelegungen unbedingt zu vermeiden sind.

AUFBAUHINWEISE:

Ein Platinenlayout für diesen Adressdecoder ist Ihnen in der Abbildung 14 dargestellt. Das Layout ist so gehalten, daß Ihnen alle erforderlichen Signale, wie RD, WR, D7-DO, die Betriebsspannung und Masse, zur weiteren Verarbeitung beigestellt werden. Den Bestückungsplan finden Sie in der Abbildung 15 .




ABBILDUNG: 14

PLATINENLAYOUT DES EINFACHEN ADRESSE-
CODERS. ALLE WEITEREN BENÖTIGTEN SIGNALLE
STEHEN ZUR VERFÜGUNG. DIESES PLATINEN-
LAYOUT LÄßT SICH ZUR WEITERENTWICKLUNG
VON PERIPHEREN SCHALTUNGEN VERWENDEN.





ABBILDUNG: 15
 BESTÜCKUNGSPLAN DES EINFACHEN ADRESSDECODERS

ABBILDUNG: 16

AUFBAU DES EINFACHEN ADRESSDECODERS. DEUTLICH IST DAS WIDERSTANDNETZWERK UND DER DIL-SCHALTER MIT DER EINGESTELLTEN ADRESSE : " 9 " (HEX) ZU ERKENNEN.



Sie können diese Decoderplatine für Ihre eigenen Anwendungen verwenden. Hierzu brauchen Sie sich nur vom Layout eine entsprechende Fotokopie zu machen und das Platinenlayout für Ihre Schaltung weiterzuzeichnen.

BAUTEILE:

IC 1	=	74LS30	IC 2	=	74LS85
IC 3	=	74LS08	IC 4	=	74LS00
Rn	=	Widerstandsnetzwerk 4 x 4,7 k			
S	=	DIL-Schalter 4-fach			
X1	=	64-poliger Stecker, gewinkelt, Bauform a+c			

Der Anschluß dieses Adressdecoders ist mit dem VG-Stecker für den Einsatz auf der Adapterkarte oder der Erweiterungskarte vorgesehen. Wenn Sie ihn direkt am Rechner anschließen möchten, so ist das entsprechende Kabel auf der Unterseite (Lötseite) der Platine anzubringen.

Die Belegung des VG-Steckers entspricht dem peripheren Systembus (PSB) des Kapitels 7.

Zusätzlich finden Sie auf dem Bestückungsplan noch die Kennzeichnung der auf der Lötseite zur Verfügung stehenden Signale, rechts auf dem Bestückungsplan die Masse, die niederwertigsten 4 Bits des Adressbus, die Betriebsspannung, sowie RD- und WR Signal. Vergleichen Sie auch hierzu die Pinbelegung des peripheren Systembus.

6.2 UNIVERSELLER ADRESSDECODER

Der einfache Adressdecoder des Kapitels 6.1 genügt sicherlich in den meisten Fällen, wenn es darum geht, nur wenige periphere Geräte am CPC 464 dauerhaft anzuschließen. Für höhere Anforderungen wäre es notwendig die Einstellmöglichkeiten zu erhöhen.

Mit dem universellen Adressdecoder ist der Anwender in der Lage, 8 Adressbits, A11 - A4, frei zu wählen und darüber hinaus, je nach Programmierung, 4 verschiedene CHIP - SELECT Signale zu erzeugen.

Die Adressbits A1 und A0 werden zur Decodierung nicht herangezogen und können zur Übermittlung von Steuersignalen an die peripheren Geräte verwendet werden.

Die allgemeinen Adressierungsmöglichkeiten dieses Decoders lassen sich wie folgt darstellen:

Adress- Bits	Adress- Bits	Adress- Bits	Adress- Bits		
-----	-----	-----	-----	-----	
A15-A12	A11-A8	A7 - A4	A3	A2 A1 A0	
-----	-----	-----	-----	-----	
" F "	" X "	" X "	"X"	"X"	
-----	-----	-----	-----	-----	
I	I	I	I	I	
I	I	I	I	I	
I	I	I	I	I	I----- nicht zur Decodierung verwendet.
I	I	I	I	I	
I	I	I	I	I	
I	I	I	I	I	
I	I	I	I	I	I----- Chip-Select-Erzeugung siehe nächste Tabelle
I	I	I	I	I	
I	I	I	I	I	
I	I	I	I	I	I----- Adresse einstellbar DIL-Schalter; zu- lässiger Bereich: " E " und " F "
I	I	I	I	I	
I	I	I	I	I	
I	I	I	I	I	
I	I	I	I	I	I----- Adresse einstellbar DIL-Schalter; zu- lässiger Bereich: " 8 , 9 , A , B "
I	I	I	I	I	
I	I	I	I	I	
I	I	I	I	I	I----- Adressbits A15-A12 fest auf " F " deco- diert. (H-Pegel)

Die Besonderheit des Adressdecoders liegt darin, daß je nach Programmierung vier unterschiedliche Chip-Select Signale generiert werden können. Der Grund hierfür liegt im IC 5, einem 3 zu 8 Decoder. Dieser ist in der Lage, je nach anliegendem 3 Bit Code den entsprechenden Ausgang auf einen L-Pegel zu legen, während die übrigen Ausgänge auf einem H-Pegel verbleiben. Zusätzlich sind noch verschiedene Freigabe-Bedingungen erforderlich.

Der 3 Bit-Code wird aus den Adressbits A3 und A2 gebildet. Der höchstwertigste dieses 3 Bit-Code, Pin 4, der Freigabe-Eingang muß einen L-Pegel führen, so daß als Variationsmöglichkeit nur die binären Werte von 0-3 möglich sind. Der Ausgang des IC1 steuert den Freigabeeingang, der low-aktiv ist. Dies bedeutet, daß die NAND-Bedingung des IC1 erfüllt sein muß, bevor der IC5 das Chip-Select Signal erzeugen kann. Die übrigen Freigabebedingungen, Pin 5 und 6 sind fest an den erforderlichen Pegel, 0 Volt oder +5 Volt, angeschlossen. Die folgende Tabelle zeigt Ihnen, welcher logische Pegel für welches Chip-Select-Signal vorliegen muß.

*** E I N G Ä N G E **			aktiviert
Freigabe	E1	E0	Chip-Select
Pin 4	A3	A2	
0	0	0	CS 1 Pin 15
0	0	1	CS 2 Pin 14
0	1	0	CS 3 Pin 13
0	1	1	CS 4 Pin 12

ADRESSIERUNG:

A15-I	DIL - SCHALTER =hex	I	DIL - SCHALTER =hex	A3	Adresse
A12 I	A11 A10 A9 A8 =Adr	I	A7 A6 A5 A4 =Adr	AO	von-bis
"F" I	OFF ON ON ON	"8" I	OFF OFF OFF ON	"E" "xx"	F8E0-F8EF
"F" I	OFF ON ON ON	"8" I	OFF OFF OFF OFF	"F" "xx"	F8F0-F8FF
"F" I	OFF ON ON OFF	"9" I	OFF OFF OFF ON	"E" "xx"	F9E0-F9EF
"F" I	OFF ON ON OFF	"9" I	OFF OFF OFF OFF	"F" "xx"	F9EF-F9FF
"F" I	OFF ON OFF ON	"A" I	OFF OFF OFF ON	"E" "xx"	FAE0-FAFF
"F" I	OFF ON OFF ON	"A" I	OFF OFF OFF OFF	"F" "xx"	FAF0-FAFF
"F" I	OFF ON OFF OFF	"B" I	OFF OFF OFF ON	"E" "xx"	FBEO-FBEF
"F" I	OFF ON OFF OFF	"B" I	OFF OFF OFF OFF	"F" "xx"	FBF0-FBFF

Die mit " XX " gekennzeichneten Pegel von A3 bis AO, d.h. von A3 und A2 ist aus der Chip-Select-Tabelle zu entnehmen.

AUFBAUHEINWEISE:

Bauteile:

- IC 1 = 74LS30
- IC 2 = 74LS00
- IC 3 = 74LS85
- IC 4 = 74LS85
- IC 5 = 74LS138
- C 1 = 100 nF
- C 2 = Elko 100 uF/12 V
- Rn = Widerstandnetzwerk 8-fach 4,7 kOhm
- S = DIL-Schalter 8-fach
- X1 = 64-poliger VG-Stecker, gewinkelt, Bauform a+c

Den Schaltplan finden Sie in der Abbildung 17.

Das Platinenlayout zu diesem Adressdecoder ist in der Abbildung 18 zu sehen, bzw. in der Abbildung 19 als Bestückungsplan. Der Aufbau dürfte problemlos vonstatten gehen. Als Notbehelf für das achtfach Widerstandsnetzwerk R_n können Sie auch einzelne Widerstände verwenden, die Sie senkrecht montieren und "oben" gemeinsam miteinander mit dem + Anschluß auf der Platine verbinden. Wie schon beim einfachen Adressdecoder des Kapitels 6.1 ist die Platine so gehalten, daß sie für Ihre persönlichen Anforderungen weiter ausbaubar ist. Neben dem vollständigen Datenbus stehen Ihnen auch die Signale RD und WR, sowie die Adressbits A1 und A0 für die weitere Verwendung zur Verfügung.

Die Markierungen hierfür auf der Bestückungsseite entsprechen dem Leiterbahnverlauf auf der Lötseite.

Auf dem Bestückungsplan finden Sie vier gestrichelte Drahtbrücken mit der Bezeichnung Z1 - Z4. Legen Sie eine oder mehrere dieser Verbindungen, so wird das entsprechende Chip-Select Signal auf den hierfür vorgesehenen Anschluß des peripheren Systembus (PSB) gelegt. Vergleichen Sie hierzu die entsprechende Pinbelegung des PSB im Kapitel 7. Im Normalfall benötigen Sie keine dieser Verbindungen auf dem PSB. Achten Sie aber andernfalls darauf, daß NUR ein einziger Adressdecoder die generierten Chip-Select-Signale auf den PSB gibt.





Abbildung: 17
UNIVERSELLER
ADRESSE CODER






ABBILDUNG: 18
 PLATINENLAYOUT ZUM UNIVERSELLEN ADRES-
 DECODER, DAS NACH DEM GLEICHEN SCHEMA
 AUFGEBAUT IST, WIE DAS DES EINFACHEN
 ADRESDECODERS.





ABBILDUNG: 19

BESTÜCKUNGSPLAN DES UNIVERSIELLEN ADRESSDECODERS

ABBILDUNG: 20

VERSUCHSAUFBAU DES UNIVERSIELLEN ADRESSDECODERS. DIE ANSPRECHADRESSE BETRÄGT HIER F9Ax. DAS WIDERSTANDSNETZWERK IST HIER MARKE "EIGENBAU".



6.3 VOLLSTÄNDIGER ADRESSDECODER


Auch die letzte Variante des Adressdecoders hat noch den Nachteil, daß ein Teil des Adressbus fest decodiert ist. Beim universellen Adressdecoder waren dieses nämlich die Adressen A15 bis A12, die immer einen H-Pegel führen müssen, also auf " F " hex. decodiert werden.

Aufgabe dieses Kapitels ist es nun, Möglichkeiten der Adressdecodierung aufzuzeigen, die es erlauben, die Decodierung auch für andere Systeme einzusetzen. Da es im voraus nicht bekannt ist, in welchem Bereich die zulässigen I/O-Adressen liegen, sollte ein Adressdecoder so aufgebaut werden, daß der Anwender die größtmögliche Freiheit der Adresseinstellung hat. Die einfachste Möglichkeit wäre natürlich, für alle 16 Adressen DIL-Schalter vorzusehen, so wie es beim universellen Adressdecoder mit A15-A12 und A7-A4 durchgeführt wurde.

Nun, ganz so einfach kann man es sich nicht machen, denn sehr viele periphere Bausteine benötigen neben dem Chip-Select-Signal zur Freigabe noch zusätzlich zwei oder gar drei Adressleitungen zur Übermittlung von Steuerwörtern. Zwar ist es vom Prinzip her gleichgültig, welche Adressleitungen Sie hierfür belegen, aber sinnvollerweise sollte man, um eine kontinuierliche Speicherbelegung zu erzielen, hierfür die untersten Adressbits verwenden.

Für die vollständige Adressdecodierung bedeutet dies, daß die Adressleitungen A1 und A0 nicht zur Decodierung herangezogen werden sollten. Wollen Sie Spezialbausteine mit 3 Adressleitungen, wie beispielsweise den RS 232 - Schnittstellenbaustein 2681 in Ihr System einbeziehen, so sind die Adressleitungen A2 - A0 zur Übermittlung von Steuerwörtern zu reservieren.

Die Abbildung 21 zeigt Ihnen die Möglichkeit der weitgehenden vollständigen Adressierung. Die Adressbits A15-A4 können über DIL-Schalter eingestellt werden. Bei Gleichheit führt der Pin 6 des IC 1 einen H-Pegel, der invertiert zusammen mit



dem IORQ-Signal zur Freigabe des IC 4 verwendet wird. Dieser Teil der Schaltung stimmt mit der des Kapitel 6.2 überein.

Bisher wurde die Adressvorwahl durch ICs des Typs 7485 aufgebaut. Die gleiche Möglichkeit erhält man auch durch den Einsatz von EXNOR-Gattern, z.B. 74266 oder 74836, so wie es als "Teilschaltplan" in der Abbildung 22 gezeigt ist.

Natürlich lassen sich auf diese Weise alle 74LS85 ersetzen, nur leider sind die EXNOR-Gatter im Handel etwas schwieriger zu erhalten als die üblichen 4-Bit Vergleicher 74LS85.

Wie Sie im Kapitel 5 nachlesen können, ist bei einem EXNOR-Gatter der Ausgang dann High, wenn DEIDE Eingänge entweder High oder Low sind. Haben die Eingänge einen unterschiedlichen Pegel, so ist der Ausgang Low. Jeder Eingang ist nun zuständig für den Vergleich eines Adressbits über den DIL-Schalter. Am Gesamtausgang steht bei Gleichheit ein H-Pegel an, der als positives Chip-Select-Signal verwendet wird. Ein zusätzlicher Inverter durch ein NAND-Gatter ermöglicht auch die Erzeugung eines L-aktiven Chip-Select-Signals.

Der Teilschaltplan zeigt nur den Aufbau für 4 Adressbits und kann je nach Erfordernis noch um weitere EXNOR-Bausteine verlängert werden.

Eine maßgeschneiderte Adressdecodierung für alle Anwendungen kann natürlich nicht vorgestellt werden. Sie müssen selbst überlegen, wie weit Sie Ihren Rechner mit peripheren Erweiterungen ausbauen möchten. Adressdecoder mit festen logischen Verknüpfungen sind zwar meistens vom Materialaufwand günstiger, aber sie belegen oft wegen der unvollständigen Decodierung einen zu großen Adressbereich, der sonst nicht mehr genutzt werden kann, und bei einem Systemausbau kann es leicht vorkommen, daß Sie sich selbst adressmäßig behindern.

Hier wird oftmals am falschen Platz gespart und Sie sollten schon zu Anfang die Mehrausgabe eines frei einstellbaren




ABBILDUNG: 22
 ADRESSDECODIERUNG MIT EXNOR-GATTER

Adressdecoders nicht scheuen. In diesem Buch werden Ihnen die wichtigsten Schaltungen sowohl mit dem einfachen Adressdecoder, der immerhin die Wahl von 4 Adressbits zulässt, vorgestellt und mit dem universellen Adressdecoder.

Darüber hinaus ist es auch für den Anfänger ein leichtes, sich verschiedene Schaltungen mit dem erforderlichen Adressdecoder auszustatten, da für beide ein Platinenlayout vorgestellt wird, das Sie nur noch um die jeweilige Schaltung zu ergänzen brauchen.

7. ADAPTERKARTE MIT VOLLSTÄNDIGER PUFFERUNG

Zum Betreiben von mehreren peripheren Geräten ist in jedem Fall eine vollständige Pufferung der 16 Adress- und 8 Datenleitungen erforderlich, da dieses beim CPC 464 intern leider versäumt wurde. Die in diesem Kapitel besprochene Adapterkarte bietet Ihnen aber außerdem noch wesentliche Vorteile gegenüber dem Aufstecken von einzelnen Karten:


- ++ vollständige Pufferung der Adress- und Datenleitungen, so daß dieses auf den weiteren peripheren Platinen entfallen kann.
- ++ Adressdecodierung ! Über die Adapterkarte wird schon der mögliche I/O-Adressbereich zwischen F8xx und FBxx selektiert.
- ++ Das lästige Auf- und Abstecken peripherer Platinen auf den rückseitigen Busstecker entfällt.
- ++ Durch die Verwendung von 32-poligen VG-Leisten wird eine weitaus höhere mechanische Stabilität und ein Verpolungsschutz erreicht. Außerdem sind die VG-Leisten preiswerter und auch überall erhältlich.
- ++ Auf der Adapterplatine ist bereits ein SLOT zur Aufnahme einer peripheren Karte vorgesehen. Darüber hinaus ist die Adapterkarte so ausgelegt, daß sie direkt auf die Erweiterungskarte aufgesteckt werden kann und so den gesamten BUS der Erweiterungskarte puffert.

Die Aufgabe der Adapterplatine ist es, den CPC 464 Systembus auf einen peripheren Systembus (PCB) einer 2 x 32 poligen Buchse umzuwandeln. Die Abbildung 23 zeigt Ihnen die Gegenüberstellung des CPC 464 Erweiterungssteckers mit der entsprechenden Pinbezeichnung auf der linken Seite. In der Mitte sind die drei Puffer-ICs zu erkennen, auf die noch ausführlich eingegangen wird. Auf der rechten Seite der Abbildung xx ist die Belegung des zukünftigen peripheren Systembus (PSB) zu erkennen. Die Pinbelegungen der beiden Stecker sind identisch. Die Anschlüsse 26 a bis 30 c werden vorläufig nicht benötigt. Spätere, periphere Geräte, die in diesem Buch noch vorgestellt werden, können diese Anschlüsse benützen.

SCHALTUNGS-AUFBAU

Das Schaltbild der Adapterkarte ist in der Abbildung 24 wiedergegeben. IC 1 und IC 2 puffern die Adressleitungen A15 - A0. IC 3 arbeitet für die Datenleitungen als bidirektionaler Puffer, da sowohl Daten in den Rechner gegeben werden müssen wie auch vom Rechner zu den peripheren Geräten. Daher muß hierfür eine Pufferstufe verwendet werden, die nach beiden Richtungen (bidirektional) arbeiten kann. Bei diesem IC wird mit dem Anschluß " DIRECTION ", Pin 1, die Richtung der Datenübertragung festgelegt. Liegt am Pin 1 ein H-Pegel, so arbeitet der Puffer-IC von Bus A nach Bus B, bei einem L-Pegel geht es umgekehrt, von Bus B nach Bus A. Nach dieser Bedingung wird der DIRECTION-Anschluß mit der RD-Leitung des Rechners verbunden.

Ein kleines Problem stellt der Freigabe-Eingang des IC 3 dar. Der Baustein wird nämlich nur dann aktiv, wenn dieser Pin 19 an einem L-Pegel liegt. Die anstehenden Daten dürfen nämlich nur dann zur Erweiterungskarte übertragen werden, wenn auch adressmäßig ein solches Gerät angesprochen wird. Würden wir



CPC 464
SYSTEMBUS

CPC 464
peripherer
SYSTEMBUS

Abbildung: 23
Verbindung des CPC 464 Systembus
mit dem
peripheren Systembus




ABBILDUNG: 24
SCHALTPLAN DER
ADRESSIERUNG ZUR
ADAPTERKARTE

5 V	IC	1	2	3	4	5
	PIN	20	20	20	14	14

0 V	PIN	1,19, 10	1,19, 10	10	7	7
-----	-----	----------	----------	----	---	---

nämlich diesen Pin 19 dauernd mit einem L-Pegel verbinden, so würden auch Daten auf den PSB (peripheren Systembus) gelangen, wenn diese für andere Geräte bestimmt sind. Es bleibt also nichts anderes übrig, als auf der Adapterplatine den zulässigen I/O-Bereich adressmäßig zu decodieren!

Wie im Handbuch des CPC 464 nachzulesen ist, liegt der zulässige Adressbereich für I/O-Anwendungen bei:

F8xx,	F9xx,	FAxx,	FBxx
====	====	====	====

Die Adressdecodierung auf der Adapterkarte ist nun so aufgebaut, daß sie auf Adressen zwischen F8xx und FBxx reagiert.

Um das " obere F " zu decodieren, benötigen wir die Adressleitungen A15 - A12. Um die Adresse "8" bis "B" des zweiten Halbbytes zu decodieren, sind die Adressleitungen A11 und A10 erforderlich, allerdings mit der Bedingung, daß A10 auf einem L-Pegel verbleiben muß. Um dennoch die NAND-Bedingung des IC 4 zu erfüllen, ist ein Inverter notwendig, dem mit einem Gatter des IC5 aufgebaut wurde. Ein weiteres Gatter als Inverter ist notwendig, um das IORQ-Signal anzupassen. Dieses Signal ist deshalb zur Decodierung notwendig, damit sichergestellt wird, daß nur Ein-Ausgabe-Anforderungen über den externen Bus decodiert werden und keine Speicheranforderungen.

Verdeutlichen wir uns die Adressierung der Adapterplatine an Hand der folgenden Tabelle:

* 1. Halbbyte *				* 2. Halbbyte *				Adresse
A15	A14	A13	A12	A11	-A10-	A9	A8	
1	1	1	1	1	-1-	0	0	F 8
1	1	1	1	1	-1-	0	1	F 9
1	1	1	1	1	-1-	1	0	F A
1	1	1	1	1	-1-	1	1	F B
1	1	1	1	1	-0-	0	0	! F C !

ANMERKUNG:

Die binären Werte des Adressbits A10 sind invertiert dargestellt, was durch das " - " Zeichen verdeutlicht ist. Für die Adressdecodierung ist die letzte Adresse " F C " nicht mehr zulässig, da durch den L-Pegel von A10 die NAND-Bedingung von IC 4 nicht mehr erfüllt wird.

SCHALTUNGS-AUFBAU

Das Platinenlayout der Adapterkarte ist in den Abbildungen 25 und 26 wiedergegeben. Den Bestückungsplan finden Sie in der Abbildung 27.

Kontrollieren Sie unbedingt die Leiterbahnführung auf der Platine, denn bei der Vielzahl der engen Kupferbahnen kann es sehr leicht zu Leiterbahnunterbrechungen kommen. Zur Vorsicht sollten Sie daher die Platinenunterseite verzinnen.




ABBILDUNG: 25
 PLATINENLAYOUT " LÖTSEITE " DER
 ADAPTERKARTE





ABBILDUNG: 26
PLATINENLAYOUT " BESTÜCKUNGSSEITE "
DER ADAPTERKARTE




STECKER ZUM AUF-
 STECKEN AUF DIE
 ERWEITERUNGSKARTE

FREIER STECKPLATZ

ZUM CPC 464

ABBILDUNG: 28

PUFFER-ICs DER ADAPTERKARTE. OBEN DER 74245 FÜR DEN BIDIREKTIONALEN DATENVERKEHR UND UNTEN DIE BEIDEN ICs FÜR DIE 16 ADRESSLEITUNGEN. DIE DRAHTBRÜCKEN DIENEN NUR ZU TESTZWECKEN !



Bauteile:

IC 1 =	74 LS 541	IC 2 =	74 LS 541
IC 3 =	74 LS 245	IC 4 =	74 LS 30
IC 5 =	74 LS 00		

SONSTIGES:

X1,X2 = VG-Buchsen, 2 x 32 polig, Bauform a + c
X3 = VG-Stecker, 2 x 32 polig, Bauform a + c, gewinkelt

Beim Aufbau der Platine ist unbedingt darauf zu achten, daß die Ziffernmarkierungen auf den VG-Buchsen und Stecker mit denen des Bestückungsplans übereinstimmen, da andernfalls die Busbelegung fehlerhaft ist und verschiedene externe Platinen zerstört werden können. Vergewissern Sie sich also, daß Stecker und Buchsen genau nach Bestückungsplan eingesetzt sind. Diese Anschlüsse haben folgende Bedeutung:

- X1 = VG-Buchse. Sie dient zur Verbindung zwischen CPC 464 und der Adapterkarte.
- X2 = VG-Buchse, SLOT, freier Steckplatz zur Aufnahme einer peripheren Erweiterungskarte.
- X3 = VG-Stecker, gewinkelt. Mit diesem Stecker kann die Adapterkarte auf die Erweiterungskarte aufgesteckt werden. X2 bleibt dann ohne weitere Bedeutung.

Die folgende Tabelle gibt Ihnen nochmals Aufschluß über die Belegung des CPC 464 Systembus und des peripheren Systembus (PSB) über die Adapterkarte.

***** C P C 464 ***** BEDEUTUNG ***** Peripherer *****
 ***** Systembus ***** *** Systembus (PSB) **

CPC

464- PIN: 1. Sound 1 a VG-Stecker:
 2. Masse 1 c
 3. Adresse A15 2 a
 4. Adresse A14 2 c
 5. Adresse A13 3 a
 6. Adresse A12 3 c
 7. Adresse A11 4 a
 8. Adresse A10 4 c
 9. Adresse A 9 5 a
 10. Adresse A 8 5 c
 11. Adresse A 7 6 a
 12. Adresse A 6 6 c
 13. Adresse A 5 7 a
 14. Adresse A 4 7 c
 15. Adresse A 3 8 a
 16. Adresse A 2 8 c
 17. Adresse A 1 9 a
 18. Adresse A 0 9 c

 19. Daten D 7 10 a
 20. Daten D 6 10 c
 21. Daten D 5 11 a
 22. Daten D 4 11 c
 23. Daten D 3 12 a
 24. Daten D 2 12 c
 25. Daten D 1 13 a
 26. Daten D 0 13 c

 27. + 5 Volt intern 14 a
 28. - MREQ - 14 c

***** C P C 464 **** Bedeutung ***** Peripherer *****
 ***** Systembus **** *** Systembus (PSB) **

29.....- M1 15 a
 30.....- RFSH 15 c
 31.....- IORQ 16 a
 32.....- RD 16 c
 33.....- WR 17 a
 34.....- HALT 17 c
 35.....- INT 18 a
 36.....- NMI 18 c
 37.....- BUSRD 19 a
 38.....- BUSAK 19 c
 39.....READY..... 20 a
 40.....- BUG RESET 20 c
 41.....- RESET 21 a
 42.....- ROMEN 21 c
 43.....- ROMDIS 22 a
 44.....- RAMRD 22 c
 45.....RAMDIS..... 23 a
 46.....CURSOR..... 23 c
 47.....LIGHT-PEN..... 24 a
 48.....- EXPANSION 24 c
 49.....MASSE..... 25 a
 50.....TAKT (CLOCK)..... 25 c

 * * Frei 26 a
 ** NICHT ** Chip-Select-1 27 a
 **** AUF **** Chip-Select-2 27 c
 **** DEM **** Chip-Select-3 28 a
 **** CPC **** Chip-Select-4 28 c
 **** 464 **** Frei 29 a
 **** BUS **** Frei 29 c
 ** + 12 Volt extern 30 a
 * ENTHALTEN * + 5 Volt extern 30 c
 * - 5 Volt extern 31 a

 - 12 Volt extern 31 c
 Frei 32 a
 Frei 32 c

Anmerkung: Die Signale, die low-aktiv sind, sind mit einem " - " gekennzeichnet. Die Signale an den Anschlüssen 26 a bis 32 c werden von peripheren Geräten erzeugt und können auf den Bus gegeben werden. Sie sind nicht Bestandteil des CPC 464 Systembus.

Diese Nebeneinanderstellung des CPC 464 Systembus und des " PERIPHEREN SYSTEMBUS " (P S B) ist sicherlich die wichtigste Tabelle des gesamten Buches. Alle Erweiterungsschaltungen benutzen als Verbindung diesen PSB. Aus diesem Grund ist es zweckmäßig, wenn Sie sich eine Fotokopie dieser Gegenüberstellung anfertigen, damit Sie beim Überprüfen der peripheren Erweiterungen die richtige Steckerbelegung immer zur Hand haben.

Die Verbindung der Adapterkarte zum Rechner geschieht über ein entsprechendes Flachbandkabel, wobei dies die Länge von 25 cm nicht überschreiten sollte. Sowohl der Anschlußstecker am CPC 464 wie auch VG-Stecker oder Buchse sind handelsüblich und können in jedem Elektronik- oder Computershop erworben werden.

Hier lohnt sich in jedem Fall die Mehrausgabe für den Kauf von " Quetschstecker ", damit die Verbindungskabel auch den notwendigen Halt aufweisen. Prüfen Sie nach dem Erstellen des Kabels die Verbindungen mit einem Ohmmeter nach, damit keine Kurzschlüsse entstehen.

Wer aber in der Regel nur ein einziges Zusatzgerät an den Rechner anschließen möchte, der benötigt nicht unbedingt die Adapterkarte mit der Pufferung.

Für diesen Fall löten Sie das Verbindungskabel zum Rechner auf der Unterseite (Lötseite) der Erweiterungsplatine an.

Dies ist deshalb zweckmäßig, weil ansonsten die Verbindungen über Kreuz laufen und es leicht zu Mißverständnissen kommen kann.

Wenn Sie beim Montieren des Verbindungskabels sich genau an die Belegung sowohl der Rechnerseite als auch an die des peripheren Gerätes halten, dürfen keine Probleme entstehen. Unsichere sollten vielleicht hier die Hilfe eines erfahrenen Freundes in Anspruch nehmen.

8. ERWEITERUNGSKARTE (EXPANSIONSBOARD)

Hat man mehrere periphere Erweiterungen gebaut, so ist es mit der Zeit äußerst lästig, die Erweiterungskarte jedesmal vom Systemport zu entfernen und durch eine andere zu ersetzen.

Da Sie schon bei jeder Karte eine eigene eindeutige Adressierung haben, könnte jede Erweiterung über eine andere Adresse verfügen und somit nur bei Bedarf aktiviert werden.

Voraussetzung hierfür ist allerdings eine Erweiterungskarte, auch Expansionsboard genannt, welches nichts weiter darstellt, als mehrere parallel geschaltete VG-Buchsen, die einerseits mit dem Rechner verbunden werden und andererseits dazu dienen, periphere Erweiterungen aufzunehmen.

Diese Erweiterungskarte wird sehr oft in Elektronikläden angeboten und wer in der Platinenherstellung noch nicht geübt ist, der sollte auf dieses Angebot zurückgreifen, denn bei der Eigenherstellung muß auf sehr sorgfältiges Ätzen geachtet werden, da die Leiterbahnen sehr dicht nebeneinander laufen. In jedem Fall sollte diese Platine verzinnt werden.

Die Abbildung 29 zeigt Ihnen das Platinenlayout einer Erweiterungskarte mit 6 Steckplätzen, die Abbildung 30 dagegen besitzt 9 Steckplätze.

Beim Bestücken der Karte mit 2 x 32-poligen VG-Buchsen in der Bauform a + c ist nur darauf zu achten, daß A L L E Buchsen richtig herum eingebaut werden, so wie es Ihnen die Abbildung 31 zeigt.

Die zur Verfügung stehenden Steckplätze können nun nach eigenem Belieben belegt werden. Darüber hinaus ist eine Verlängerung der Erweiterungskarte durch eine zweite jederzeit möglich. Die Abbildung 32 zeigt Ihnen ein Beispiel, wie die




ABBILDUNG: 29
 ERWEITERUNGSKARTE MIT 6 STECKPLÄTZEN





ABBILDUNG: 30
ERWEITERUNGSKARTE MIT 9 STECKPLÄTZEN

ABBILDUNG: 31

BELEGUNG DER ERWEITERUNGSKARTE



einzelnen Steckplätze belegt werden können.

Da sowohl die Erweiterungskarte, wie auch alle anderen peripheren Schaltungen im EURO-Format aufgebaut sind, können Sie die Erweiterungskarte als Rückwand z.B. in ein 19 Zoll-Gehäuse einbauen und dann die einzelnen Schaltungen aufstecken.

Zweckmäßigerweise sollte die Netzteilkarte den letzten Steckplatz belegen, damit Sie gleich daneben die beiden erforderlichen Transformatoren aufbauen können. Den ersten Steckplatz belegt die Adapterkarte, die einerseits den gesamten Adress- und Datenbus puffert und andererseits über ein Kabel die Verbindung zum CPC 464 aufrechterhält. Die Abbildung 32 zeigt Ihnen die bestückte Erweiterungsplatine, auf dem Foto der Abbildung 33 sehen Sie eine bestückte Erweiterungskarte.

Vor dem Einsatz der Erweiterungskarte sollten Sie alle Leiterbahnen mit einem Ohmmeter auf Unterbrechung oder Kurzschluß prüfen. Die gleiche Prüfung sollten Sie vornehmen, wenn die Netzteilkarte aufgesteckt ist, daß nur an den bestimmten Anschlüssen die Betriebsspannungen anliegen. Beachten Sie auch dann, daß die 5 Volt Betriebsspannung aus dem Rechner nicht auf die Erweiterungskarte gelangt und unterbrechen Sie die Verbindung Pin 27 des CPC 464 Systembus zum Pin 14 a des peripheren Systembus !

ABBILDUNG: 32

DIE BESTÜCKTE ERWEITERUNGSKARTE MIT 6 STECKPLÄTZEN






ABBILDUNG: 33

SO KANN EINE BELEGTE ERWEITERUNGSKARTE MIT PERIPHEREN
SCHALTUNGEN BELEGT WERDEN



9. ERWEITERUNG AUF ANDERE BUS - SYSTEME

Periphere Erweiterungen, die für andere Z80-Rechnersysteme konzipiert wurden, lassen sich in der Regel weder von der Software noch von der Hardware gegeneinander austauschen. Oftmals ist der Aufwand, fremde Hardware auf den CPC 464 lauffähig anzupassen, wesentlich höher, als wenn die Schaltung neu aufgebaut wird.

Weitere Schwierigkeiten ergeben sich meistens im unterschiedlichen Zeitverhalten beider Systeme und zur genauen Anpassung sollte ein Oszillograph nicht fehlen. Anfänger sollten in dieser Richtung keine Versuche unternehmen und diese Arbeiten " Profis " überlassen.


Besonders anpassungsfreudig sind Hardwareschaltungen vom SINCLAIR ZX 81 und ZX - SPEKTRUM. Hier ergeben sich zumindest vom Zeitverhalten der Hardware keine Schwierigkeiten. Selbstverständlich müssen aber diese Schaltungen adressmäßig umcodiert werden, da beide Rechner vollkommen andere Adressbereiche für I/O-Befehle belegen als der CPC 464.

Auch Schaltungen für den in der Bundesrepublik weniger vorkommenden JUPITER ACE lassen sich größtenteils auf den CPC 464 umbauen.

Aus diesem Grund finden Sie in der Abbildung 34 die Steckerbelegung des ZX 81 und in der Abbildung 35 die des ZX - SPEKTRUMS.

ABBILDUNG: 34

SYSTEMBUSBELEGUNG DES SINCLAIR ZX 81



OBEN :


- 1 = D 7
- 2 = $\overline{\text{RAM.CS}}$
- 3 = SCHLITZ
- 4 = D 0
- 5 = D 1
- 6 = D 2
- 7 = D 6
- 8 = D 5
- 9 = D 3
- 10 = D 4
- 11 = $\overline{\text{INT}}$
- 12 = $\overline{\text{NAY}}$
- 13 = $\overline{\text{HALT}}$

- 14 = $\overline{\text{MREQ}}$
- 15 = $\overline{\text{IORQ}}$
- 16 = $\overline{\text{RD}}$
- 17 = $\overline{\text{WR}}$
- 18 = $\overline{\text{BUSAk}}$
- 19 = $\overline{\text{WAIT}}$
- 20 = $\overline{\text{BUSRQ}}$
- 21 = $\overline{\text{RESET}}$
- 22 = $\overline{\text{MI}}$
- 23 = $\overline{\text{REFSH}}$

UNTEN :

- 1 = + 5 V
- 2 = + 9 V
- 3 = SCHLITZ
- 4 = 0 VOLT
- 5 = 0 VOLT
- 6 = \emptyset
- 7 = A 0
- 8 = A 1
- 9 = A 2
- 10 = A 3
- 11 = A 15
- 12 = A 14
- 13 = A 13
- 14 = A 12
- 15 = A 11
- 16 = A 10
- 17 = A 9
- 18 = A 8
- 19 = A 7
- 20 = A 6
- 21 = A 5
- 22 = A 4
- 23 = $\overline{\text{ROM.CS}}$

Abbildung: 35
2X - Spektrum Steckerbelegung



1 B = A 15
 2 B = A 13
 3 B = D 7
 4 B = frei
 5 B = Markierungsschlitz
 6 B = D 0
 7 B = D 1
 8 B = D 2
 9 B = D 6
 10 B = D 5
 11 B = D 3
 12 B = D 4
 13 B = $\overline{\text{INT}}$
 14 B = $\overline{\text{NMI}}$

15 B = $\overline{\text{HALT}}$
 16 B = $\overline{\text{MREQ}}$
 17 B = $\overline{\text{IORQ}}$
 18 B = $\overline{\text{RD}}$
 19 B = $\overline{\text{WR}}$
 20 B = - 5 V
 21 B = $\overline{\text{WAIT}}$
 22 B = 12 V
 23 B = 12 V
 24 B = $\overline{\text{MT}}$
 25 B = $\overline{\text{RFSH}}$
 26 B = A 8
 27 B = A 10
 28 B = frei

1 A = A 14
 2 A = A 12
 3 A = + 5 V
 4 A = + 9 V
 5 A = Markierungsschlitz
 6 A = 0 Volt
 7 A = 0 Volt
 8 A = Clock
 9 A = A 0
 10 A = A 1
 11 A = A 2
 12 A = A 3
 13 A = $\overline{\text{IORQGE}}$
 14 A = 0 Volt

15 A = Video
 16 A = Y
 17 A = V
 18 A = U
 19 A = $\overline{\text{BUSRQ}}$
 20 A = $\overline{\text{RESET}}$
 21 A = A 7
 22 A = A 6
 23 A = A 5
 24 A = A 4
 25 A = $\overline{\text{ROMCS}}$
 26 A = $\overline{\text{BUSAK}}$
 27 A = A 9
 28 A = A 11

10. NETZTEILKARTE

Bei größeren Anforderungen kommt man unweigerlich an die Kapazitätsgrenze des eingebauten 5 Volt Netzteils des CPC 464, aber auch beim Anschließen von Operationsverstärkern oder Analog-Digital-Wandler, die in der Regel + 12 Volt bzw. - 5 Volt benötigen, kommt man nicht umhin, ein eigenes Netzteil aufzubauen. Unser peripherer Systembus (PSB) sieht darüber hinaus auch die Zuführung externer Spannungen an den Anschlüssen 30 a bis 31 c vor.

Das in diesem Kapitel beschriebene Zusatznetzteil ist direkt auf einen freien Platz der Erweiterungskarte aufsteckbar und liefert auf den PSB folgende Spannungen:

- + 5 Volt max. 3 Ampere
- + 12 Volt max. 1 Ampere
- 5 Volt max. 0,5 Ampere
- 12 Volt max. 0,5 Ampere

Der Schaltplan der Abbildung 36 zeigt Ihnen den Aufbau eines klassischen Netzteils, das mit Spannungsreglern aufgebaut ist. Im 5 Volt-Zweig kommt ein uA 723 zum Einsatz. Die erforderliche Leistung wird durch einen Darlington-Transistor erzielt. Beachten Sie bitte die Kapazitäten der beiden Siebelkos C5 und C6, die nicht unterschritten werden sollten. Mit dem Trimpotentiometer P stellen Sie später die Ausgangsspannung auf genau 5 Volt ein. Als Trafo eignet sich jeder Typ, der in der Lage ist, mindestens eine Ausgangsspannung von 7,5 Volt bei 4 Ampere zu liefern. Während der +5 Volt-Zweig vollkommen selbständig aufgebaut ist, werden die drei übrigen Spannungen aus bekannten Festspannungsreglern erzeugt. Hierzu ist ein eigener Trafo notwendig, der eine Ausgangsleistung von 2 x 15 Volt bei jeweils 1,5 A liefern kann. Auch hier dürfen die Kapazitäten C10 und C12 nicht unterschritten werden. Die negative Spannung von 5 Volt wird aus dem Festspannungsregler IC 3 gewonnen. Zur Reduzierung der Eingangsspannung ist





Abbildung: 36
NETZTEIL

der Widerstand R9 vorgesehen, der eine Belastbarkeit von mindestens 2 Watt aufweisen soll. An allen Ausgängen der Netzteilkarte liegen Leuchtdioden über Begrenzungswiderstände an. Diese zeigen das Vorhandensein der entsprechenden Spannung an. Zur besseren Übersicht sollten Sie für die beiden positiven Spannungen grüne LEDs verwenden und für die beiden negativen gelbe.


Das Platinenlayout dieser Netzteilkarte ist im EURO-Format gehalten und in der Abbildung 37 dargestellt, den dazugehörigen Bestückungsplan finden Sie in der Abbildung 38. Die beiden Begrenzungswiderstände R3 und R9 sollten in einem Abstand von ca. 0,5 cm über der Platine angebracht werden. Bei den Festspannungsreglern, IC 2 - IC 4, gilt es zu beachten, daß die Pinbelegung bei den positiven eine andere ist als bei den negativen. Die genaue Belegung finden Sie im Anhang. Der Ausgang der Spannungsregler ist auf dem Bestückungsplan mit dem Buchstaben " A " markiert. Bitte vergewissern Sie sich über die richtige Einbaulage dieser ICs.

Bevor Sie allerdings mit den Bestückungsarbeiten beginnen, müssen Sie zuerst die Drahtbrücken einbauen, da diese teilweise unter den Bauelementen durchlaufen. Verwenden Sie zur Sicherheit isolierten Draht, damit kein Kurzschluß durch die darüberliegenden Bauelemente entstehen kann. Für den Trimpotentiometer P kann sowohl eine stehende, wie auch eine liegende Ausführung verwendet werden. Die entsprechenden Bohrungen stehen zur Verfügung.

Achten Sie auch beim Bestücken, daß die Polaritäten der Elkos mit dem Bestückungsplan übereinstimmen.

Sowohl der Leistungstransistor wie die Festspannungsregler werden mit einem aufsteckbaren Kühlkörper versehen, wobei zu beachten ist, daß sich die Kühlkörper von IC2 und IC3 nicht berühren. Die Leuchtdioden D4 - D7 werden so montiert, daß ihr Leuchtkörper nach vorne über den Platinenrand herausragt, damit das Vorhandensein der Spannung auch beim Einstecken der Platine in die Erweiterungskarte zu sehen ist.

Die Abbildung 39 zeigt den Musteraufbau einer Netzteilkarte.



ABILDUNG: 37
 PLATINENLAYOUT DER NETZTEILKARTE





ABBILDUNG: 38 PLATINENLAYOUT ZUM NETZTEIL

ABBILDUNG: 39

BESTÜCKTE NETZTEILKARTE. DIE LEUCHTDIODEN SIND SO ABGEBOGEN, DAB EIN AUFSTECKEN DER KARTE AUF DAS ERWEITERUNGS-BOARD MÖGLICH IST.



Die beiden Transformatoren sollten seperat aufgebaut werden, so wie es die Abbildung 40 zeigt.
Die Zuführung der Wechselspannung ist auf dem Bestückungsplan mit TF1 bzw. TF2 gekennzeichnet. Bevor Sie die Netzteilkarte in einen freien Slot der Erweiterungskarte stecken, muß mit dem Trimpotentiometer P die Ausgangsspannung exakt auf 5 Volt im unbelasteten Zustand eingestellt werden.


**** **** **** **** **** **** **** *

A C H T U N G : Wenn Sie mit der Netzteilkarte arbeiten, müssen Sie **UNBEDINGT** die vom CPC 464 erzeugten 5 Volt Spannung zur Erweiterungskarte unterbrechen. Dies kann entweder am Verbindungskabel oder auf der Erweiterungskarte geschehen !!

**** **** **** **** **** **** **** *

ABBILDUNG: 40

TRANSFORMATORAUFBAU FÜR DIE NETZTEILKARTE. ZWECKMÄßIGERWEISE WURDE HIER EINE LOCHRASTERPLATTE VERWENDET. SOWOHL FÜR DIE PRIMÄR-, WIE FÜR DIE SEKUNDÄRSEITE SIND ENTSPRECHENDE SICHERUNGEN VORGEGEHEN. ACHTEN SIE BEIM EINBAU ABER DARAUF, DAß DIESE KARTE BERÜHRUNGSSICHER AUFGEBAUT WIRD, DA DIE PRIMÄRSEITEN 220 VOLT WECHSELSTROM FÜHREN.



Bauteile zum Netzteil:

IC 1 = uA 723	C1-4 = 470 nF
IC 2 = 7812	C 5 = Elko 4700 uF / 25 V lieg.
IC 3 = 7912	C 6 = Elko 2200 uF / 25 V lieg.
IC 4 = 7905	C 7 = 220 nF
	C 8 = 470 pF
R 1 = 1,5 k	C 9 = Elko 470 uF / 10 V lieg.
R 2 = 4,7 k	C 10 = Elko 2200 uF / 25 V lieg.
R 3 = 0,18 Ohm/5 Watt	C 11 = 100 nF
R 4 = 1,5 k	C 12 = Elko 2200 uF / 25 V lieg.
R 5 = 330 Ohm	C 13 = 100 nF
R 6 = 560 Ohm	C 14 = Elko 220 uF / 16 V lieg.
R 7 = 560 Ohm	C 15 = Elko 220 uF / 16 V lieg.
R 8 = 330 Ohm	C 16 = Elko 10 uF / 16 V lieg.
R 9 = 10 Ohm/2 Watt	C 17 = Elko 220 uF / 10 V lieg.
	P = Trimpotentiometer 1 k
D4,7 = LED grün, 5mm	G1 = Gleichrichter B40 C 5000
D5,6 = LED gelb, 5mm	G2 = Gleichrichter B40 C 2200
	T = Transistor TIP 142 o.ä.
TF 1 = Transformator 220 V, mindest. 7,5 V, 4 A	
TF 2 = Transformator 220 V, 2 x 15 Volt, 1,5 A	

Sonstiges:

X 1 = Steckerleiste, gewinkelt, 32-polig a+c, VG-Anschluß
Kühlkörper für IC 2-4, ca. 15 K/W
Kühlkörper für T, ca. 1,5 K/W

11. 16 KANAL AUSGABE-INTERFACE MIT DEM 74374

In vielen Fällen ist es erforderlich, Daten zur weiteren Verarbeitung aus dem Rechner auszugeben, um beispielsweise 220 V Schalteinheiten anzusteuern. Die in diesem Kapitel vorgestellte Schaltung ermöglicht es Ihnen, ein bis zu 16 Bit langes Datenwort zu erzeugen und für die Weitergabe an periphere Geräten auszugeben.

Mit diesem Interface ist es allerdings nur möglich, Daten aus dem Rechner auszugeben, Rückmeldesignale können nicht eingelesen werden. Falls dies erforderlich sein sollte, so müssen Sie sich entweder für die PIO oder das 16 Kanal Ein- Ausgabe Interface entscheiden.

Das Schaltbild des 16 Kanal Ausgabe Interface ist in der Abbildung 41 wiedergegeben. Die Adressdecodierung ist nach dem Muster des Kapitels 6.1 aufgebaut. Die eigentliche Ausgabe-steuerung übernehmen zwei 8-Bit D-Register (IC5 und IC6), die unabhängig voneinander adressiert werden können.

Diese ICs liegen parallel zu den Datenleitungen D7 - D0 vom Rechner. Die am Eingang anliegenden Daten werden bei der positiven Flanke am Takteingang 11 in die Flip-Flops gespeichert. Dort verbleiben sie solange bis der Freigabe-Eingang des 74374 (-OE-) einen L-Pegel annimmt. Ansonsten sind die Datenausgänge in einem hochohmigen Zustand.

Damit auch beide Ausgabe-Ics einzeln angesprochen werden können, sind zwei weitere Adressbits notwendig, nämlich A3 für IC5, Ausgang A, und A2 für IC6, Ausgang B.

Die gespeicherten Daten können nur dann am Ausgang erscheinen, wenn der Freigabe-Eingang (-OE-) einen L-Pegel führt. Im Zusammenhang mit dem Adressbit, nehmen wir hier A3 als Beispiel, läßt sich eine Wahrheitstabelle formulieren:

Der IC5 (Ausgang A) soll dann und nur dann mit einem L-Pegel am Freigabe-Eingang angesprochen werden, wenn das Adressbit A3 einen H-Pegel aufweist und der Chip-Select-Anschluß Pin 8, IC 1 einen L-Pegel aufweist.

Diese Formulierung kann man auch in Form einer Wahrheitstabelle darstellen:

-- EINGÄNGE --		Ausgang -OE-
A3	-CS-	Pin 1, IC 5
L	L	H
L	H	H
H	L	L
H	H	H

Für diese Wahrheitstabelle werden Sie keinen Standard-IC finden, auch die beiden seltenen Exklusiv-Verknüpfungen scheiden aus. Invertiert man aber das Chip-Select-Signal vom Pin 8 des IC1 mit einem NAND-Gatter, so wie es im Schaltplan dargestellt ist, kommt man zu der folgenden Wahrheitstabelle.

-- EINGÄNGE --		AUSGANG -OE-
A3	+CS+	Pin 1, IC 5
L	L	H
L	H	H
H	L	H
H	H	L

Hier sieht man, daß die Bedingung dann erfüllt ist, wenn A3 und +CS+ gemeinsam einen L-Pegel führen. Diese logische Verknüpfung läßt sich mit einem NAND-Gatter realisieren. Für die gesamte zusätzliche Adressverknüpfung wird kein weiterer Baustein benötigt, da der IC 4 bisher nur mit einem Gatter ausgelastet war.

ADRESSIERUNG:

Dem Anwender stehen folgende Möglichkeiten der Adressierung des Ausgabe-Interfaces zur Verfügung:

A15-A12	A11	A10	A9	A8	= ADR.	A3	A2	A1	A0	ADR	AUSGANG
"F"	OFF	ON	ON	ON	"8"	1	1	0	0	"C"	AUSG.-A
"F"	OFF	ON	ON	OFF	"9"	1	1	0	1	"D"	AUSG.-A
"F"	OFF	ON	OFF	ON	"A"	1	0	1	0	"A"	AUSG.-B
"F"	OFF	ON	OFF	OFF	"B"	1	0	1	1	"B"	AUSG.-B

Dieses sind nur ein Teil der gültigen Adressen, unter denen das Ausgabe-Interface angesprochen werden kann. Sie sollten der Einfachheit halber sich folgende Adressen für das Interface merken:

*** ADRESSE: F 8 F C Ausgang - A - aktiviert ***
*** ADRESSE: F 8 F B Ausgang - B - aktiviert ***

SCHALTUNGS-AUFBAU:

Bedingt durch die Vielzahl der Leitungen mußte beim Platinenlayout auf eine doppelseitige Ausführung zurückgegriffen werden. Im EURO-Format gehalten und mit einer VG-Steckleiste paßt diese Platine sowohl auf die Adapterkarte, wie auch in die Erweiterungskarte.

Die Platinenlayouts der Löt- und der Bestückungsseite sehen Sie in den Abbildungen 42 bzw. 43 . Der dazugehörige Bestückungsplan ist in der Abbildung 44 wiedergegeben. Beim Aufbau der Schaltung sind zunächst die zahlreichen Durchkontaktierungen vorzunehmen, die im Bestückungsplan mit




ABBILDUNG: 42
 PLATINENLAYOUT "BESTÜCKUNGSSEITE" DES
 16 KANAL AUSGABE INTERFACE




ABBILDUNG: 43
 PLATINENLAYOUT "LÖTSEITE" DES 16 KANAL
 AUSGABE INTERFACE

kleinen Vierecken gekennzeichnet sind. Sollte dieses die erste Platine sein, die Sie herstellen, so empfiehlt es sich, zuvor das Kapitel 2 aufmerksam durchzulesen.

Zur Sicherheit sollten Sie anschließend mit einem Ohmmeter alle Durchkontaktierungen nochmals überprüfen.

Im nächsten Arbeitsgang werden alle IC-Fassungen eingebaut. Danach werden die beiden Kondensatoren und das Widerstandsnetzwerk eingelötet. Diejenigen, die Beschaffungsschwierigkeiten mit diesem Bauteil haben, können sich auch mit vier einzelnen 4,7 kOhm Widerständen behelfen. Diese werden senkrecht eingebaut. Die "oberen" freien Enden werden miteinander verbunden und in die "Plus-Markierung" eingesteckt.

Im letzten Arbeitsgang werden die beiden Ausgangsstecker X2 und X3, die Eingangssteckleiste X1 und der DIL-Schalter eingesetzt.


Denken Sie beim Einstellen des DIL-Schalters daran, daß die Stellung "OFF" als H-Pegel, d.h. log.1 angesehen wird und die Stellung "ON" als L-Pegel oder log. 0.

Die Abbildung 45 zeigt Ihnen den Musteraufbau des Interfaces.

BAUTEILE:

IC 1	=	74LS30	IC 2	=	74LS85
IC 3	=	74LS08	IC 4	=	74LS00
IC 5	=	74LS374	IC 6	=	74LS374
C 1	=	100 nF	C 2	=	Elko 10-47 uF/12V
Rn	=	Widerstandsnetzwerk 4 x 4,7 k			
S	=	4-fach DIL-Schalter			
X1	=	VG-Stecker, gewinkelt 32-polig a+c			
X2,X3	=	Steckkontakte Raster 2,54 mm, je 10 polig			

ABBILDUNG: 45
MUSTERAUFBAU DES 16 KANAL AUSGABE INTERFACE



PROGRAMMIERUNG:

Ein Datenmuster zum Ausgang A wird durch den Befehl:

OUT F8FC,Daten

erzeugt.

Wenn Sie beispielsweise das Ausgangsbit 1 und 8 setzen wollen, so müssen Sie das binäre Äquivalent angeben, also in diesem Fall die Ziffer 9. Wollen Sie alle Datenbits setzen, so ist "F" anzugeben.

Nach dem gleichen Muster wird auch für den Ausgang B verfahren.

12. 16 KANAL EIN- AUSGABE-INTERFACE MIT DEM 8212


Im letzten Kapitel wurde die Bauanleitung eines "Nur"-Ausgabe-Interface vorgestellt. Diese Schaltung ist nur dafür gedacht, Daten vom Rechner an ein peripheres Gerät zu geben. Das in diesem Kapitel vorgestellte einfache Ein- Ausgabe Interface bietet Ihnen die Möglichkeit, sowohl Daten nach außen zu geben, wie auch Daten zur weiteren Verarbeitung in den Rechner einzulesen. Das Wort " einfach " bezieht sich allerdings nur auf die Art der Programmierung. Ob das Interface als Eingabe- oder als Ausgabegerät oder kombiniert arbeiten soll, wird durch Hardwarebedingungen festgelegt. Diese Arbeitsweise kommt sicherlich den Anfängern zugute, denn sie brauchen sich nicht, wie bei der PIO beispielsweise, mit Steuersoftware herumzuschlagen.

Kernstück dieser Ein- Ausgabe Schnittstelle sind zwei ICs vom Typ "8212", deren Pinbelegung die Abbildung 46 zeigt.

Dieser Schaltkreis besteht aus einem mit Flip - Flops aufgebauten Datenspeicher, sowie für jeden Ausgang einen entsprechenden Treiber. Dadurch ist der IC in der Lage, an jedem der acht Ausgänge D7 - D0 bis zu 15 mA zu treiben. Im Gegensatz zum 8255, der softwaremäßig gesteuert wird, wird der 8212 mit Hardwarebedingungen an die jeweilige Aufgabe fest angepaßt, er ist also nicht programmierbar, was sich natürlich auch im Preis niederschlägt.

Abbildung: 46

Anschlußbelegung des Schnittstellenbausteins 8212



Folgende Steueranschlüsse stehen beim 8212 dem Anwender zur Verfügung:

INT - Interrupt, L- aktiv, Pin 23

Hier kann unter bestimmten Bedingungen eine Programmunterbrechung ausgelöst werden. Für unsere Anwendung bleibt dieser Anschluß ohne Bedeutung.

MODE - Festlegen der Betriebsart, Pin 2

Der 8212 kennt drei unterschiedliche Betriebsarten:

--- Datenausgabe Mode = H - Pegel

--- Dateneingabe Mode = L - Pegel

--- Dateneingabe mit Interrupt

STROBE - Freigabe bei Dateneingabe, Pin 11

CLEAR - Reseteingang, L - aktiv, Pin 14


CS1 - Chip - Select, L - aktiv, Pin 1

CS2 - Chip - Select, H - aktiv, Pin 13

Der 8212 verfügt über 2 Chip - Select Anschlüsse und kann somit je nach dem Anschluß mit einem H- bzw. L - Pegel aktiviert werden. Ist die Chip Select Bedingung nicht erfüllt, so sind die acht Leistungstreiber in einem hochohmigen Zustand.

Eine 16 Kanal Ein- Ausgabeschaltung hierzu finden Sie in der Abbildung 47. Die erforderliche Adressdecodierung ist hier mit dem einfachen Adressdecoder des Kapitels 6.1 aufgebaut. Da in dieser Schaltung zwei Ein-Ausgabe ICs parallelgeschaltet sind und auch beide getrennt ansprechbar sein sollen, benötigen wir noch zwei weitere Adressbits, nämlich A3 und A2. Um die Low-aktive Chip-Select Bedingung am Pin zu erfüllen, werden diese direkt mit dem Pin 8 (Chip-Select) des IC 1 verbunden. Natürlich könnte man auch beide Pins an die gemeinsame Masse legen.

Der Anschluß 13 des Ein- Ausgabe ICs ist H-aktiv. Würde man



nur diesen an die Adressbits A3 bzw. A2 legen, so wären die ICs mit jeder Adresse, bei der diese Bits gesetzt sind, anzusprechen.

Mit dieser Methode wäre das gesamte Konzept der Adressdecodierung gegenstandslos geworden, wenn man bedenkt, bei wieviel Adressen diese beiden Bits gesetzt sind und welcher beträchtliche Aufwand in der Adressdecodierung getrieben wird, um die Anzahl der ansprechbaren Adressen so gering wie möglich zu halten.

Aus diesem Grund muß man den Chip-Select-Anschluß vom Pin 8 des IC1 über eine logische Verknüpfung mit den beiden Adressbits A3 und A2 verbinden.

Die Aussage dieser Verknüpfung müsste dann lauten:

Der IC 5 oder 6 soll dann und nur dann angesprochen werden, wenn das zuständige Adressbit A3 oder A2 einen H-Pegel aufweist und der Chip-Select-Anschluß des IC 1, Pin 8 einen L-Pegel.

Wer sich bereits eingehend mit dem Kapitel 5, den logischen Grundsaltungen befaßt hat, wird hier auch gleich eine Antwort wissen. Die eben formulierte Frage läßt sich zum besseren Verständnis auch als Wahrheitstabelle darstellen:

--EINGÄNGE--		--AUSGANG--
A3	-CS-	Pin13 (IC 5)
L	L	L
L	H	L
H	L	H
H	H	L

Einen Schaltkreis, der diese Bedingung aufweist, werden Sie sicherlich vergeblich suchen, auch die Exklusiv-Oder Verknüpfung läßt sich hier nicht verwenden, da wir es mit einem Low-aktiven Chip-Select und mit einem High-aktiven Adressbit zu tun haben. Was liegt nun näher, als eines der beiden Eingangssignale zu invertieren. Wie aus dem Schaltbild der Abbildung 47 hervorgeht, wird das Chip-Select-Signal durch ein NAND-Gatter des IC 4 invertiert. Selbstver-

ständig könnte man auch die Adressbits invertieren. Nach den jetzigen Bedingungen kommt man zur folgenden Wahrheitstabelle:

--EINGÄNGE--		--AUSGANG--
A3	+CS+	Pin13 (IC 5)
L	L	L
L	H	L
H	L	L
H	H	H

Bei dieser Wahrheitstabelle liegt genau die Verknüpfung einer UND-Funktion vor, die sich leicht mit dem 7408, IC 7, erreichen läßt.

Der logische Pegel der beiden niederwertigsten Bits A1 und A0 ist für die Adressierung der Schnittstelle ohne Bedeutung. In der Literatur wird ein solcher Pegel mit " X " dargestellt, dies bedeutet, daß es gleichgültig ist, ob das betreffende Bit einen L- oder H-Pegel aufweist.

Mit dem Anschluß 2, MODE, läßt sich die Datenrichtung bestimmen. Liegt dieser an einem H-Pegel (5 Volt) , so arbeitet der IC als Ausgabe, liegt er an einem L-Pegel (0 Volt) , so arbeitet der 8212 als Dateneingabe.

Der IC ist TTL-kompatibel, dabei gilt es, bestimmte Pegel zu beachten:

für die Datenausgabe:

- H - Pegel mindestens 2,4 Volt
- L - Pegel höchstens 0,4 Volt

für die Dateneingabe:

- H - Pegel mindestens 2,0 Volt
- L - Pegel höchstens 0,8 Volt

Adressierung:

Adressdecoder: F8F , F9F , FAF , FBF einstellbar

Die vier niederwertigsten Bits der Adresse haben folgende Bedeutung:

A3	A2	A1	A0	Adr. hex.	MODE	Bedeutung:
0	1	x	x	"4" - "7"	"H"	IC5 als Ausgabe
0	1	x	x	"4" - "7"	"L"	IC5 als Eingabe
1	0	x	x	"8" - "B"	"H"	IC6 als Ausgabe
1	0	x	x	"8" - "B"	"L"	IC6 als Eingabe
1	1	x	x	"C" - "F"	"X"	! nicht erlaubt !

Die Adressen C, D, E und F für das niederwertigste Bit sind nicht erlaubt, da es in diesem Fall zu Komplikationen auf dem Datenbus kommt, wenn beide ICs zusammen aktiviert werden! Selbstverständlich brauchen Sie sich nicht alle möglichen Adressen zum Ansprechen der Schnittstelle zu merken. Es genügt jeweils eine, wobei aber gewährleistet sein muß, daß kein anderes Gerät diese Adresse bereits belegt hat.

** IC 5 AKTIV: PORT -A- ADRESSE: FBF4 **

** IC 6 AKTIV: PORT -B- ADRESSE: FBF8 **

Hierzu ist der DIL-Schalter, der für die Adressbits 11 - 8 zuständig ist, auf "B" wie folgt einzustellen.

A11	A10	A9	A8	
OFF	ON	OFF	OFF	= 1 0 1 1 = B

Schaltungsaufbau:

Bedingt durch die Vielzahl der Leiterbahnführungen läßt sich hier eine doppelseitige Platine nicht vermeiden. Die beiden Layouts der Ober- und Unterseite sind in den Abbildungen 48 u.49 vorgestellt. Den dazugehörigen Bestückungsplan finden Sie in der Abbildung 50

Die Stellen, die Sie durchkontaktieren müssen, sind durch ein kleines Quadrat auf dem Bestücksplan markiert.

Bauteile:

IC 1 = 74LS30	IC 2 = 74LS85
IC 3 = 74LS08	IC 4 = 74LS00
IC 5 = 8212	IC 6 = 8212
	IC 7 = 74LS08

Rn = Widerstandsnetzwerk 4 x 4,7 kOhm
DIL = DIL-Schalter 4-fach
C1 = 100 nF
C2 = Elko ca. 10-47 uF/10 Volt
X1 = VG-Stecker, gewinkelt, 2 x 32-polig a+c
X2,3 = je 10-polige Stiftleisten, Raster 2,54 mm

Zunächst werden die zahlreichen Durchkontaktierungen vorgenommen. Nähere Hinweise hierzu entnehmen Sie bitte dem Kapitel 2. Beim Einbau der IC-Fassungen und der Stecker dürften keine Probleme auftreten. Zum Abschluß müssen Sie zwei Drahtbrücken legen, je nachdem für welchen Modus, ob Ein- oder Ausgabe, Sie sich entscheiden.

Der Winkelstecker X1 ist so gehalten, daß diese Karte sowohl auf die Adapter- wie auch auf die Erweiterungskarte paßt.

An den beiden PORTS stehen Ihnen neben den Datenbits auch die 5 Volt Versorgungsspannung und die allgemeine Masse zur Verfügung.




ABBILDUNG: 48
 PLATINENLAYOUT "BESTÜCKUNGSSEITE" DES
 16 KANAL EIN- AUSGABE INTERFACE




ABBILDUNG: 49
 PLATINENLAYOUT "LÖTSEITE" DES 16 KANAL
 EIN- AUSGABE INTERFACE

PORT A

PORT B




ABBILDUNG: 50

16 KANAL EIN- AUSGABE INTERFACE

ABBILDUNG: 51

DIE BETRIEBSART DES INTERFACE WIRD DURCH ZWEI
DRAHTBRÜCKEN FESTGELEGT, LINKS DIE BRÜCKE FÜR
DIE BETRIEBSART "AUSGABE", RECHTS FÜR DIE "EINGABE"





ABBILDUNG: 52

MUSTERAUFBAU DES 16 KANAL EIN- AUSGABE INTERFACE
DER ADRESSDECODER IST HIER AUF "9" EINGESTELLT.



12.1 32 KANAL EIN- AUSGABE-INTERFACE MIT DEM 8212

Das 16 Kanal Ein- Ausgabe Interface des Kapitels 12 läßt sich mit einfachen Mitteln auf 32 Kanäle , d.h. 4 Ports zu je 8 Bits, ausbauen, wobei jeder Port einzeln adressierbar ist und sowohl als Eingabe wie auch als Ausgabe definiert werden kann.

Da es nicht möglich ist, mit dem einfachen Adressdecoder mehrere E/A - Bausteine einzeln zu adressieren, kommt in dieser Anwendung der universelle Adressdecoder des Kapitels 6.2 zum Einsatz. Der Aufbau und die Arbeitsweise dieses Decoders sollen an dieser Stelle nicht nochmal erörtert werden, lesen Sie sich hierzu das Kapitel 6.1 durch.

Den Schaltplan des 32 Kanal E/A Interface finden Sie in der Abbildung 53. Da über den universellen Adressdecoder mit dem IC 5 je nach Programmierung vier verschiedene Chip-Select-Signale generiert werden können, lassen sich dementsprechend auch vier Bausteine vom Typ 8212 (IC 6 - IC 9) ansprechen.

Der Mode, d.h. ob der IC als Ein- oder Ausgabe arbeiten soll, wird am Anschluß 2 des 8212 hardwaremäßig festgelegt. Vergleichen Sie hierzu die Beschreibung des 16 Kanal E/A Interface im Kapitel 12.

Um den Schaltplan übersichtlich zu halten, ist der Datenbus D7-DO nur in seiner Gesamtheit eingezeichnet, da alle 8212 parallel an diesem angeschlossen sind.

ADRESSIERUNG:

Mit dem universellen Adressdecoder lassen sich die Adressbits A11 - A8 und A7 - A4 durch DIL-Schalter wahlfrei einstellen. Die obersten 4 Bits A15 - A12 sind fest als hex. "F" decodiert.

Mit den Adressbits A3 und A2 in Zusammenhang mit A15 - A4 lassen sich die vier E/A-Bausteine ansprechen.

Nehmen wir an, die Adressbits A15 - A4 sind auf die Adresse " F 8 A " eingestellt. Hierzu wären die DIL-Schalter wie folgt einzustellen:

A15-12	A11	A10	A9	A8	= I	A7	A6	A5	A4	=
-----					hex I	-----				hex
F	OFF	ON	ON	ON	"8" I	OFF	ON	OFF	ON	"A"
F	1	0	0	0	"8" I	1	0	1	0	"A"

IC5, ein 74138, arbeitet als 2 zu 4 Decoder mit dem Chip-Select-Signal des IC1 als Freigabe. Liegt nämlich an den beiden Anschlüssen A3 und A2 ein Binärcode an, so geht der diesem Code entsprechende Ausgang auf einen L-Pegel, während alle anderen auf einem H-Pegel verbleiben. Dies trifft allerdings nur dann zu, wenn der Freigabe-Eingang, Pin 4 auf "L" ist, d.h. nur dann wenn die NAND-Bedingung des IC1 erfüllt ist. Dieses kann man sich an Hand folgender Tabelle klar machen:

Freigabe Pin 4	A3	A2	= dez.	Ausg.-Pin Low	aktiviert IC	vollständ. Adresse
0	0	0	0	15	6	F 8 A 0
0	0	1	1	14	7	F 8 A 4
0	1	0	2	13	8	F 8 A 8
0	1	1	3	12	9	F 8 A C
1	x	x	x	--	gesperrt	X 8 A X

Sobald der Freigabe Eingang, Pin 4, einen H-Pegel annimmt, sind alle E/A Bausteine gesperrt, gleichgültig, welcher logische Pegel an A3 und A2 anliegt. Dieses wird durch das " x " in der Tabelle markiert.

Die beiden Platinenlayouts der Löt- und Bestückungsseite finden Sie in den Abbildungen 54 und 55 . Der untere Teil, d.h. die Adressdecodierung, entspricht genau dem Platinenlayout des universellen Adressdecoders, mit der Ausnahme, daß hier durchkontaktiert werden muß.

BAUTEILE:

IC 1 =	74LS30	IC 2 =	74LS00
IC 3 =	74LS85	IC 4 =	74LS85
IC 5 =	74LS138		
IC 6-9=	4 x 8212		

Rn =	8-fach Widerstandsnetzwerk je 4,7 kOhm
DIL =	8-fach DIL-Schalter
C1 =	100 nF
C2 =	Elko ca. 10 uF/16 Volt

Sonstiges:

X 1 =	64-polige gewinkelte Steckerleiste, Bauform a+c
X 2 =	34-polige Stiftleiste im Rastermaß 2,54 mm




ABBILDUNG: 54
 PLATINENLAYOUT "LÖTSEITE" DES 32 KANAL
 EIN- AUSGABE INTERFACE




ABBILDUNG: 55
 PLATINENLAYOUT "BESTÜCKUNGSSEITE" DES
 32 KANAL EIN- AUSGABE INTERFACE

AUFBAUHINWEISE:

Zunächst müssen alle Durchkontaktierungen vorgenommen werden. Diese sind im Bestückungsplan der Abbildung 56 mit einem "schwarzen Viereck" gekennzeichnet.

Achten Sie auch darauf, daß einige unter den E/A-ICs liegen und prüfen Sie diese mit einem Ohmmeter sorgfältig nach, da Sie später nur noch schwer an diese Stellen gelangen.

Da diese Platine sicherlich von den Leiterbahnen und Durchkontaktierungen zu den schwierigsten zählt, sollte an dieser Stelle nicht der Hinweis fehlen, daß Sie im Bezugsquellenverzeichnis eine Firma finden, bei der Sie sowohl Leerplatine, wie auch Bauteile von allen Bauanleitungen dieses Buches beziehen können.

Das 32 Kanal E/A Interface läßt sich je nach Erfordernis ausbauen, indem Sie die Platine mit ein bis vier 8212 bestücken können. Für die 8212 sollten Sie in jedem Fall Fassungen verwenden, die nicht zu dicht auf der Platine aufliegen, da Sie sonst Schwierigkeiten mit den Durchkontaktierungen erhalten könnten.

Zur Festlegung der Datenrichtung ist der Pin 2 des 8212 bestimmt. Um die Platine nicht noch schwieriger zu gestalten, müssen Sie von diesem Anschluß ein Stück Litze an Masse oder +5 Volt legen, je nachdem welche Betriebsart der betreffende IC ausführen soll. Der Pin 2 ist auf der Lötseite durch ein Viereck und dem Zusatz Mode gekennzeichnet. 5 Volt finden Sie am Pin 24 des 8212 und Masse am Pin 12.

Da Sie die Datenrichtung sicherlich nur einmal festlegen, bereitet die Drahtverbindung auf der Lötseite der Platine sicherlich keine große Arbeit.

Der universelle Adressdecoder, mit dem diese Interfacekarte ausgestattet ist, ist in der Abbildung 57 wiedergegeben. Die Ports mit den vier Schnittstellen-ICs sehen Sie in der Abbildung 58.




ABBILDUNG: 56 BESTÜCKUNGSPLAN
 32 KANAL EIN- AUSGABE
 INTERFACE

ABBILDUNG: 57

DER AUFBAU DER ADRESSDECODIERUNG BEIM INTERFACE
DEUTLICH IST DIE EINGESTELLTE ADRESSE " 8A " ZU
ERKENNEN.






ABBILDUNG: 58

DIE VIER INTERFACE-ICs VOM TYP 8212



Die Verbindung zum Rechner kann mit einem Kabel erfolgen, welches Sie auf der Lötseite anbringen müssen. Grundsätzlich ist die Platine zur Aufnahme in die Erweiterungskarte oder in die Adapterkarte vorgesehen. Hierzu dient der Stecker X1. Die Verbindung mit der "Außenwelt" durch die Ports 1-4 mit jeweils 8 Bit übernimmt die Stiftleiste X2. Zusätzlich sind die beiden äußersten Anschlüsse des Steckers X2 mit der allgemeinen Masse belegt. Ein Musteraufbau der Interfacekarte sehen Sie in der Abbildung 59.

ABBILDUNG: 59
DER VOLLSTÄNDIGE AUFBAU DER INTERFACE-PLATINE



13. PARALLELE EIN- AUSGABE-INTERFACES

Will man mit der Umwelt durch seinen Rechner in Verbindung treten und Daten zur Steuerung nach außen geben, oder diese empfangen und verarbeiten, so kann dies nur über eine spezielle Schnittstelle geschehen.

Durch die Programmierbarkeit dieser Bausteine lassen sich die unterschiedlichen peripheren Anwendungen realisieren.

Funktionell sind alle diese Schaltkreise in folgende interne Baugruppen einteilbar:

- Kontroll- und Steuerlogik
- Datenbuspuffer
- programmierbare Ein- und Ausgänge, mindestens 8

Im folgenden soll Ihnen die Vielfältigkeit zweier solcher Interface-Bausteine erläutert werden. Zum einen werden Sie den Einsatz des 8255 kennenlernen und zum anderen die Einsatzmöglichkeiten der Z80-PIO

Jeder der beiden ICs weist gewisse Vorteile im Einsatz auf und besonders die Z80-PIO ist wesentlich preiswerter und auch überall erhältlich. Dafür müssen Sie allerdings bei Programmierung einige Umständlichkeiten gegenüber dem universelleren Schnittstellenbaustein 8255 in Kauf genommen werden.

=====

Das Blockschaltbild des 8255 ist Ihnen in der Abbildung 60 wiedergegeben, die entsprechende Pinbelegung finden Sie in der Abbildung 61.

Der 8255 ist in folgende Funktionsgruppen eingeteilt:

1. SCHREIB/LESE - STEUERLOGIK

Dieser Teil übernimmt alle Verbindungsaufgaben zwischen dem angeschlossenen Rechner und dem zu betreibenden peripheren Gerät. Hier wird auch bestimmt, ob die PORTS des ICs als Ein- oder Ausgänge arbeiten und ob die anstehenden Signale als Daten- oder Steuerwörter zu definieren sind. Im Verlaufe des Kapitels wird noch eingehend auf die jeweilige Bedeutung dieser Anschlüsse, sowie deren Programmierbarkeit eingegangen werden.


2. DATENBUS - PUFFER

Alle vom Rechner ankommenden Signale werden zunächst in diesem Funktionsblock zwischengespeichert und dort der weiteren Verarbeitung zugeführt.

3. PORT

Der 8255 verfügt über insgesamt drei PORTS zu je 8 Bits, die sowohl einzeln, als auch in Gruppen als Ein- oder Ausgänge anzusprechen sind. Die Aufteilung der PORTS ist in der Abbildung 62 dargestellt.

Beachten Sie in diesem Zusammenhang, daß der PORT C eine Sonderstellung einnimmt. Die vier niederwertigsten Bits C0 - C3 können dem PORT B und die vier höchstwertigsten Bits C4 - C7 dem PORT A zugeordnet werden, wobei dann der 8255 eine 2 PORT - Struktur zu je 12 Bits aufweist.







ABBILDUNG: 61
BLOCKSCHALTBILD DES 8255

8255

ABBILDUNG: 62 PORTSTRUKTUR DES 8255



Der 8255 verfügt über insgesamt 40 Anschlüsse, deren Bedeutung Sie im folgenden näher kennenlernen:

PORT A --- Datenbits PA7 - PA0, Anschlüsse 37-40 und 1-4
PORT B --- Datenbits PB7 - PB0, Anschlüsse 25-21 und 20-18
PORT C --- Datenbits PC7 - PC0, Anschlüsse 18-10

Die 24 Eingänge lassen sich je nach gewählter Betriebsart als Ein- oder Ausgänge programmieren. Jeder einzelne Anschluß ist TTL-kompatibel und kann mit 1 mA bei 1,5 Volt belastet werden.

READ (-RD-), Lesen, Anschluß 5

Liegt an diesem Pin ein L-Pegel an, so wird die CPU veranlaßt, Daten von dem 8255 zu übernehmen.

WRITE (-WR-), Schreiben, Anschluß 36

Dieser Pin arbeitet analog zum READ. Liegt hier ein L-Pegel an, so werden Daten von der CPU in den Datenbus-Puffer des 8255 eingelesen.

RESET , Zurücksetzen, Anschluß 35

Durch einen H-Pegel werden alle internen Register des 8255 zurückgesetzt, alle Anschlüsse der Ports A, B und C sind als Eingabe definiert.

A0, A1, Adressleitungen, Anschlüsse 8 und 9

Mit diesen beiden Leitungen lassen sich die vier unterschiedlichen Adressen erzeugen, die zur internen Steuerung des 8255 ausreichen:

A 1	A 0	Bedeutung
0	0	Die Daten auf dem Datenbus werden zum PORT A übertragen.
0	1	Die Daten auf dem Datenbus werden zum PORT B übertragen.
1	0	Die Daten auf dem Datenbus werden zum PORT C übertragen.
1	1	Die Daten auf dem Datenbus werden als Steuerinformationen gelesen.

CS (- Chip Select -), Bausteinauswahl, Anschluß 6

Wie aus der Anschlußbelegung des 8255 hervorgeht, wird dieser IC nur mit zwei Adressleitungen A1 und A0 angesprochen. Um eine Mehrfachbelegung auszuschließen, muß aber gewährleistet sein, daß alle anderen gültigen Adresskombinationen mit A1 und A0 nicht zum Ansprechen des Bausteins führen.

Aus diesem Grund ist noch der Pin 6, Chip Select vorgesehen. Solange nämlich an diesem Pin ein H-Pegel anliegt, kann der 8255 nicht angesprochen werden, gleichgültig, welche Kombination an den Adressleitungen ansteht.

Hierdurch ist es mit einer einfachen Adressdecodierung möglich, mehrere Interfacebausteine dieses Typs anzusprechen, indem man nur zum richtigen Zeitpunkt bei dem gewünschten IC dem CS-Anschluß einen L-Pegel zuführt. Im weiteren Verlauf wird Ihnen ein Schaltplan vorgestellt werden, bei dem Sie bis zu vier 8255 ansprechen können.



Abbildung: 63 Ein-Ausgabekonfiguration bei der Betriebsart 0

D4	D3	D1	D0	GRUPPE - A -		GRUPPE - B -	
				PORT A	PORT C Bit 4-7	PORT B	PORT C Bit 0-3
0	0	0	0	Ausgang	Ausgang	Ausgang	Ausgang
0	0	0	1	Ausgang	Ausgang	Ausgang	Eingang
0	0	1	0	Ausgang	Ausgang	Eingang	Ausgang
0	0	1	1	Ausgang	Ausgang	Eingang	Eingang
0	1	0	0	Ausgang	Eingang	Ausgang	Ausgang
0	1	0	1	Ausgang	Eingang	Ausgang	Eingang
0	1	1	0	Ausgang	Eingang	Eingang	Ausgang
0	1	1	1	Ausgang	Eingang	Eingang	Eingang
1	0	0	0	Eingang	Ausgang	Ausgang	Ausgang
1	0	0	1	Eingang	Ausgang	Ausgang	Eingang
1	0	1	0	Eingang	Ausgang	Eingang	Ausgang
1	0	1	1	Eingang	Ausgang	Eingang	Eingang
1	1	0	0	Eingang	Eingang	Ausgang	Ausgang
1	1	0	1	Eingang	Eingang	Ausgang	Eingang
1	1	1	0	Eingang	Eingang	Eingang	Ausgang
1	1	1	1	Eingang	Eingang	Eingang	Eingang

Anmerkung.

Nach dem Einschalten oder Betätigen der Reset-Taste sind alle Ports als Eingänge geschaltet.

Abbildung: 64 Zeitdiagramm (Read - Write) bei der Betriebsart 0



kommen. Wird diese Betriebsart als Ausgabe verwendet, so erfolgt die gleiche Verzögerung gegenüber dem WR-Signal.

BETRIEBSART (MODE) 1

Die Betriebsart 1 ist durch folgende Eigenschaften gekennzeichnet:

- Zwei PORTS A und B
- Jeder PORT umfaßt einen 8 Bit breiten Datenport, entweder A oder B und einen 4 Bit breiten Steuerport.
- Ein Auffangspeicher ist sowohl beim Eingang, wie auch beim Ausgang vorhanden.
- Der 4 Bit breite Steuerport gibt die logischen Zustände des Datenports wieder.

Der Hauptunterscheidungspunkt zur Betriebsart 0 ist der, daß hier mit Quittungssignalen gearbeitet wird. Diese Signale dienen dazu, entweder periphere Geräte aufzufordern, Daten abzunehmen, oder die CPU wird veranlaßt, Daten zur Verarbeitung einzulesen. Sobald die CPU oder das periphere Gerät die ordnungsgemäße Abnahme der Daten vollzogen hat, wird wiederum ein entsprechendes Signal gesendet. Dieses Quittungsverfahren wird in der Literatur als HANDSHAKING bezeichnet.

Bedingt durch diesen zusätzlichen Aufwand sind nur insgesamt 16 Anschlüsse für die periphere Kommunikation zu nutzen, da jeweils 4 Bits des PORTS C für die Übertragung dieser Signale belegt sind.

Grundsätzlich haben die Steuerwörter für die Ein- und Ausgabe der Betriebsart 1 eine andere Bedeutung.

Betriebsart 1 Steuersignale EINGANG

-STB- = Strobe Input Anschluß PC 4 für PORT A
 Anschluß PC 2 für PORT B

Ein L-Pegel an diesem Anschluß lädt die Daten in den Eingangs-Auffangspeicher.

IBF = Input Buffer full Anschluß PC 5 für PORT A
 Anschluß PC 1 für PORT B

Ein H-Pegel an diesem Ausgang zeigt an, daß Informationen in den Eingangs-Auffangspeicher geladen worden sind. Dieses Signal stellt die logische Quittung zur vorangegangenen dar, denn es wird von der negativen Flanke des STB-Signals erzeugt und von der positiven Flanke des RD-Signals gelöscht.

Der Aufbau sowie die Wirkungsweise der Eingangs-Steuersignale bei der Betriebsart 1 ist in der Abbildung 66 oben dargestellt.

Betriebsart 1 Steuersignale AUSGANG

Werden die Ports als Ausgabe definiert, so gelten andere Steuereinformationen, als bei der Eingabe:

-OBF- = Output Buffer full Anschluß PC 7 für PORT A
 Anschluß PC 1 für PORT B

Wenn dieser Anschluß an einem L-Pegel liegt, so wird damit angezeigt, daß die CPU Daten in den angegebenen Ausgangsport geschrieben hat. Das interne OBF-Flip-Flop wird von der positiven Flanke des WR-Signals gesetzt und von der negativen des ACK-Signals wieder gelöscht. Vergleichen Sie auch hierzu das Zeitdiagramm in der Abbildung 66, unten.






ABB 65





-ACK- = Acknowledge Input

Anschluß PC 6 für PORT A

Anschluß PC 2 für PORT B

Dieses Bestätigungssignal zeigt durch einen L-Pegel an, daß die Daten von PORT A oder B übernommen worden sind. Der ACK-Anschluß stellt eine Rückmeldung von der angeschlossenen peripheren Einheit dar, daß die von der CPU abgeschickten Daten empfangen worden sind.

Liegt dagegen ein H-Pegel vor, so befinden sich die Tri-state Ausgaberegister in einem hochohmigen Zustand.

Der vollständige Aufbau der Steuersignale der Betriebsart 1, sowohl für die Eingabe, wie auch für die Ausgabe ist in den Abbildungen 68 und 69 wiedergegeben.

BETRIEBSART (MODE) 2

Diese Betriebsart stellt eine getaktete bidirektionale Bus Ein- Ausgabe dar und ist nur für die Gruppe A der Ports möglich. Da diese Betriebsart in der Praxis sehr selten angewandt wird, soll an dieser Stelle nicht näher darauf eingegangen werden.

Die Programmierung der PIO geschieht durch sogenannte Steuerwörter. Den allgemeinen Aufbau ersehen Sie in der Abbildung 67.

Abbildung: 67

Allgemeiner Aufbau des Steuerwortes der P10 8255




Abbildung: 68

Port Konfiguration AUSGANG

Betriebsart - 1 -


STEUERWORT

D7	D6	D5	D4	D3	D2	D1	D0
1	0	1	0		—	—	—

PC4 - 5
1 = Eingang
0 = Ausgang



PORT - A -



PORT - B -

STEUERWORT

D7	D6	D5	D4	D3	D2	D1	D0
1	—	—	—	—	1	0	—




Abbildung: 69

Port Konfiguration EINGANG

Betriebsart - 1 -

STEUERWORT

D7	D6	D5	D4	D3	D2	D1	D0
1	0	1	1		—	—	—


PC-6, PC-7

1 = Eingang

0 = Ausgang

RD

PORT - A -




STEUERWORT

D7	D6	D5	D4	D3	D2	D1	D0
1	—	—	—	—	1	1	—

--
RD

PORT - B -



13.1 8255 MIT EINFACHEM ADRESSDECODER

Eine PIO gehört sicherlich zu den meistbenötigten peripheren Geräten am Heimcomputer. Auch in diesem Buch werden Sie erkennen, daß die PIO ein weites Einsatzgebiet hat. Aus diesem Grund werden Sie insgesamt vier Bauanleitungen für eine parallele Schnittstelle finden, damit Sie genau die richtige für Ihre Anwendung aussuchen und bauen können.

Grundsätzlich werden Sie mit der Arbeitsweise von zwei verschiedenen PIO - ICs vertraut gemacht, dem 8255, von dem Sie im Kapitel 13 schon die Besonderheiten erfahren haben, und von der 280-PIO. Beide Bausteine unterscheiden sich sowohl wesentlich in der Leistungsfähigkeit, wie auch im Preis.

Für beide ICs erhalten Sie Bauanleitungen mit einfacher und universeller Adressdecodierung aus dem Kapitel 6.1 und 6.2 !

Die Abbildung 70 zeigt Ihnen den Schaltplan der PIO mit dem 8255 und der einfachen Adressdecodierung. Der gesamte Datenbus D7-D0 wurde zur besseren Übersicht nur angedeutet. Die genaue Pinbelegung des Datenbus entnehmen Sie bitte der Abbildung 60. Mit dem zweiten NAND-Gatter des IC4 und dem RC-Glied C3/R wird der Reset-Eingang des 8255 beschaltet. Dies hat den Vorteil, daß nach dem Einschalten immer ein definierter Eingangszustand am Schnittstellenbaustein herrscht.

Mit dem einfachen Adressdecoder IC1 - IC4 läßt sich die PIO auf die Adressen F8Fx - FBFx einstellen. Laut Ihrem Handbuch des CPC 464 sind nur diese Adressen für periphere Geräte zu nutzen, obwohl Sie natürlich mit dem DIL-Schalter die Adressbits A11-A8 von "0" bis "F" adressieren können.





Abbildung: 70
PIO mit dem 8255

ADRESSIERUNG:

Für die Adressierung lesen Sie sich bitte nochmals das Kapitel 6.1 durch. Ist beispielsweise der Adressdecoder auf die Adresse F8Fx eingestellt, so ergeben sich folgende PIO-Adressen:

```
*****
**
** PORT A Adresse: F 8 F 0 **
** PORT B Adresse: F 8 F 1 **
** PORT C Adresse: F 8 F 2 **
** Kontrollport Adr: F 8 F 3 **
**
*****
```

Als Wiederholung nochmals hierfür die Einstellung des DIL-Schalters mit den Adressbits A11-A8

A11	A10	A9	A8	= binär	= hex.
OFF	ON	ON	ON	1000	"8"

AUFBAUHINWEISE:

Das Platinenlayout im einseitigen EURO-Format finden Sie in der Abbildung 71, den Bestückungsplan in der Abbildung 72. Zum Aufbau der PIO sind folgende Bauteile notwendig:

BAUTEILE:

IC 1	=	74LS30	IC 2	=	74LS85
IC 3	=	74LS08	IC 4	=	74LS00
IC 5	=	8255-AC5 (AC5 = 4 Mhz)			
Rn	=	Widerstandsnetzwerk 4 x 4,7 kOhm			
DIL	=	DIL-Schalter 4-fach			
C1	=	Elko 10 uF/16 V			
C2	=	100 nF			
R	=	4,7 kOhm			
X1	=	Steckerleiste, 64-polig, Bauform a+c			
X2	=	Steckerleiste, 26-polig, Rastermaß 2,54 mm			

Der Aufbau dürfte sicherlich problemlos sein. Neben den 3 Ports steht Ihnen auf der Ausgangsseite (X2) zusätzlich die allgemeine Masse, sowie die 5 Volt Betriebsspannung zur Verfügung.

Die Verbindung zum Rechner kann auf zweierlei Arten erfolgen: Grundsätzlich ist die PIO mit dem Stecker X1 für das Einstecken auf die Erweiterungs- oder Adapterkarte vorbereitet, da auch dort die Daten- und Adresspufferung geschieht.

Wollen Sie die PIO direkt mit Ihrem Rechner verbinden, so entfällt der Stecker X1 und Sie löten auf der Unterseite die Verbindungsleitungen zum Rechner an. Diese Möglichkeiten haben Sie natürlich bei allen anderen Erweiterungsschaltungen auch. Um die PIO zu testen, finden Sie in der Abbildung 73 ein entsprechendes Programm.




Abbildung: 71
 Platinenlayout zur 8255-PPIO





ABBILDUNG: 72

BESTÜCKUNGSPLAN DER PIO (8255) MIT EINFACHEM
ADRESSEDECODER

EINFACHER ADRESSEDECODER	TESTPROGRAMM ZUR PIO MIT DEM 8255	ABBILDUNG. 73
<pre> 10 '***** TESTPROGRAMM FUER CPC 464 PIO 20 '----- ADRESSE PORT A = FBF0 30 '----- ADRESSE PORT B = FBF1 40 '----- ADRESSE PORT C = FBF2 50 '----- ADRESSE CONTROLLPORT = FBF3 60 ' 70 '----- PIO INITIALISIEREN PORT A,B,C AUF AUSGABEMODUS 80 OUT &FBF3,128 90 DATA 1,2,4,8,16,32,64,128 100 '----- ALLE BIT'S VON PORT A AUF 1 SETZEN 110 FOR N=1 TO 8 120 READ DATEN 130 OUT &FBF0,DATEN 140 NEXT 150 '----- ALLE BIT'S VON PORT B AUF 1 SETZEN 160 RESTORE 170 FOR N=1 TO 8 180 READ DATEN 190 OUT &FBF1,DATEN 200 NEXT 210 '----- ALLE BIT'S VON PORT C AUF 1 SETZEN 220 RESTORE 230 FOR N=1 TO 8 240 READ DATEN 250 OUT &FBF2,DATEN 260 NEXT 270 '----- ALLE BIT'S WIEDER AUF 0 SETZEN 280 OUT &FBF0,0 290 OUT &FBF1,0 300 OUT &FBF2,0 </pre>		

ABBILDUNG: 74
MUSTERAUFBAU DER 8255-PIO MIT EINFACHEM
ADRESSDECODER



13.2 8255 MIT UNIVERSUELLEM ADRESSDECODER

Um die Vielseitigkeit der PIO vollständig ausnutzen zu können, soll auch der universelle Adressdecoder des Kapitels 6.2 zur Anwendung kommen. Mit diesem Adressdecoder ist es möglich, die Adressbits A11 - A4 über DIL-Schalter frei zu wählen. Die obersten vier Adressbits sind gemäß dem Handbuch fest mit "F" decodiert. Es stehen Ihnen also folgende mögliche Adressen zur Verfügung, deren Aufbau Ihnen folgende Übersicht erläutern soll:

Adress- Bits	Adress- Bits	Adress- Bits	Adress- Bits	
=====	=====	=====	=====	
A15-A12	A11-A8	A7- A4	A4- A0	
-----	-----	-----	-----	
"F"	"X"	"X"	"X"	
I	I	I	I	
I	I	I	I	
I	I	I	I	I----- A3 und A2 zur Erzeugung
I	I	I	I	der Chip-Select-Signale
I	I	I	I	A1 und A0, Pegel ohne
I	I	I	I	Bedeutung zur Adressierg.
I	I	I	I	
I	I	I	I	
I	I	I	I	I----- A7-A4 mögliche Adressen:
I	I	I	I	"O-F", gültige "E-F" über
I	I	I	I	DIL-Schalter wählbar
I	I	I	I	
I	I	I	I	I----- A11-A8 mögliche Adresse:
I	I	I	I	"O-F", gültige "8-B" über
I	I	I	I	DIL-Schalter wählbar
I	I	I	I	
I	I	I	I	I----- A15-A12, fest auf "F" de-
				codiert.

Ein weiterer Vorteil dieses Adressdecoders liegt darin, daß über die Adressbits A3 und A2 vier unterschiedliche Chip-Select-Signale generiert werden können.

In Zusammenhang mit dem Freigabeeingang, Pin 4, des IC 5 können nach der folgenden Tabelle die L-aktiven Chip-Select-Signale erzeugt werden. Je nach dem anliegenden Binärcode, der aus den Adressbits A3 und A2 gebildet wird, nimmt dann der diesem Code entsprechende Ausgang einen L-Pegel an, während alle anderen Ausgänge auf "H" verbleiben.

Freigabe Pin 4	A3	A2	= dez.	I IC5 = Low	Ausg.-Pin	= CS
0	0	0	0	I	15	CS 1
0	0	1	1	I	14	CS 2
0	1	0	2	I	13	CS 3
0	1	1	3	I	12	CS 4
1	x	x	x	I	gesperrt	----

Die Chip-Select Erzeugung ist nur dann möglich, wenn der Freigabe Eingang, Pin 4, auf einem L-Pegel liegt. Sobald die NAND-Bedingung des IC 1 nicht mehr erfüllt ist, d.h. es liegt entweder keine gültige Adresse der Bits A15-A12 (muß "F" sein), oder das IORQ-Signal fehlt, oder aber über die DIL-Schalter wurde eine ungültige Adresse vorgewählt, wird der Baustein gesperrt.

Wenn Sie sich über die Arbeitsweise dieses Adressdecoders noch näher informieren wollen, so lesen Sie hierzu das Kapitel 6.2 nochmals durch.

Den vollständigen Schaltplan dieser PIO sehen Sie in der Abbildung 75, das Platinenlayout und den Bestückungsplan in der Abbildung 76 bzw. 77.

BAUTEILE:

IC 1	=	74LS30	IC 2	=	74LS00
IC 3	=	74LS85	IC 4	=	74LS85
IC 5	=	74LS138	IC 6	=	8255
C 1	=	Elko 10 uF / 16 V			
C 2	=	100 nF			
C 3	=	Elko 10 uF / 16 V			
R	=	4,7 kOhm			
Rn	=	Widerstandsnetzwerk, 8 x 4,7 kOhm			
X 1	=	Steckerleiste 64-polig, gewinkelt, Bauform a+c			
X 2	=	Steckerleiste 26-polig, Rastermaß 2,54 mm			

AUFBAUHINWEISE:

Beim Bestücken der Platine gemäß der Abbildung 77 ist einiges zu beachten. Es stehen Ihnen insgesamt vier Möglichkeiten zur Adressvergabe des Chip-Select-Signals zur Verfügung, die Sie mit Drahtbrücken bestimmen können. Diese Verbindungen sind im Bestückungsplan punktiert gezeichnet und mit den Buchstaben A-D markiert. Hier gilt es zu beachten, daß nur eine einzige Drahtbrücke gelegt werden darf, je nachdem welche Adresse Sie bevorzugen.

Falls von Bedarf können Sie die Chip-Select Signale auf den peripheren Systembus einspeisen. Dann muß aber in jedem Fall gewährleistet sein, daß sonst kein anderer Adressdecoder ebenfalls diese Signale auf den Bus gibt.

Hierzu stehen Ihnen die möglichen Drahtbrücken Z1-Z4 zur Verfügung. Wenn hiervon kein Gebrauch gemacht wird, bleiben die Drahtbrücken frei.




ABBILDUNG: 76

PLATINENLAYOUT DER PIO MIT DEM 8255 UND

UNIVERSELLEM ADRESSDECODER




ABBILDUNG: 77

BESTÜCKUNGSPLAN DER P10 (8255) MIT UNIVERSUELLEM
ADRESSDECODER


An der Steckerleiste X2 stehen Ihnen die Datenbits D7 bis D0 der Ports A, B und C sowie die allgemeine Masse und die 5 V Betriebsspannung zur Verfügung.

Zum Testen dieser PIO kann selbstverständlich ebenfalls das Testprogramm der Abbildung 78 verwendet werden, das im Aufbau identisch ist mit dem des einfachen Adressdecoders und sich nur durch die erweiterte Adressvergabe unterscheidet. Die Abbildung 79 zeigt Ihnen den Musteraufbau dieser Schaltung.

UNIVERSELLER ADRESSEDECODER	TESTPROGRAMM ZUR PIO MIT DEM 8255	ABBILDUNG: 78
<pre> 10 ****** TESTPROGRAMM FUER CPC 464 PIO 570 210 20 '----- ADRESSE PORT A = F8a4 30 '----- ADRESSE PORT B = F8a5 40 '----- ADRESSE PORT C = F8a6 50 '----- ADRESSE CONTROLLPORT = F8a7 60 * 70 '----- PIO INITIALISIEREN PORT A,B,C AUF AUSGABEMODUS 80 OUT &F8A7,128 90 DATA 1,2,4,8,16,32,64,128 100 '----- ALLE BIT'S VON PORT A AUF 1 SETZEN 110 FOR N=1 TO 8 120 READ DATEN 130 OUT &F8A4,DATEN 140 NEXT 150 '----- ALLE BIT'S VON PORT B AUF 1 SETZEN 160 RESTORE 170 FOR N=1 TO 8 180 READ DATEN 190 OUT &F8A5,DATEN 200 NEXT 210 '----- ALLE BIT'S VON PORT C AUF 1 SETZEN 220 RESTORE 230 FOR N=1 TO 8 240 READ DATEN 250 OUT &F8A6,DATEN 260 NEXT 270 '----- ALLE BIT'S WIEDER AUF 0 SETZEN 280 OUT &F8A4,0 290 OUT &F8A5,0 300 OUT &F8A6,0 </pre>		

ABBILDUNG: 79

MUSTERAUFBAU DER PIO. DEUTLICH IST ZU ERKENNEN, DAß DIE ZWEITE CHIP-SELECT-LEITUNG HIER VERWENDET WIRD. AUF DEN PERIPHEREN SYSTEMBUS WERDEN KEINE CS-SIGNALE EINGESPEIST. DER ADRESSDECODER IST AUF " 8A " EINGESTELLT.



13.3 4-FACH 8255


Der universelle Adressdecoder ist, wie bereits mehrfach erwähnt, in der Lage, vier unterschiedliche Chip-Select-Signale zu erzeugen. Zum Abschluß der Ausführungen mit dem PIO-Baustein 8255 wird Ihnen eine Schaltung vorgestellt werden, mit der Sie vier 8255 einzeln adressmäßig ansteuern können. Sie verfügen dann über eine Schnittstelle mit insgesamt 4 x 24 Ein- Ausgabekanälen.

Im Schaltplan der Abbildung 80 ist zu sehen, daß alle vier ICs sowohl im Datenbus, und den Steuerleitungen RD, WR, A1 und A0 parallelgeschaltet sind. Die Aktivierung der Bausteine erfolgt durch die Chip-Select-Signale 1-4. Den universellen Adressdecoder finden Sie zur besseren Übersicht nicht auf diesem Schaltplan. Auch die Reseteingänge der ICs liegen parallel an einer RC-Kombination mit einem NAND-Gatter als Inverter.

Ein spezielles Platinenlayout wurde zu dieser Schaltung nicht entworfen, da es von den jeweiligen Erfordernissen abhängt, mit wieviel ICs Sie die Platine bestücken wollen. Zum anderen ist es sicherlich nicht ohne größeren Aufwand möglich, sowohl Adressdecoder, wie auch die vier 8255 auf einer einzigen EURO-Platine unterzubringen.

Für diese Anwendung empfiehlt es sich die Schnittstellen-ICs seperat aufzubauen, unter Umständen mit Wire Wap-Technik.

Abbildung: 80
 EIN - AUSGABE mit
 4 x 8 255



13.4 Z80-PIO AUFBAU UND ARBEITSWEISE

Die Z80-PIO ist ein programmierbarer Ein-Ausgabe-Baustein, der speziell für den Einsatz in Z80 - Systemen entwickelt wurde. Gegenüber dem 8255 weist die Z80-PIO zwar einige Nach-, aber auch Vorteile auf:

- ++ wesentlich geringerer Preis als der 8255
- ++ bessere Verfügbarkeit in Elektronikläden
- ++ eigene Reseterzeugung durch M1
- nur zwei PORTS A und B
- umständlichere Programmierung
- schlechte Verteilung der Anschlüsse am IC

Das Blockschaltbild der Z80-PIO sehen Sie in der Abbildung: 81, die dazugehörige Pinbelegung in der Abbildung 82. Ausgangsseitig besitzt die PIO zwei Ports mit je 8 Bits und den dazugehörigen Steueranschlüssen, auf die wir nun näher eingehen werden.

ANSCHLÜSSE DER Z80-PIO

D7 - D0 Datenleitungen

Diese Anschlüsse, als Datenbus gekennzeichnet, regeln den Austausch mit der CPU. Leider sind diese Pins " um den ganzen Baustein herum ", ohne erkennbares System, angeordnet, was die Leiterbahnführung der Platine nicht gerade erleichtert.

B/A - Select

Diese Eingangsleitung definiert, ob der Datenbus auf den Port A oder auf den Port B durchgeschaltet wird. Ist dieser Pin an einem L-Pegel, wird der Datenbus auf den Port A durchgeschaltet; ist er an einem H-Pegel wird der Datenbus auf dem Port




ABBILDUNG: 81
BLOCKSCHALTBILD DER Z80-P10




ABBILDUNG: 82

B durchgeschaltet. Dieser Anschluß entspricht der AO-Verbindung bei dem 8255.

C/D - Select

Der logische Zustand dieser Leitung bestimmt, ob das Steuerwortregister oder der Datenport des ausgewählten Ports angesprochen werden soll. Auf das Steuerwortregister, welches eine besondere Rolle bei der Programmierung spielt, wird noch ausführlich eingegangen werden. Dieser Anschluß entspricht der A1-Verbindung bei dem 8255.

Chip-Enable (= Chip - Select)

Nur dann, wenn diese Leitung log. 0 ist, d.h. L-Pegel führt, kann der PIO-Baustein mit dem Rechner in Verbindung treten. Dieser Anschluß wird direkt mit dem Adressdecoder verbunden.

Clock

Zur internen Ablaufsteuerung benötigt die PIO einen besonderen Takt. Der Anschluß wird direkt an den Systemtakt der Z80-CPU gelegt.

M1

Dieser Eingang wird mit dem M1-Pin der CPU verbunden. Die Z80-PIO benötigt den Maschinenzklus, um einerseits zusammen mit dem RD-Anschluß Lesezyklen zu erkennen und andererseits mit IORQ auf Interrupt-Bestätigungen zu reagieren. Da diese PIO über keinen RESET-Pin verfügt, wird ein interner Reset mit M1 erzeugt werden, wenn weder RD noch IORQ aktiv sind.

IORQ (low-aktiv)

Dieser Pin wird ebenfalls direkt mit dem Systembus verbunden. Die PIO kann nur dann reagieren, wenn sowohl IORQ, wie auch CE aktiv sind, d.h. beide müssen einen L-Pegel führen. Darüber hinaus hat das IORQ-Signal die PIO zu informieren, daß eine Interrupt-Bestätigung vorliegt, denn während eines Interrupt-Bestätigungs-Zyklus sind beide auf einem L-Pegel. Wird aber von der PIO unterbrochen, so wird der Interrupt-Vektor auf den Datenbus gelegt.

RD

Dieser Pin wird ebenfalls direkt mit der CPU über den Systembus verbunden, RD ist immer dann auf einem L-Pegel, wenn entweder der Speicher oder ein I/O-Gerät Daten liest. Die Z80-PIO verfügt über keinen eigenen WR-, d.h. Schreibanschluß.
Zum Lesen und Schreiben bei der Z80-PIO ist folgendes zu beachten:

Daten werden VON der PIO ZUR CPU übertragen, wenn der CE-, der IORQ- und der RD-Eingang aktiv sind, d.h. L-Pegel führen.

Daten werden VON der CPU ZUR PIO geschrieben, wenn der CE- und der IORQ-Eingang aktiv sind (L-Pegel), dabei muß der RD-Anschluß inaktiv sein (H-Pegel).

IEI IEO (high-aktiv) und INT (low-aktiv)

Hiermit wird die Interrupt-Priorisierung bei der PIO vorgenommen. Da einerseits die Interrupt-Verarbeitung zu den schwierigsten überhaupt gehört und andererseits keine Anwendung für diese Arbeitsweise in diesem Buch vorgestellt wird, soll hier nicht näher darauf eingegangen werden.

ASTB (low-aktiv)

Dieser Eingang wird als " Register A Strobe " bezeichnet und dient dem Handshaking zwischen den peripheren Geräten und dem Port A. Unter dem Begriff " HANDSHAKING " versteht man das Synchronisieren von langsamen peripheren Geräten und der schnellen CPU. Je nach Betriebsart der PIO, auf die noch eingegangen wird, arbeitet der ASTB-Eingang:

- * Wenn der PORT A im Ausgabemodus arbeitet, zeigt die aufsteigende Flanke des Signals ASTB an, daß das periphere Gerät die Daten empfangen hat.
- * Arbeitet dagegen der PORT A im Eingabemodus, so wird das Signal zum Abspeichern der empfangenen Daten in das Eingangsregister verwendet.
- * Im bidirektionalen Modus dient ASTB zusammen mit den anderen Handshaking-Leitungen zum Umschalten der Datenrichtung.

ARDY (high-aktiv)

Das Ausgangssignal, " Register A Ready " ist ebenfalls wie das vorangegangene vom jeweiligen Modus der PIO abhängig:

- * Im Ausgabemodus des PORTs A zeigt dieses Signal an, daß die Daten im Ausgaberegister anstehen.
- * Umgekehrt zeigt das Signal im Eingabemodus an, daß die Daten vom Rechner gelesen wurden und der Eingabepuffer leer ist.
- * Im Modus 2, dem bidirektionalen, ist das Signal dann aktiv, wenn Daten zur Ausgabe anstehen. Um die Daten zum PORT zu transportieren, muß das angeschlossene Gerät zuerst das ASTB-Signal aktivieren.

BSTB (low-aktiv)

Dieses Signal hat die gleiche Bedeutung wie ASTB, allerdings ist es für den PORT B zuständig, mit der Einschränkung, daß dieser PORT nicht bidirektional arbeiten kann.

BRDY (high-aktiv)

Für den PORT B hat BRDY die gleiche Bedeutung wie ARDY für den PORT A, allerdings auch mit der Einschränkung, daß dieser Port nicht bidirektional arbeiten kann.

A7 - A0 und B7 - B0 sowie D7 - D0 (high-aktiv)

A7-A0 sind die Datenleitungen des Ports A, B7-B0 die des Ports B. D7-D0 sind die Dateneingangsleitungen, die direkt mit dem Datenbus des Rechners verbunden sind.

BETRIEBSARTEN DER Z80 - PIO

Die PIO unterscheidet 4 unterschiedliche Betriebsarten (Mode), die über Steuerwörter definiert werden können:


- ** MODE 0 Beide Ports arbeiten als AUSGABE.
- ** MODE 1 Beide Ports arbeiten als EINGABE.
- ** MODE 2 Bidirektionaler Betrieb, nur bei PORT A möglich.
- ** MODE 3 CONTROL MODE. Jede Datenleitung kann einzeln zur Ein- oder Ausgabe verwendet werden.

Den allgemeinen Aufbau des Steuerwortes zur Festlegung der Betriebsart finden Sie in der Abbildung 83.

ABBILDUNG: 83

ALLGEMEINER AUFBAU DES STEUERWORTES BEI DER Z 80 PIO

=====



```
*****
** ANMERKUNG:
** DIESER AUFBAU IST NUR GÜLTIG FÜR DEN
** MODE 0, 1 UND 2
** FÜR DIE BETRIEBSART 3 GELTEN NOCH
** SONDERBEDINGUNGEN
*****
```

BETRIEBSARTENAUSWAHL

M1	M0	BEDEUTUNG
0	0	BYTE - AUSGABE
0	1	BYTE - EINGABE
1	0	BYTE - EIN- AUSGABE
1	1	BIT - EIN- AUSGABE


Mit der Betriebsart 0 wird der entsprechende PORT der PIO als Ausgabe definiert. Beide Ports, A und B, können unabhängig voneinander definiert, d.h. programmiert werden. Die CPU veranlaßt bei einem Ausgabebefehl durch die steigende Flanke des WR-Signals die Übertragung in den Datenbus und von dort in das Ausgaberegister. Unabhängig ob das an die PIO angeschlossene Gerät auch die Daten übernommen hat, ist es der CPU möglich, die vorhandenen Daten mit neuen zu überschreiben.

Will man nun sichergehen, daß die geschickten Daten auch wirklich vom peripheren Gerät übernommen worden sind, so muß man die Quittungssignale (Handshaking) berücksichtigen. Den zeitlichen Ablauf der Handshaking-Signale sehen Sie in der Abbildung 84.

Der Schreibimpuls setzt das Ready-Bit, das anzeigt, daß nun Daten bereitstehen. Dieses Bit bleibt solange erhalten, bis das Strobe-Signal durch die ansteigende Flanke anzeigt, daß die Daten vom peripheren Gerät übernommen wurden.

Gleichzeitig kann, sofern man dies programmiert hat, ein Interrupt ausgelöst werden. Dieser Interrupt ist deshalb sinnvoll, weil der Zustand des Ready-Signals von der CPU nicht festgestellt werden kann. Hiermit stellt der Interrupt die einzige Möglichkeit dar, der CPU mitzuteilen, daß die Daten vom externen Gerät gelesen wurden.

SYSTEMTAKT DES RECHNERS




SCHREIBEN (\overline{WR})
IN DAS AUSGABEREGISTER
WERDEN DATEN EINGESCHRIEBEN



DIE EINGESCHRIEBENEN
DATEN ERSCHEINEN AM
AUSGANG



READY - SIGNAL



\overline{STROBE}



$\overline{INTERRUPT}$



ABBILDUNG: 84

ZEITDIAGRAMM DES HANDSHAKING DER Z80 - PIO

BETRIEBSART (MODE) 1

In dieser Betriebsart arbeitet die PIO als Eingabegerät, d.h. die CPU kann Daten aus dem Eingangsregister eines Ports lesen. Hierbei wird das Ready-Signal aktiviert, das dem peripheren Gerät anzeigt, daß das Eingangsregister neu beschrieben werden kann. Danach wird das Strobe-Signal aktiviert, damit die nächsten Daten in das Eingangsregister eingeschrieben werden.

Werden keine Handshaking-Signale verwendet, so muß die BSTB-Leitung fest an einem L-Pegel liegen.

BETRIEBSART (MODE) 2 und 3

Die Betriebsart 2 ist nur für den PORT A möglich. Beim Mode 3 können die acht Datenleitungen jedes Kanals beliebig als Ein- oder Ausgänge definiert werden.

Da die Programmierung dieser beiden Betriebsarten einerseits ziemlich schwierig sind und andererseits auch die vielen Erläuterungen den Rahmen des Buches sprengen würden, soll hierauf nicht weiter eingegangen werden. Für diejenigen, die sich hierüber näher informieren wollen, ist das Datenbuch der Z80-PIO von ZILOG zu empfehlen.

13.5 Z80-PIO MIT EINFACHEM ADRESSDECODER

Nachdem Sie im vorhergehenden Kapitel näheres über den Aufbau und die Arbeitsweise der Z80-PIO erfahren haben, wird in diesem Kapitel eine Bauanleitung mit dem einfachen Adressdecoder vorgestellt werden.

Den vollständigen Schaltplan ersehen Sie in der Abbildung 85. Die Unterscheidung gegenüber dem Aufbau der 8255-PIO ist nur sehr geringfügig. Das einzig Auffällige bei dieser Konzeption ist, daß der M1 und der Rechner-Takt an der PIO benötigt wird. Da die PIO über keinen eigenen Schreib-Anschluß (WR) verfügt, muß stattdessen das IORQ-Signal direkt vor dem Inverter der Z80-PIO zugeführt werden, denn mit IORQ, M1 und RD können eindeutig Lese- oder Schreibanforderungen an den Baustein definiert werden.

Ausgangsseitig stehen alle Anschlüsse der beiden Ports A und B, sowie die dazugehörigen Handshaking-Leitungen zur Verfügung.

Das Platinenlayout im doppelseitigen EURO-Format ist als Lötseite in der Abbildung 86 und als Bestückungsseite in der Abbildung 87 wiedergegeben. Den dazugehörigen Bestückungsplan finden Sie in der Abbildung 88.

AUFBAU

Auch der Aufbau der Z80-PIO Karte unterscheidet sich nur wenig von anderen doppelseitigen Platinen. Auch hier werden zunächst alle Durchkontaktierungen vorgenommen und anschließend die IC-Fassungen und die beiden Stecker eingesetzt.

Zu beachten ist lediglich, daß die beiden Kondensatoren auf der Bestückungsseite angelötet werden und nicht, wie üblich, auf der Unterseite.




Abbildung: 85
 Z 80A-PIO
 MIT EINFACHEM DECODER




ABBILDUNG: 86
 PLATINENLAYOUT " LÖTSEITE " ZUR Z80A-
 P10 KARTE




ABBILDUNG: 87
 PLATINENLAYOUT " BESTÜCKUNGSSEITE " ZUR
 Z80A-PIO KARTE




ABBILDUNG: 88
 BESTÜCKUNGSPLAN DER Z80A-PIO KARTE

BAUTEILE

IC 1 =	74LS30	IC 2 =	74LS85
IC 3 =	74LS08	IC 4 =	74LS00
IC 5 =	Z80A-PIO (für 4 MHz)		

S = DIL-Schalter 4-fach
Rn = Widerstandsnetzwerk 4 x 4,7 kOhm
C1 = 100 nF
C2 = Elko 47 uF / 12 V

X1 = VG-Stecker 2 x 32-polig, gewinkelt, Bauform a+c
X2 = 2 x 10-polige Stiftleiste, Rastermaß 2,54 mm

Die Abbildung 89 zeigt Ihnen den Musteraufbau der PIO-Karte.
Um die PIO testen zu können wird Ihnen in der Abbildung 90
ein kleines Testprogramm vorgestellt.




ABBILDUNG: 89
MUSTERAUFBAU DER Z80A-PIO KARTE MIT EINFACHEM
ADRESSEDECODER

Z80A - PIO
EINFACHER
ADRESSDECODER

TESTPROGRAMM

ABBILDUNG

90

```
10 ***** TESTPROGRAMM FUER CPC 464
20       Z 80 A   PIO
30
40
50 ----- ADRESSE PORT A = FBFO
60 ----- ADRESSE PORT B = FBF1
70 ----- ADRESSE STEUERWORT PORT A = FBF2
80 ----- ADRESSE STEUERWORT PORT B = FBF3
90
100      Die Steuerworte lauten:
110
120      AUSGANG           = 0F
130      EINGANG           = 4F
140      BIDIREKTIONAL    = 8F
150      BIT-CONTROL      = CF
160
170      PORT A AUF AUSGANG SETZEN UND DATEN AUSGEBEN
180
190
200      AUSGEBEN STEUERWORT FUER AUSGANG PORT A
210
220 OUT &FBF2,&F
230 RESTORE
240
250      AUSGEBEN DATEN AUF PORT A
260
270 FOR X=1 TO 9
280 READ DATEN
290 OUT &FBFO,DATEN
300 NEXT
310 DATA 1,2,4,8,16,32,64,128,255
```


13.6 Z80-PIO MIT UNIVERSUELLEM ADRESSDECODER

Um das Kapitel der parallelen Schnittstellen abzurunden, wird zum Abschluß noch die Bauanleitung für die Z80-PIO mit dem universellen Adressdecoder aus dem Kapitel 6.2 vorgestellt. Nachdem schon Bauanleitungen sowohl für den 8255, wie auch für die Z80-PIO vorgestellt wurden, wird hier nicht mehr weiter auf die Einzelheiten eingegangen.

Das Schaltbild sehen Sie in der Abbildung 91. Für den Chip-Select Anschluß können Sie zwischen vier möglichen wählen. Im Schaltplan ist die Verbindung zum CS1 gestrichelt dargestellt. Achten Sie aber auch beim Programmieren darauf, daß je nach dem verwendeten Chip-Select-Anschluß sich die Adressen der Steuerwörter verschieben. Die beiden Kondensatoren C1 und C2 dienen lediglich zum Glätten der Spannung.

Genau wie im Kapitel 13.3 beschrieben, können Sie auch an diesen Adressdecoder insgesamt vier Z80A PIO Bausteine mit eigener Adressierung betreiben. Hierzu brauchen Sie nur jedem Chip-Select Anschluß eine eigene PIO zuzuführen. Alle anderen Leitungen, AO, A1, Takt, M1, RD und der gesamte Datenbus liegen parallel an den PIOs.

Achten Sie beim Kauf der PIO-ICs darauf, daß Sie für den CPC 464 die 4-MHz Version, d.h. die Z80A-PIO erwerben. Den normalen PIO-Baustein mit maximal 2 MHz können Sie nicht am Rechner betreiben.



BAUTEILE:

IC 1 = 74LS30

IC 2 = 74LS00

IC 3 = 74LS85

IC 4 = 74LS85

IC 5 = 754LS138

IC 6 = 280A - PIO

S = 8-fach DIL-Schalter

Rn = Widerstandsnetzwerk, 8-fach 4,7 kOhm

C1 = 100 nF

C2 = Elko 47 uF / 12 Volt

14. ANALOG DIGITAL WANDLER MIT DEM ZN 427

Im täglichen Leben sind wir überall von analogen Werten, von der einfachen Armbanduhr, der Umgebungstemperatur oder der Geschwindigkeit eines Fahrzeuges, umgeben.

Unser Rechner allerdings vermag mit diesen Größen nichts anzufangen, er arbeitet auf digitaler Basis im binären Zahlensystem.

Ein interessantes Aufgabengebiet stellt die Verbindung zur analogen "Rechenwelt" dar, damit man in der Lage ist, die zahllosen Problemstellungen der allgemeinen Meßtechnik zu verarbeiten und zu speichern.

Da aber die analogen Größen unendlich viele Zwischenwerte annehmen können, ist durch die Begrenzung des Speicherplatzes einerseits und durch die Umwandlung in die binäre Darstellung andererseits immer mit Rundungsfehlern zu rechnen. Allerdings ist für unsere Belange dieser Fehlerquotient zu vernachlässigen.

VERFAHREN DER ANALOG - DIGITAL WANDLUNG

Grundsätzlich lassen sich zwei Verfahren bezüglich der Datenausgabe der A/D Wandlung unterscheiden:

- serielle Datenausgabe
- parallele Datenausgabe

Für unsere Anforderungen kommt die serielle Datenausgabe nicht in Frage, da einerseits die Datenübertragung zu langsam und andererseits die Handhabung der parallelen Datenausgabe mit dem Rechner wesentlich einfacher ist.

Innerhalb der parallelen Datenausgabe existieren mehrere Ver-

fahren, wobei sich neben dem DUAL - SLOPE - Verfahren, das der SUKZESSIONEN APPROXIMATION weitgehend durchgesetzt hat. So kompliziert dieses Wort auszusprechen ist, so einfach läßt sich dieses Verfahren erläutern:

- * SUKZESSIONEN APPROXIMATION bedeutet nichts anderes, als
- * ein dauerndes Annäherungsverfahren einer Vergleichs-
- * spannung an den zu bestimmenden Eingangswert.

Das zu bestimmende Eingangssignal wird zunächst einem Komperator zugeführt, der es mit einer definierten Referenzspannung vergleicht. Wichtig hierbei ist, daß diese Referenz- oder Vergleichsspannung der Hälfte der maximalen Eingangsspannung entspricht.

Der Komperator vergleicht nun beide Spannungen miteinander und teilt das Ergebnis dem Ausgang mit. Hierbei können nun zwei Meßergebnisse auftreten:

1. Die anliegende Eingangsspannung ist KLEINER als die Referenzspannung. Für diesen Fall wird der Komperator sein Ausgangssignal ändern.
2. Die anliegende Eingangsspannung ist GRÖßER als die Referenzspannung. Für diesen Fall wird der Komperator sein Ausgangssignal nicht ändern.

Beim ersten Fall wird die Referenzspannung um die Hälfte verringert, beim zweiten Fall um die Hälfte erhöht.

Danach werden wiederum die beiden Spannungen miteinander verglichen und je nach Ergebnis die Vergleichsspannung wieder um die Hälfte erhöht oder reduziert.

Führt man diese Meßmethode oftmals durch, so erreicht man eine dauernde Annäherung, d.h. sukzessive Approximation, der Vergleichsspannung an die zu messende Eingangsspannung.

Da dieses Verfahren einer Waage sehr ähnelt, mit der man eine unbekannte Größe abwiegen will und solange auf der anderen Seite die unterschiedlichen Gewichte auflegt, bis die

Waage in der Schwebe bleibt, wird das Verfahren dieser sukzessiven Approximation auch oft in der Literatur als " Wägeverfahren " bezeichnet.

Schnelle Wandler dieser Art können über 100 000 solcher Vergleichsmessungen pro Sekunden ausführen und sind somit in der Lage, in weniger als 10 Microsekunden eine Spannung in einen 8 Bit Digitalwert umzusetzen.

Typische Vertreter dieser Methode sind die beiden von FERRANTI angebotenden ICs ZN 427 und ZN 428.

Dieses eben geschilderte Verfahren läßt sich natürlich noch wesentlich beschleunigen, wenn man nämlich das Eingangssignal auf eine ganze Kette von Komperatoren legt und so eine Parallelumsetzung durchführt. Schaltkreise dieser Art sind sehr teuer, da sie für eine 8 Bit Darstellung 255 Komperatoren benötigen. Allerdings können sie in weniger als 50 Nanosekunden das gewünschte Ergebnis liefern.

Ihr Hauptanwendungsgebiet liegt in der schnellen Meßwerterfassung und im Digitalisieren von Fernsehbildern.

Der ZN 427 von FERRANTI ist als A/D Wandler vom Preis- Leistungsverhältnis optimal, da er sich durch folgende Vorzüge auszeichnet:

- ++ äußerst schneller Komperator
- ++ einfache Handhabung in Microcomputersystemen
- ++ sowohl TTL- als auch CMOS kompatibel
- ++ Tri-state Ausgangspuffer
- ++ A/D Wandlung nach der Methode der sukzessiven Approximation mit einer sehr kurzen Wandlungszeit
- ++ äußerst präzise, temperaturstabile Referenzspannung

Allerdings liegt der Preis dieses Schaltkreises bei ca. DM 30,- und zusätzlich ist eine negative Versorgungsspannung von -5 V erforderlich.

Das Blockschaltbild des ZN 427 ist in der Abbildung 92 dargestellt, die entsprechende Pinbelegung finden Sie in der Abbildung 93.

Für diejenigen, die sich mit den technischen Daten des ZN 427 etwas näher beschäftigen wollen, sind diese in den Abbildungen 94 und 95 zusammengestellt.

Der ZN 427 wird in einem 18-poligen DIL-Gehäuse gefertigt. Der Anschluß 6 ist der Eingang für den darzustellenden analogen Meßwert. Ausgangsseitig kann an den Pins 18 - 11 der digitalisierte Wert als Eingang für den CPC 464 Datenbus abgenommen werden, wobei der Pin 18 das niederwertigste Datenbit (D0) und der Pin 11 das höchstwertigste Datenbit (D7) darstellt.

Die Referenzspannung von 2,475 Volt bis 2,625 Volt, die intern erzeugt wird, ist am Anschluß 8 verfügbar.

Außerdem steht dem Anwender noch die Möglichkeit offen, über den Pin 7 dem IC eine externe Vergleichsspannung (Referenz) zuzuführen.

Werden diese beiden Anschlüsse miteinander verbunden, so er-

Z N 4 2 7

F E R R A N T I

8 BIT A/D Wandler





ABBILDUNG: 92

ABBILDUNG: 93

Anschlußbelegung des A/D - Wandlers ZN 427 (Ferranti)



gibt sich hieraus der mögliche Meßbereich von $\pm 2,56$ Volt. Andere Meßbereiche können durch entsprechende Widerstandsteiler realisiert werden.

Die Anschlüsse 1, 2, 3 und 4 dienen als Steuersignale für die Verbindung zum Rechner. Die eigentliche Wandlung eines analogen Signals ist als Zeitdiagramm in der Abbildung 96 zu sehen. (Literaturhinweis FERRANTI Datenblatt ZN 427)

Über die aufsteigende Flanke eines L-Pegels am Anschluß 4 (Start of Conversion) wird die Wandlung aktiviert. Gleichzeitig wird für die Dauer der Wandelzeit der Anschluß 1 " BUSY " auf einen L-Pegel gelegt, damit dem Rechner mitgeteilt werden kann, daß augenblicklich keine gültigen Daten an den Ausgängen 18 - 11 zur Verfügung stehen.

Im oberen Teil des Diagramms der Abbildung 96 werden die Taktimpulse (Clock) aufgeführt, die an den Anschluß 3 gelegt werden. Eine Meßperiode dauert genau 9 Taktimpulse; danach erhält Pin 1 " BUSY " wieder einen H-Pegel, und der Rechner erkennt, daß gültige, gewandelte Daten an den Ausgängen (18 - 11) anliegen, die nun verarbeitet werden können.

Gleichzeitig wird der Anschluß 2 (RD / OUT - ENABLE) auf einen H-Pegel gelegt, damit die Daten übernommen werden können. Dieses wird auf der rechten Seite der Abbildung 96 oben (Microprozessor Read Cycle) dargestellt. Für die Dauer des Einlesens verbleibt der RD-Anschluß auf einem H-Pegel.

Am Anschluß 5 ist eine negative Spannung zwischen - 3 Volt und maximal - 30 Volt erforderlich.

Abbildung 94

Technische Daten des ZN 427 von FERRANTI

Bemerkung	min	typ	max	Einh.
Referenzspannung:				
Ausgangsspannung	2,475	2,560	2,625	Volt
Temperaturdrift	-	50	-	ppm/C
Referenzstrom	4	-	15	mA
Komperator:				
Eingangsstrom	-	1	-	uA
Eingangswiderstand	-	100	-	kOhm
Negative Spannung	-3	-	-30	V
Eingangsspannung	-0,5	-	3,5	V
Konverter:				
Betriebsspannung	4,5	-	5,5	V
Stromaufnahme	-	25	40	mA
Leistungsaufnahme	-	125	-	mW
Wandlungszeit			10	usec
digitale Auflösung	8	-	-	Bits
Linearitätsabweichung	-	-	+ -0,5	LSB



Abbildung 95

Logische Daten des ZN 427 von FERRANTI

Bemerkung	min	typ	max	Einh.
H-Pegel Eingangsspannung	2	-	-	V
L-Pegel Eingangsspannung	-	-	0,8	V
H-Pegel Eingangsstrom	-	-	50	uA
WR zu BUSY Verzugszeit	-	-	250	ns
Takt Impulsbreite	500	-	-	ns
Maximale Taktfrequenz	900	1000	-	kHz

Abbildung: 96

Zeitdiagramm zur Meßwandlung des ZN 427 von FERRANTI



Quellenhinweis: ZN 427, Datenblatt FERRANTI

SCHALTUNGSBESCHREIBUNG:

Das Schaltbild des A/D Wandlers ist in der Abbildung 97 wiedergegeben. Auch bei dieser Schaltung ist die freie Adressierbarkeit durch den DIL-Schalter gegeben.

Auf die Einstellmöglichkeiten soll hier nicht mehr näher eingegangen werden, lesen Sie hierzu im Kapitel 6.1. nach.

Eine besondere Adressdecodierung erübrigt sich beim ZN 427, da nur eine Adresse für IN-OUT Befehle erforderlich ist, und auch alle acht Analogkanäle nur eine einzige Systemadresse belegen.


Der IC 5 speichert die einzelnen Analogkanäle, damit festgestellt werden kann, an welchem Eingang der zu messende Wert anliegt. Bei diesem IC handelt es sich um zwei 2 - Bit D - Zwischenspeicher mit eigener Freigabe. Gleichzeitig steuert der Ausgang 4, Pin 9, den Start des Wandelvorgangs.

IC 6 ist ein 1 aus 8 Analogdaten Demultiplexer, der speziell für die A/D bzw. D/A Wandlung eingesetzt werden kann.

Der Anschluß 3 dieses Schaltkreises kann sowohl als Eingang wie als Ausgang verwendet werden, je nachdem ob die acht Informationen von acht Eingängen zu sammeln oder an acht Stellen zu verteilen sind.

In Abhängigkeit der Spannung am Pin 7 wird der Eingangsreich bestimmt. Ist dieser Anschluß mit - 5 Volt verbunden, so wie es im Schaltplan der Abbildung 86 eingezeichnet ist, so ergibt sich ein Meßbereich von +- 10 Volt, bzw. +- 5 Volt.

Ein etwas kritischer Teil der Schaltung ist der Taktgeber, der mit dem IC 3, einem 74 LS 132, aufgebaut ist. Dieser Baustein enthält vier NAND - Gatter mit je zwei Eingängen und Schmitt - Trigger Funktion. Von diesem IC werden nur zwei Gatter benötigt. Mit dem RC - Glied, R6 und C2 wird die eigentliche Taktfrequenz gebildet. Sie darf keinesfalls größer als 600 kHz sein und auch nicht geringer als 400 kHz, da sonst Schwierigkeiten mit der Wandelzeit auftreten können.



Bei einer Frequenz von 600 kHz ist zwischen Start der Wandlung und dem Lesebefehl für die gewandelten Daten soviel Zeit, daß der Wandelvorgang ordnungsgemäß abgeschlossen werden kann.

Bei niedrigeren Frequenzen müßten Sie sonst in Ihrem Programm noch zusätzlich eine Warteschleife einbauen, damit sichergestellt wird, daß der richtige gewandelte Wert auch eingelesen wird. Umgekehrt kommt Ihr Rechner mit dem Einlesen der gewandelten Daten nicht mehr nach.

Achten Sie unbedingt darauf, daß der Kondensator C2 ein Folientyp ist und kein keramischer.

Das Platinenlayout des A/D Wandler ist auf einer doppelseitigen EURO-Platine in den Abbildungen 98 und 99 dargestellt. Den dazugehörigen Bestückungsplan finden Sie in der Abbildung 100. Die Stellen, die von Ihnen durchkontaktiert werden müssen, sind durch ein kleines Viereck im Bestückungsplan gekennzeichnet. Die Bohrungen für diese Verbindungen richten sich im wesentlichen nach dem verwendeten Draht. Da es leicht vorkommen kann, daß beim Durchkontaktieren sich eine Seite beim Löten wieder löst oder der Draht infolge der Wärme auf der anderen Seite wieder hinausfällt, sollte man die Bohrungen nur unwesentlich dicker machen, als der Durchmesser des verwendeten Drahtes.

Prüfen Sie zur eigenen Sicherheit nach Abschluß der Arbeit alle Durchkontaktierungen mit einem Ohmmeter auf Durchgang nach!

Es versteht sich von selbst, daß für alle ICs entsprechende Fassungen zu verwenden sind. Anschließend werden alle diskreten Bauelemente eingesetzt. Für die Pull - up Widerstände wird ein Netzwerk verwendet. Der Wert der einzelnen Widerstände ist unkritisch und kann zwischen 3,9 kOhm und 8 kOhm liegen. Ein besonderes Augenmerk ist auf die RC-Kombination C2/R6 zu legen. Hier sollte unbedingt ein Folienkondensator verwendet werden. Zweckmäßigerweise verwenden Sie für den Widerstand einen Metallfilmtyp. Der mit dem IC 4 aufgebaute Oszillator ist ein 74LS132, der neben den NAND-Gattern Schmitt-Trigger-Funktionen enthält. Der 74LS132 eignet sich besonders zum Aufbau von Multivibratoren. Ein 7400 eignet sich hier nicht.

Der ZN 427 besitzt keinen eigenen Chip-Select-Anschluß und wird nur über die Anschlüsse RD und WR gesteuert. Da aber der Ausgang des Adressdecoders, Pin 8 des IC 1, eine Chip-Select-Funktion aufweist, ist ein eigenes NOR-Gatter, IC 8, erforderlich, um den A/D Wandler zu adressieren. Der Ausgang eines NOR-Gatters, Pin 10 oder 13, wird nämlich nur dann einen H-Pegel annehmen, wenn beide Eingänge einen L-Pegel aufweisen.




ABBILDUNG: 98
 PLATINENLAYOUT " LÖTSEITE " DES A/D-WANDLERS




ABBILDUNG: 99
 PLATINENLAYOUT " BESTÜCKUNGSSEITE " DES
 A/D WANDLERS




ABBILDUNG: 100
BESTÜCKUNGSPLAN DES A/D WANDLERS

Dies bedeutet, daß die Chip-Select-Bedingung und die Lese- oder Schreibanforderung erfüllt sein muß, damit der entsprechende Gatterausgang auf einen H-Pegel geht. Liegt dagegen nur ein Eingang an einem H-Pegel, so wird auch der Ausgang auf einem L-Pegel verbleiben.

BAUTEILE:

IC 1 = 74LS30	IC 2 = 74LS85
IC 3 = 74LS08	IC 4 = 74LS132
IC 5 = 74LS75	IC 6 = 4051
IC 7 = ZN 427 (Ferranti)	IC 8 = 74LS02

Rn = Widerstandnetzwerk 4 x 4,7 kOhm	
R1 = 13 kOhm	R2 = 13 kOhm
R3 = 7,5kOhm	R4 = 82 kOhm
R5 = 390 Ohm	R6 = 330 Ohm Metall

C1 = Elko 10 uF/16 Volt	C2 = 4,7 nF, Folie
-------------------------	--------------------

P1 = Trimpotentiometer 5 k liegend Nullpunkt	
P2 = Trimpotentiometer 5 k liegend Endwert	

S = DIL-Schalter, 4-fach	
X1 = 2 x 32-poliger VG-Stecker, gewinkelt, Bauform a+c	
X2 = 10-polige Steckerleiste, Rastermaß 2,54 mm	

Da der A/D Wandler in der Grundform eine negative Betriebsspannung von -5 Volt benötigt, stehen Ihnen hierzu zwei Möglichkeiten zur Verfügung, die im Bestücksplan mit einem " Z " markiert sind:

Drahtbrücke " Z " : In diesem Fall müssen die -5 Volt über die VG-Leiste, Pin 31 c durch die Netzteilkarte eingespeicht werden. Der Anschluß -5 Volt extern auf der Steckerleiste X2 muß freibleiben.

K E I N E

Drahtbrücke " Z " : In diesem Fall erfolgt die Versorgung der negativen Spannung über die Steckerleiste X2.

Je nach Anwendung kann es vorkommen, daß sich der Wandler nicht einwandfrei abstimmen läßt. In diesem Fall legen Sie über die 5 Volt Betriebsspannung ein Elko mit ca. 47 uF und einen Kondensator von 100 nF parallel.

ABGLEICH UND INBETRIEBNAHME

Um den Wandler abzugleichen, muß zunächst der gewünschte Analogeingang ausgewählt werden. Über die 9 - polige Stiftleiste X2 stehen Ihnen 8 Eingänge zur Verfügung:

N =	0	1	2	3	4	5	6	7	
	E1	E2	E3	E4	E5	E6	E7	E8	= Analogeing.

Mit dem Befehl: OUT Adresse, N

können Sie den entsprechenden Eingang auswählen.

Anschließend verbinden Sie diesen ausgewählten Eingang mit 0 Volt (Masse). Sie starten dann das folgende Konvertierungsprogramm und stellen P1 so ein, daß auf dem Bildschirm die Zahl 127 erscheint.

Im nächsten Abgleichschritt legen Sie diesen Analogeingang an + 5 Volt und stellen P2 so ein, daß die Zahl 255 erscheint. Hiermit ist der gesamte Abgleich des A/D Wandlers erledigt.

Um eine kontinuierlich anstehende Spannung wandeln zu können, benötigen Sie folgendes Konvertierungsprogramm:

```
10 a=&F8FO
20 OUT a,8+N
30 OUT a,1
40 OUT a,8+1
50 REM ** Einlesen konvertierter Wert **
60 PRINT INP(a)
42 GOTO 20
```

Durch eine einfache Bestückungsänderung können Sie den Meßbereich des A/D Wandlers ändern. Mit den im Bestückungsplan angegebenen Werte erhalten Sie einen Meßbereich von +- 5 Volt.

Erweiterung des Meßbereiches auf ± 10 Volt :

R1 = 8,2 k

R2 = 27 k

R3 = 8,2 k

P1 = 10 k

Halten Sie unbedingt diese Widerstandswerte ein. Selbstverständlich muß für diesen Fall dem IC 6 am Pin 7 statt den - 5 Volt nun eine Spannung von - 10 Volt zugeführt werden.

15. 220 VOLT SCHALTEINHEITEN

Im folgenden Kapitel geht es darum, Verbraucher sicher mit dem Rechner anzusteuern. Hierbei treten besondere Probleme auf, wenn es sich um netzbetriebene Geräte handelt. Bei denen in diesem Abschnitt vorgestellten Schaltungen handelt es sich ausschließlich um sogenannte Nullspannungsschalter.

Zu Ihrer eigenen Sicherheit sollten Sie keine anderen, direkt am Netz oder mangelhaft geschützte Schaltungen verwenden, auch wenn sie bedingt durch die geringere Anzahl von Bauelementen auf den ersten Blick preisgünstiger erscheinen.

Denken Sie stets daran, daß die Leistungsteile mit 220 V Netzspannung arbeiten, beachten Sie die einschlägigen VDE - Vorschriften und hantieren Sie nie an der Schaltung, solange der Netzstecker nicht herausgezogen ist.

Zum Einbau empfiehlt sich in jedem Fall ein geeignetes Kunststoffgehäuse, welches Sie ausgangsseitig mit einer Einbausteckdose ausstatten sollten. Für die Zuführung der Steuersignale können Sie eine Diodenbuchse verwenden.

Die 220 Volt Schalteinheiten arbeiten mit TRIACS, die direkt den Verbraucher schalten. Um ein besseres Verständnis für die Funktionsweise zu erreichen, wollen wir uns kurz mit dem Aufbau und der Arbeitsweise des Triacs beschäftigen.

AUFBAU UND ARBEITSWEISE EINES TRIACS

Der Triac ist eine Zweirichtungs - Thyristordiode und wurde zur besseren Wirtschaftlichkeit aus dem Thyristor entwickelt. Er besitzt nur eine Steuerelektrode (Gate), über die er in beiden Stromrichtungen gezündet werden kann.

Die beiden Anschlüsse, die den Laststrom führen, werden

Hauptanschluß 1 und Hauptanschluß 2 (H 1 und H 2) genannt, wobei festgelegt wurde, daß der Gate - Anschluß neben dem Hauptanschluß 1 liegt. Das allgemeine Symbol eines Triacs ist in der Abbildung 102-1 dargestellt .

Die Wirkungsweise eines Triacs läßt sich mit zwei Thyristor-kristallen darstellen, bei denen einer anodenseitig und der andere kathodenseitig angesteuert wird, so wie es die schematische Abbildung 102-2 zeigt.

Da der eine Kristall mit der Anode, der andere mit der Kathode angesteuert ist, reicht ein Steueranschluß (Gate) zum Zünden aus. In beiden Richtungen fließt der Hauptstrom durch die Folge " PNPN " vier Halbleiterschichten. Ist der Hauptanschluß 2 positiv, so fließt der Hauptstrom von dem Anschluß 2 (P2) über die Schicht N2 und P1 zum Anschluß 1 (N1).

Ist dagegen der Hauptanschluß 2 negativ, so fließt der Hauptstrom vom Anschluß 1 (P1) über N2 und P2 zum Hauptanschluß 2 (N3), d.h. der anodenseitige Thyristor wird gezündet, während im ersten Fall der kathodenseitige Thyristor gezündet wird.




Zur besseren Kennzeichnung beim Zünden des Triacs spricht man von vier Quadranten, innerhalb derer sich die Polarität von Hauptspannung und benötigter Steuerspannung abspielt. Dieses ist in der Abbildung 102-3 und 4 dargestellt. Beachten Sie, daß die Empfindlichkeit des Gates in den vier Quadranten unterschiedlich ist und vergewissern Sie sich in Grenzfällen aus den Herstellerangaben.

Will man nun mit einem Triac induktive Lasten schalten, muß man besondere Vorsichtsmaßnahmen treffen. Da Triacs in beiden Halbwellen der Netzspannung gezündet werden können, ist nach dem Nulldurchgang des Stromes an den Hauptanschlüssen die Spannung stets in Schaltrichtung gepolt. Hierdurch kann es vorkommen, daß der Triac bei zu schnellem Anstieg dieser Spannung zündet und die Schaltung verliert ihre Steuerfähigkeit.

Für diesen Fall sind die Herstellerangaben über die kritische Spannungssteilheit maßgeblich. Bei höheren Spannungen sollte

ABBG. : 102

TRIAC



QUADRANT	HAUPTANSCHLUß-2	GATE
I	+	+
II	+	-
III	-	-
IV	-	+

(DIE POLARITÄTSANGABEN SIND AUF DEN HAUPTANSCHLUß-1 BEZOGEN)

④

ABBILDUNG : 103

BLOCKSCHALTBILD





ABBILDUNG: 10 4

220 Volt Leistungsteil mit dem CA 3059



- IC = CA 3059 (RCA)
- R1 = 470
- R2 = 4,7 k
- R3 = 10 k
- R4 = 22 k / 5 Watt
- R5 = 100
- C1 = Elko 100 μ F / 16 V
- C2 = 100 nF mindestens 400 Volt
- C3 = 10 nF
- Tr = Triac TO 220 Gehäuse 400 Volt 4 - 8 Ampère
- T = Optokopler z.B. TIL 111

der Triac durch ein RC - Glied geschützt werden, so wie es auch in den folgenden Schaltungen gezeigt ist.

Nun soviel zur Theorie des Triacs, im weiteren Verlauf des Kapitels 15 werden Ihnen Leistungsteile vorgestellt werden, die im Nulldurchgang arbeiten. Alle Schaltungen sind nach dem gleichen Prinzip aufgebaut, der jeweilige Einsatz ist hauptsächlich von der besseren Beschaffung der ICs abhängig.

220 VOLT LEISTUNGSTEIL MIT DEM CA 3059

Die Firma RCA stellt mit den Typen CA 3058, CA 3059 und CA 3079 Nullspannungsschalter her, die in der Lage sind, Triacs ausschließlich im Nulldurchgang der Wechselstromkurve zu zünden und so ein störungssicheres Arbeiten zu gewährleisten. Der interne Aufbau des CA 3059 ist als Blockschaltbild in der Abbildung 103 dargestellt. Das Schaltbild dieses Leistungsteils sehen Sie in der Abbildung 104.

Die gesamte Schaltung wird direkt am Netz betrieben, der integrierte Schaltkreis erhält seine Versorgungsspannung über den Begrenzungswiderstand R4.

Intern sorgen die beiden Dioden D1 und D2, daß die Spannung auf ca. ± 8 Volt gehalten wird.

Die Dioden D7 und D8 arbeiten dagegen als Einweggleichrichtung, dadurch steht am Siebkondensator C1 etwa eine Spannung von ca. 6,6 Volt an. Als Nullspannungsdetektor arbeitet der Transistor Q1 und der Brückengleichrichter D3 - D6. Überschreitet die Spannung am Anschluß-5 3 Volt, so wird der interne Transistor Q1 durchgeschaltet. Die Gateansteuerung des Triacs erfolgt über die Darlingtonstufe Q8 und Q9 am Anschluß 4.

Nur wenn der Transistor Q7 gesperrt ist, kann der Triac gezündet werden. Ist Q1 durchgeschaltet, so sperrt Q6 und der Transistor Q7 wird über R7 bis zur Sättigung durchgesteuert. Dann steht nämlich am Pin 4 kein Steuersignal für den Triac an. Das Zünden des Triacs kann somit nur dann erfolgen, wenn die Spannung am Anschluß 5 unter 3 Volt bleibt.

Das Triggersignal steht in Form eines kurzen Impulses zur Verfügung, dessen Mitte gerade mit dem Nulldurchgang der Netzspannung zusammenfällt.

Der erforderliche Strom des Zündimpulses wird durch den Siebkondensator C1 geliefert. Weiterhin enthält der CA 3059 einen Differenzverstärker, der aus den Transistoren Q2 - Q5 gebildet wird und für zusätzliche Anwendungen zur Verfügung steht.

Das Widerstandsnetzwerk R4 und R5 ist von außen her zugänglich, damit man hierüber einen Zweig der Versorgungsspannung für den Differenzverstärker erzeugen kann.

Weiterhin ist bemerkenswert, daß der CA 3059 über einen Sperreingang, Pin 1, verfügt. Die Sperrung tritt ein, wenn die Spannung am Pin 9 gegenüber dem Pin 13 positiv wird oder wenn ein externes Signal am Pin 1 anliegt. In diesem Fall wird nämlich Q1 von Q4 durchgeschaltet und der Triggerausgang, Pin 4, wird gesperrt. Wie schon erwähnt wird das Triggersignal durch den Siebkondensator C1 geliefert. Durch den Kondensator C3 wird eine geringe Phasenverschiebung am Anschlußpunkt 5 erreicht.

Hierdurch wird gewährleistet, daß der Zündimpuls kurz nach dem Nulldurchgang der Netzspannung erscheint.

Diese Maßnahme ist äußerst wichtig, da es andernfalls zu Fehlzündungen des Triacs kommen kann, denn beim Eintreffen des Zündimpulses ist die Spannung über dem Triac noch zu gering, um ein sicheres Durchschalten zu gewährleisten. Eine weitere Sicherheitsmaßnahme im Schaltplan der Abbildung 112 ist das RC - Glied R5/C2, das dazu dient, hochfrequente Störungen zu unterdrücken. Beachten Sie aber in diesem Zusammenhang, daß der Kondensator C2 mindestens eine Spannungsfestigkeit von 400 Volt aufweisen muß.

Der Optokoppler, IC 1, dient zur galvanischen Trennung zwischen Steuerteil und dem Leistungsteil. Dieser Optokoppler stellt nichts anderes dar, als eine in einem Gehäuse untergebrachte Leuchtdiode als Sender und einen Fototransistor als Empfänger. Die Isolationsspannung der gebräuchlichsten Optokoppler liegt bei ca. 5 kV. Bei einigen Typen ist die Empfängerseite als Fotodarlington ausgelegt, was zusätzlich noch eine wesentlich höhere Verstärkung bewirkt. Zur An-

steuerung bzw. allgemeinen Weiterverarbeitung der Signale sind hierbei die allgemeinen Bedingungen der Leuchtdioden bzw. der Fototransistoren maßgeblich.

AUFBAUHINWEISE CA 3059

Das Platinenlayout dieses Leistungsteils ist Ihnen in der Abbildung 105 wiedergegeben, den dazugehörigen Bestückungsplan in der Abbildung 106. Verwenden Sie für den CA 3059 in jedem Fall eine 14 - polige Fassung, da es sich hierbei um einen CMOS - Typ handelt. Für den Begrenzungswiderstand R4 sind mehrere Bohrungen vorgesehen, je nachdem welche Bauform Sie verwenden. Zur besseren Wärmeabführung sollten Sie diesen Widerstand in einem Abstand von mindestens 5 mm über der Platine montieren. Der Triac sollte ebenfalls mit einem entsprechenden Kühlkörper versehen werden.

Beachten Sie, daß die gesamte Schaltung einschließlich des Kühlkörpers am 220 Volt Netz liegt !

Für die Anschlußpunkte " 220 Volt " sowie " Last " verwenden Sie Print - Schraubanschlüsse.




ABBILDUNG: 105

PLATINENLAYOUT ZUM 220V-LEISTUNGS-
TEIL MIT DEM CA 3059




ABBILDUNG: 106
 BESTÜCKUNGSPLAN FÜR DAS
 LEISTUNGSTEIL MIT DEM
 CA 3059

Da verschiedentlich Beschaffungsschwierigkeiten mit dem CA 3059 auftreten können, wird hier ein weiterer Leistungsteil mit dem TDA 1024 von VALVO vorgestellt. Dieser IC, dessen Blockschaltbild Sie in der Abbildung 107 sehen, wird in einem 8 - poligen DIL - Gehäuse gefertigt und unterscheidet sich in der Funktionsweise nur gering von dem CA 3059.

Der TDA 1024 erhält seine Versorgungsspannung ebenfalls direkt aus dem Wechselstromnetz über ein RC - Glied an den Anschluß 7. Die Ausgangsspannung an Pin 2 beträgt ca. 6 Volt. Im Gegensatz zum vorhergehenden Leistungsteil ist bei dieser Dimensionierung kein hochbelastbarer Begrenzungswiderstand erforderlich. Wie Sie aus dem Schaltplan der Abbildung 108 ersehen, bewirkt die RC - Kombination R9 / C4 eine Phasenverschiebung, so daß die Verlustleistung relativ gering bleibt.

Die Zündimpulsbreite bestimmt der Widerstandswert von R8. Mit dem vorliegenden Wert von 180 kOhm ergibt sich eine Impulsbreite von ca. 150 usec. R8 sollte nicht über 680 kOhm liegen, in diesem Fall ist die maximale Impulsbreite von 650 usec erreicht.

Unter Umständen müssen Sie diesen Wert von 180 kOhm auf etwa das doppelte vergrößern, wenn Sie am LAST - Anschluß nur eine 40 Watt Lampe betreiben. Durch die geringe Last wäre dann bei 150 usec kein sicheres Zünden mehr gewährleistet.

Als Optokoppler eignet sich jeder handelsübliche Typ. Die RC - Kombination R7/C3 soll Störimpulse unterdrücken. Beachten Sie, daß der Kondensator mindestens eine Spannungsfestigkeit von 400 Volt aufweisen muß, das gleiche gilt auch für den Kondensator C4.

Das Platinenlayout dieses Leistungsteils sehen Sie in der Abbildung 109, den dahörigen Bestückungsplan in der Abbildung 110. Die gesamte Schaltung muß so in ein Gehäuse eingebaut werden, daß jegliches unbeabsichtigtes Berühren ausge-

TDA 1024

VALVO





ABBILDUNG: 107

ABBILDUNG: 10 8



Bauteile:

- | | | | |
|----|---|--|-------------|
| IC | = | TDA 1024 | (SIEMENS) |
| R1 | = | 470 | |
| R2 | = | 10 k | |
| R3 | = | 22 k | |
| R4 | = | 22 k | |
| R5 | = | 22 k | |
| R6 | = | 68 | |
| R7 | = | 100 | |
| R8 | = | 180 k | |
| R9 | = | 390 | |
| C2 | = | Elko 100 μ F / 16 V | |
| C1 | = | 100 nF | |
| C3 | = | 100 nF mindestens 400 Volt | |
| C4 | = | 220 nF mindestens 400 Volt | |
| Tr | = | Triac TO 220 Gehäuse 400 Volt,
4-8 Ampère | |
| T | = | Optokoppler z.B. TIL 111 | |




ABBILDUNG: 109

PLATINENLAYOUT ZUM 220V-LEISTUNGSTEIL
MIT DEM TDA 1024




ABBILDUNG: 110

BESTÜCKUNGSPLAN ZUM LEISTUNGSTEIL

MIT DEM TDA 1024

geschlossen ist; bedenken Sie, daß alle Bauteile 220 Volt Netzspannung führen können!

220 VOLT LEISTUNGSTEIL MIT DEM MOC 3040

Zum Abschluß dieses Kapitels der Leistungsteile noch eine besonders interessante Schaltung mit dem MOTOROLA IC MOC 3040 bzw. 3041. Dieser kleine 12 - polige DIL - IC beinhaltet einen Nulldurchgangsdetektor und einen eingebauten Optokoppler. Durch eine direkte Triacansteuerung sind nur sehr wenige externe Bauelemente notwendig, um eine vollständige Leistungsansteuerung für 220 Volt aufzubauen. Das hierzu erforderliche Schaltbild ersehen Sie aus der Abbildung 111. Der Widerstand R1 begrenzt den zulässigen Strom des Schaltkreises. Sein Wert ist von der angelegten Eingangsspannung abhängig und läßt sich nach folgender Formel berechnen :

$$R1 \text{ (Ohm)} = \frac{(U_{\text{ein}} - 1,3) \times 1000}{I\text{-Led}}$$

wobei U_{ein} in Volt und $I\text{-Led}$ in mA angegeben wird.
Der Strom durch den internen Optokoppler sollte die Werte:

30 mA beim MOC 3040

15 mA beim MOC 3041


vollständig ausnutzen, damit ein sicheres Durchschalten erreicht wird. Für unsere Anwendung liegt der Wert für R1 bei 120 Ohm, da mit maximal 5 Volt gearbeitet wird.

Die Auswahl eines geeigneten Triacs hängt im wesentlichen nur von dem späteren Einsatzgebiet ab. Im Anhang finden Sie eine Aufstellung der unterschiedlichen Triacs. Ein kleines Problem könnte in der Beschaffung dieses Schaltkreises entstehen. Hier müßten Sie bei größeren MOTOROLA-Distributoren nachfragen, oder bei der im Bezugsquellenverzeichnis angegebenen Firma.

Da das Leistungsteil sehr kompakt aufgebaut werden kann, sind zwei Platinenlayouts vorgesehen. In der Abbildung 112

Abbildung: 111

SCHALTPLAN ZUM 220 V LEISTUNGSTEIL MIT DEM MOC 3040



Bauteile:

IC = MOC 3040 oder MOC 3041 (Motorola)

R1 = siehe Text, 120 Ohm

R2 = 330

R3 = 56

R4 = 39

C = Kondensator 100 nF, mindestens 400 Volt

T = Triac, z.B. TIC 226





Abbildung: 112

Platinenlayout des Leistungsteils mit dem MOC 3040 bzw. MOC 3041

Auf der linken Seite ein einfaches Leistungsteil, auf der rechten Seite ein doppeltes.

sehen Sie auf der linken Seite ein einzelnes Leistungsteil, auf der rechten Seite ein doppeltes Leistungsteil. Dort sind alle Bauteile zweifach vorhanden. Zusätzlich wurde in den 220 Volt-Kreis eine Sicherungshalterung eingefügt. Der Wert der verwendeten Sicherung hängt vom angeschlossenen Gerät ab. Den Bestückungsplan für beide Versionen sehen Sie in der Abbildung 113. Als 220 Volt-Anschluß ist in jedem Fall eine Schraubfassung zu verwenden. Nochmals soll auch hier darauf hingewiesen werden, daß die Schaltung direkt am Netz betrieben wird.

Für besondere Anwendungen wurde dieses Leistungsteil, da es auf nur wenige Bauteile begrenzt ist, in achtfacher Ausfertigung als Platinenlayout in der Abbildung 114 aufgebaut. Die Schaltung ist vollkommen identisch mit vorhergehenden, nur mit dem Unterschied, daß alle Bauteile in achtfacher Ausfertigung benötigt werden.

Den entsprechenden Bestückungsplan sehen Sie in der Abbildung 115.






Abbildung: 113

Bestückungsplan der beiden Leistungsteile mit dem MOC 3040 bzw. MOC 3041
 links für eine einfache Ausführung, rechts für ein doppeltes Leistungsteil



ABILDUNG: 114
 PLATINENLAYOUT ZUM 8-FACH LEISTUNGSTEIL




ABBILDUNG: 115

BESTÜCKUNGSPLAN ZUM 8-FACH LEISTUNGSTEIL

16. MOTORSTEUERUNG FÜR GLEICHSTROMMOTOREN

Die vorgestellten Interface-Schaltungen eignen sich zur Steuerung von Gleichstrommotoren. Wer seinen Rechner auch zum Einsatz von Lichtanlagen, gleichgültig ob im eigenen Partykeller oder bei einer Musikband, einsetzen möchte, der benötigt neben der genannten Lichtsteuerung auch die Möglichkeit, kleinere Motoren steuern zu können.

In diesem Kapitel wird Ihnen eine solche Treiberschaltung vorgestellt, die sich durch sehr wenige Bauteile auszeichnet. Zum Einsatz kommt ein NF-Verstärker IC vom Typ TDA 2002 oder 2003, der auch im Kapitel 19 vorgestellt wird.

Zwei solcher Schaltkreise sind notwendig, damit der angeschlossene Motor in beide Richtungen drehen kann.

Die Eingänge der beiden ICs werden mit zwei Datenausgängen eines beliebigen Interface verbunden. Der Schaltplan der Motorsteuerung ist in der Abbildung 116 dargestellt. Die Brückenendstufe ist in der Lage, Motoren bis zu einer Leistungsaufnahme von 3 A bei einer maximalen Betriebsspannung von 18 V anzutreiben. Neben den TDA 2002 läßt sich auch der TDA 2003 direkt einsetzen. Denken Sie aber in jedem Fall daran, daß die Betriebsspannung, auch wenn Sie nur einen 5 Volt Motor einsetzen, keinesfalls aus dem Rechner zu entnehmen ist. Hier muß in jedem Fall ein eigenes Netzteil aufgebaut werden, wobei die Masse allerdings gemeinsam zusammengefaßt werden muß.

Das Platinenlayout der Gleichstrommotorsteuerung ist in der Abbildung 117 wiedergegeben, den entsprechenden Bestückungsplan finden Sie in der Abbildung 118.

Die Platine ist so gehalten, daß insgesamt vier Leistungsteile darauf Platz finden und ein vollständiger Port zu 8 Bit zur Steuerung verwendet wird. Die Eingänge der Steuerung sind von E1 bis E8 auf der Kopfseite der Platine gekennzeichnet.




Abbildung: 116
 STEUERUNG FÜR
 GLEICHSTROMMOTOREN




ABBILDUNG: 117
 PLATINENLAYOUT ZUR GLEICHSTROM-MOTORSTEUERUNG

EINGANG

E E
12345678 1




ABBILDUNG: 118

BESTÜCKUNGSPLAN ZUR MOTORSTEUERUNG
(GLEICHSTROMMOTOREN)

Hierauf ist zu achten, daß immer über zwei Eingänge ein Motor gesteuert wird :

E 1 und E 2	Motor-1 (M1)
E 3 und E 4	Motor-2 (M2)
E 5 und E 6	Motor-3 (M3)
E 7 und E 8	Motor-4 (M4)

Die Betriebsspannung wird auf der Platine an den schwarz markierten Punkte angeschlossen und darf maximal 18 Volt betragen.

Die Programmierung zur Steuerung eines Motors ist sehr einfach: Um den Motor nr. 3 in eine gewünschte Drehrichtung laufen zu lassen, wird das entsprechende Bit E5 oder E6 auf High gesetzt. Der Motor stoppt dann, wenn beide Bits einen L-Pegel aufweisen. Das Setzen von beiden Bits auf einen H-Pegel ist nicht erlaubt.

BAUTEILE:

IC	=	4 x TDA 2002 oder 2003
R	=	4 x 2,2 k
D	=	4 x 1N 4148

17. MOTORSTEUERUNG FÜR SCHRITTSCHALTMOTOREN

Der große Vorteil dieser Motoren liegt darin, daß sich eine Umdrehung aus einer genau festgelegten Anzahl von Winkelschritten zusammensetzt, und der Anwender ist somit immer in der Lage, die augenblickliche Stellung des Motors zu bestimmen. Das Hauptanwendungsgebiet liegt in der Steuerung von Druckern, Floppys und in zunehmenden Maße für Robotanlagen. Die Präzision der Schrittschaltmotoren muß durch einen verhältnismäßig hohen Preis bezahlt werden.

Prinzipiell besteht ein solcher Motor aus einer Anzahl Elektromagneten des Stators und einer Anzahl von Permanentmagneten des Rotors. Werden nun die Wicklungen der Statoren nacheinander von Strom durchflossen, so entsteht ein sich drehendes Magnetfeld, dem die Magnete des Rotors folgen.

Dies bedeutet, daß auf jeden externen Impuls eine bestimmte Drehbewegung der Achse des Motors folgt. Diese Bewegung wird als SCHRITTWINKEL α (lies: alpha) definiert, dessen Größe vom Motortyp abhängig ist.

Die Anzahl der erforderlichen Schritte je Umdrehung ergibt sich demnach:

$$\text{Anzahl Schritte} = 360 : \alpha$$

Die Drehzahl eines Schrittschaltmotors ist von der Umschaltfrequenz abhängig, mit der die Statorspulen beeinflusst werden und können wie folgt ermittelt werden:

$$\text{Drehzahl/min.} = \frac{\text{Frequenz} \times \alpha \times 60}{360}$$

Nun besitzen Schrittschaltmotoren besondere Eigenschaften, die unbedingt berücksichtigt werden müssen:

- mit zunehmender Frequenz fällt das Drehmoment gegen Null. Dies bedeutet in der Praxis, daß solche Motoren meistens mit Softwarebefehlen betrieben werden, die einen kontinuierlichen Übergang von der Start- zur Betriebsfrequenz und umgekehrt gewährleisten.


- Schrittschaltmotoren lassen sich je nach Typ in unterschiedlichen Betriebsarten betreiben. Die Zweckmäßigkeit ist vom jeweiligen Anwendungsfall abhängig und soll hier nicht weiter untersucht werden. Zur näheren Information dienen die Herstellerunterlagen.

Seit längerer Zeit sind auch für Hobbybastler Ansteuer-ICs für Schrittschaltmotoren zu durchaus erschwinglichen Preisen auf dem Markt. Neben dem L 297 von SGS - ATEs zählt der SAA 1027 von VALVO zu den bekanntesten. Das Blockschaltbild dieses ICs, sowie die wichtigsten technischen Daten sehen Sie in der Abbildung 119 .

Dieser IC kann man direkt an den PORT eines Interface anschließen. Da der SAA 1027 nicht TTL-kompatibel ist, dienen die drei Pull-up Widerstände und der Inverter dazu, den erforderlichen L-, bzw. H-Pegel an den Eingängen 2, 3 und 15 zu garantieren.

Die Anschlüsse R, S, T dienen zur eigentlichen Ansteuerung des ICs und haben folgende Aufgaben:

SAA 1027



SPEISESPANNUNG 12 V TYP. (9 - 18 V)

RUHESTROM 4,8 mA

EINGANGSSPANNG.

LOW 4,5 V

EINGANGSSPANNG.

HIGH 7,5 V

R, Pin 3 RICHTUNGSEINGANG

Sie kann unabhängig vom Zustand der Eingänge S und T geändert werden. Ein H-Pegel an diesem Eingang dreht den Motor in die eine Richtung, ein L-Pegel in die andere.

S, Pin 2 SETZEINGANG

Liegt am Pin 2 ein H-Pegel an, so startet der Motor, bei einem L-Pegel stoppt er.

T, Pin 15 TRIGGEREINGANG

Durch die L-H-Flanke kann nach folgender Tabelle der Motor, bzw. die Spulenkontakte gesteuert werden.

Setzeingang	S = H-Pegel			
Richtungseingang	R = L-Pegel			

Trigger (T)	AUS-1	AUS-2	AUS-3	AUS-4
0	L	H	L	H
1	H	L	L	H
2	H	L	H	L
3	L	H	H	L

Richtungsänderung R = H-Pegel				
-------------------------------	--	--	--	--

0	L	H	L	H
1	L	H	H	L
2	H	L	H	L
3	H	L	L	H

Allerdings sollten Sie beim Einsatz des SAA 1027 bedenken, daß jeder Ausgang nur in der Lage ist, eine Spulenleistung von max. 350 mA zu treiben.

Für höhere Anforderungen ist eine Transistortreiberstufe vorzusehen. Den Grundaufbau mit dem SAA 1027 ist als Schaltplan in der Abbildung 120 wiedergegeben.

BAUTEILE:

IC 1 = 7406

R1-3 = 1 kOhm

R 5 = 100

IC 2 = SAA 1027 (VALVO)

R 4 = 150 / 0,5 W

C 1 = 100 nF




ABBILDUNG: 120

SCHALTPLAN ZUR SCHRITTSCHALTSTEUERUNG

18. *SOUNDBOX*

Der CPC 464 verfügt zwar über einen internen Sound-Generator und damit wird manch einem dieses Kapitel unnötig erscheinen!

Da für die Sound-Box in diesem Kapitel genau der gleiche IC zum Einsatz kommt, wie er bereits im Rechner eingesetzt ist, erfahren Sie einiges Wissenswerte über den AY3-8912 und seine technischen Eigenschaften. Zum ändern ist es durchaus möglich, " doppelte " Töne oder Geräusche mit dem eingebauten Sound und der peripheren Sound-Box zu erzeugen.

Mit diesem kleinen Zusatzgerät können Sie Ihrem Rechner die unmöglichsten Töne entlocken, gleichgültig, ob Sie nun eine Dampfmaschine, einen Bombenabwurf oder eine vollständige elektronische Orgel produzieren wollen.

Zur Programmierung benötigen Sie keinerlei Kenntnisse in der Maschinensprache, mit einfachen Basic - Befehlen können Sie die entwickelten Geräusche direkt durch den integrierten Verstärker abhören. Selbstverständlich ist auch der im Kapitel 19 beschriebene Verstärker anwendbar. Auch einem Anschluß an Ihre Stereoanlage steht nichts im Wege.

Kernstück der Sound- Box ist der von GENERAL INSTRUMENTS hergestellte IC vom Typ AY3 - 8912, dessen Anschlußbild in der Abbildung 121 dargestellt ist. Im folgenden werden für die technisch Interessierten die wichtigsten Merkmale dieses Schaltkreises erörtert:

Der große Vorteil dieses Bausteins liegt darin, daß er " memory mapped " ist, d.h. jedes interne Register ist wie eine Speicherstelle anzusprechen.

Die einzuhaltenden Grenzwerte sowie die typischen elektrischen Eigenschaften sind in der Tabelle der Abbildung 122 wiedergegeben. Das Blockschaltbild mit dem internen Aufbau finden Sie in der Abbildung 123.





ABBILDUNG:
121

Abbildung 122.

Technische Eigenschaften des AY3 - 8912 (General Instruments)

B E M E R K U N G	Symbol	Min.	Typ.	Max.	Einheit
Eingänge log.0 (L-Pegel)	Vil	0	-	0,6	Volt
Eingänge log.1 (H-Pegel)	Vih	2,4	-	5,0	Volt
Ausgänge log.0 (L-Pegel)	Vol	0	-	0,5	Volt
Ausgänge log.1 (H-Pegel)	Voh	2,4	-	5,0	Volt
.....					
RESET Pulse Width (Breite)	tRW	500	-	-	ns
RESET to Bus Control Delay Time (Verzögerungszeit)	tRB	100	-	-	ns
Reset-Zeitdiagramm siehe Abbildung 124.4					
.....					
A8,DA7-DAO Adress Mode Setup - Time	tAS	400	-	-	ns
Hold - Time	tAH	100	-	-	ns
Adress Modus Zeitdiagramm siehe Abbildung 124.3					
.....					
DA7-DAO Schreib Modus Write Data Pulse Width	tDW	500	-	10000	ns
Write Data Setup Time	tDS	50	-	-	ns
Write Data Hold Time	tDH	100	-	-	ns
Schreib Modus Zeitdiagramm siehe Abbildung 124.1					
.....					
DA7-DAO Lese Modus Read Data Access time	tDA	-	250	500	ns
Tristate Delay Time	tTS	-	100	200	ns
Lese Modus Zeitdiagramm siehe Abbildung 124.2					
.....					
Versorgungsspannung	Vcc	4,75	5,0	5,25	Volt
Stromaufnahme	Icc	-	45	75	mA

Beachten Sie hierzu die Zeitdiagramme der Abbildung 124



AY3-8912

IOA7 - 0

Abbildung: 123


Blockschaltbild AY3-8912 (Quellenhinweis Datenblatt GENERAL INSTRUMENTS)

ABBILDUNG: 124


ZEITDIAGRAMME AY3-8912

Quellenhinweis: AY3-8912, Datenblatt GENERAL INSTRUMENTS


124.1




124.2



124.3



124.4



Daten - Adressleitungen DAO - DA7, Pin 28 - 21

Diese Anschlüsse dienen als Verbindung und haben die Aufgabe, Daten vom Rechner zu empfangen.

Im sogenannten Datenmodus stehen die Registerbits B0 - B7 mit den Anschlüsse DAO - DA7 in Verbindung. Im Adressmodus dagegen wählen die Anschlüsse DAO - DA3 die möglichen 16 Register aus.

BUS Control, Pin 18 - 20

Da die Daten- und Adressleitungen bidirektional arbeiten, sind noch besondere Anschlüsse notwendig, damit der jeweilig gültige Modus festgelegt werden kann. Diese Kontrolle wird über die Pins 18 - 20 durchgeführt:

Pin 18 Bus - Richtung (BDIR)
Pin 19 Bus - Kontrolle -2 (BC2)
Pin 20 Bus - Kontrolle -1 (BC1)

Hieraus ergibt sich dann folgende Tabelle:

BDIR	BC-2	BC-1	Bedeutung
0	1	0	Nicht aktiv
0	1	1	Lesen aus dem Sound-IC
0	1	0	Schreiben in den Sound-IC
1	1	1	Adress Modus

Die vorgenannte Tabelle ist noch weiter zu vereinfachen, da der Anschluß BC-2 immer log. 1, d.h. H-Pegel, führen muß, ist dieser über einen 1 k Widerstand fest mit +5 Volt zu verbinden. Somit braucht man beim Programmieren nur die Anschlüsse BC-1 und BDIR zu berücksichtigen.

Reset, Pin 16

Ein L-Pegel an diesem Anschluß führt dazu, daß alle internen Register auf Null zurückgesetzt werden und der Sound-IC sich im Initialisierungszustand befindet.

Analog Ausgänge A, B, C, (Anschlüsse 5, 4, 1)

Hierbei handelt es sich um die Ausgänge des internen A/D - Wandlers, der ein maximales Signal von 1V_{ss} liefert. Dieses Ausgangssignal eignet sich zur Weiterverarbeitung in einem nachfolgenden NF-Verstärker bzw. das programmierte Geräusch kann hier direkt mit einem hochohmigen Lautsprecher überprüft werden.

Test - 1, (Anschluß 2)

Dieser Pin dient dem internen Test; er wird generell nicht benötigt und darf auch nicht angeschlossen werden.

Clock - Takt, (Anschluß 15)

Dieses ist ein TTL - kompatibler Eingang, aus dem die Bezugszeit für die einzelnen Tongeneratoren gewonnen wird.

Adress 8 - Zusatzadressenbit 8, (Anschluß 17)

IOA7 - IOAO Eingänge/Ausgänge Pin 7 - 14

Diese Anschlüsse bilden den 8 Bit Adressenbus vom und zum angeschlossenen Rechner.

REGISTERPROGRAMMIERUNG:

Der AY3 - 8912 ist ein registergesteuerter und programmierbarer Schaltkreis. Die einzelnen Toneffekte werden durch die unterschiedliche Programmierung der insgesamt 16 Register erzeugt. Jedes Register wird wie eine Speicherstelle behandelt, so daß der Anwender durch Software entscheiden kann, zu welchem Zeitpunkt welches Register aktiviert werden soll. Erst das Zusammenspiel der einzelnen Register zu unterschiedlichen Zeiten läßt das gewünschte Geräusch ertönen. Wie aus dem vorhergehenden Abschnitt zu ersehen war, werden alle 16 Register von der CPU als ein gemeinsamer Speicherblock mit insgesamt 9 Adressbits aktiviert (DAO - DA7 + A8). Welches Register gerade angesprochen wird , ist durch die binäre Kombination der Adressenbits DAO - DA3 definiert. Die 5 weiteren Bits DA4 - DA7 sowie A8 dienen als Chip-Select und kontrollieren die Schreib/Lesepuffer. Sie werden zur Registerprogrammierung nicht genutzt. Zur Geräuscherzeugung stehen drei unabhängige Oszillatoren mit variabler Amplitude, ein regelbarer Rauschgenerator und ein Hüllkurvengenerator zur Verfügung. Auf die Arbeitsweise dieser Blöcke werden wir noch detaillierter eingehen. Beachten Sie auch hierzu das Blockdiagramm des Sound - IC in der Abbildung 123.

TONGENERATOR (Register R0 - R5)

Jeder einzelne der drei Tongeneratoren kann sowohl grob als auch fein abgestimmt werden, da jeweils zwei Register einen Tongenerator steuern:

- R 0 Feinabstimmung Tongenerator A
- R 1 Grobabstimmung Tongenerator A
- R 2 Feinabstimmung Tongenerator B
- R 3 Grobabstimmung Tongenerator B
- R 4 Feinabstimmung Tongenerator C
- R 5 Grobabstimmung Tongenerator C

Der eigentliche Grundton wird aus insgesamt 12 von 16 Bits geformt. Beachten Sie hierzu die Abbildung 125. Die Register R0 bzw. R1 sind für den Frequenzumfang des Tones verantwortlich, wobei R0 in einem Bereich von 0 - 255 und R1 zwischen 0 und 15 liegen kann. Somit lassen sich pro Tonkanal (A, B, C) Dezimalwerte zwischen 0 und 4095 speichern. Die ausgegebene Tonfrequenz läßt sich wie folgt errechnen:

$$f = \frac{1625000}{16 \times (256 \times R1 + R0)}$$

wobei für R1 und R0 die jeweiligen Registerwerte in dezimaler Schreibweise einzusetzen sind.

Die Register R2 und R3 arbeiten in gleicher Weise, allerdings für den Analogkanal B, Register R4 und R5 für Kanal C.

RAUSCHGENERATOR (Register R6)

Der Rauschgenerator ist für alle Analogkanäle zusammen zu aktivieren. Der binäre Inhalt des Registers R6 kann zwischen 0 und 31 liegen. Je höher die Wertigkeit, desto intensiver wird der Rauschanteil. Zur Steuerung werden nur die 5 niederwertigsten Bits des Registers R6 benötigt, wie es die Abbildung 126 darstellt.

TONGENERATOR AY3 - 8912




ABBILDUNG: 1 2 6

RAUSCHGENERATOR AY3 - 8912

RAUSCHZEIT REGISTER 6

B	B	B	B	B	B	B	B
7	6	5	4	3	2	1	0



nicht verwendet

MIXER - KONTROLLE (Register R7)

Das Register R7 des AY3-8912 ist ein Steuerregister mit mehreren Aufgaben:

Zum einen werden die Rausch- und Tongeneratoren überwacht und zum anderen der gemeinsame IO-Port (IOAO - IOA7). In seiner ersten Aufgabe faßt das Register R7 das Rauschen sowie die Tonfrequenzen für jeden Analogkanal zusammen. Die Entscheidung hierüber ist von der Wertigkeit der Bits B0 - B5 des Registers 7 abhängig. Welche Bits für die einzelnen Funktionen zuständig sind, entnehmen Sie der Abbildung 127. Beachten Sie in diesem Zusammenhang auch, daß die Bits dieses Steuerregisters low-aktiv sind.


Die folgende Tabelle gibt Ihnen einen Überblick über die Aufgaben des Steuerregisters R7:

S T E U E R R E G I S T E R R 7

B5	B4	B3	B2	B1	B0	M o d u s
0	0	1	0	0	0	Kanal A Abschalten des Rauschens
0	1	0	0	0	0	Kanal B Abschalten des Rauschens
1	0	0	0	0	0	Kanal C Abschalten des Rauschens
0	0	0	0	0	1	Kanal A Abschalten des Tones
0	0	0	0	1	0	Kanal B Abschalten des Tones
0	0	0	1	0	0	Kanal C Abschalten des Tones

Um mehrere Funktionsblöcke anzuschließen, ist die entsprechende Binärkombination einzusetzen. Werden beispielsweise B5 und B2 auf 1 gesetzt, so ist der Kanal C sowohl für die Rauschfrequenz als auch für die Tonfrequenz gesperrt. Werden die Bits B5 - B0 mit 0 geladen, so sind alle Möglichkeiten zusammen aktiviert, da das Steuerregister R7 low-aktiv ist.

MIXER KONTROLLE AY3 - 8912



Bit 6 ist für den gemeinsamen IO - Port zuständig. Da dieser für unsere Anwendung bedeutungslos ist, wird nicht näher hierauf eingegangen werden. Bit 7 ist beim AY3 - 8912 ohne Bedeutung; beim 40-poligen AY3 - 8910 steuert dieses den zweiten IO-Port.


LAUTSTÄRKE (Register R8, R9, R10)

Für jeden einzelnen Analogkanal wird ein eigenes Register zur Lautstärkeregelung eingesetzt:

R 8 Lautstärke Kanal A
R 9 Lautstärke Kanal B
R10 Lautstärke Kanal C

Die eigentliche Regelung geschieht durch die 5 niederwertigsten Bits des jeweiligen Registers, so wie es in der Abbildung 128 dargestellt ist. Je größer der eingestellte Binärwert ist (0 - 15), desto stärker wird das Geräusch ertönen. Wird das höchste Bit, B4 aktiviert (log. 1), so wird die vollständige Lautstärkesteuerung an das Register 13 des Hüllkurvengenerators weitergegeben.

LAUTSTÄRKE AY3 - 8912



Die gesamte Hüllkurvenlogik dient dazu, Auf- und Abstiegszeiten sowie die Verweilzeit des produzierten Signals zu regeln. Für die unterschiedlichen Möglichkeiten werden die drei niederwertigsten Bits des Registers 15 benutzt. Je nach Wertigkeit unterscheidet das Register folgende Klangzustände, die den Hüllkurvengenerator direkt ansteuern:

- Halten des Tones
- Wechsel des Tones
- Aufstiegszeit des Tones
- Abfallzeit des Tones

Der Zusammenhang dieses Registers ist in der Abbildung 129 wiedergegeben, wo auch die Klangform des entsprechenden Tones graphisch dargestellt ist. Die Register R10 - R12 sind für die Lautstärkeveränderung der Register R10 - R12 zuständig. Das Register R11 ist für eine Feineinstellung, Register R12 für eine Grobeinstellung der Lautstärkeveränderung zuständig. Die Periode der jeweiligen Änderung ist durch folgende Formel zu bestimmen:

$$P = \frac{1625000}{256 \times (256 \times R12 + R11)}$$

wobei R12 und R11 auch hier wieder dem dezimalen Inhalt des Registers entsprechen. Der mögliche Bereich liegt zwischen "0" und "255". Werden beide Register mit 255 geladen, so ergibt sich hieraus eine maximale Verzögerung von 10 Sekunden bis das Geräusch zur vollen Lautstärke gelangt. In den folgenden Programmbeispielen wird diese Verzögerung benutzt, wenn Explosionen oder ähnliches zu erzeugen sind. Die Abbildungen 130 und 131 zeigen eine Detailgraphik einer bestimmten Klangform. (GENERAL INSTRUMENTS Datenblatt)

ABBILDUNG: 129

KLANGFORMEN AY3 - 8912






ABBILDUNG: 130
DETAILGRAPHIK
KLANGFORM [1010 binär]



Darstellung
der Dezimalwerte
des Hüllkurven-
generators
Ausgänge E3-E0

ABBILDUNG: 131

Oszillographische Darstellung eines einfachen Tones durch den
Hüllkurvengenerator, die Darstellung entspricht dem binären Wert '1010'



AUFBAU DER SOUND - BOX

Die Schaltung der SOUND - BOX einschließlich eines integrierten Verstärkers ist in der Abbildung 132 dargestellt. Die Platinenvorlage wurde auf Kosten einiger Drahtbrücken einseitig gehalten und ist in der Abbildung 133 wiedergegeben, den Bestückungsplan finden Sie in der Abbildung 134. Die SOUND-BOX ist mit dem einfachen Adressdecoders des Kapitels 6.1 ausgestattet.

Wie Sie aus der allgemeinen technischen Beschreibung des AY3-8912 erfahren haben, besitzt dieser IC keinen eigenen Chip-Select Eingang zur Steuerung. Alle Informationen an die internen Register werden primär durch den logischen Pegel der Anschlüsse BC1 (20) und BDIR (18) übermittelt. Diese sind mit den untersten Adressleitungen A1 und A0 verbunden. Da die Steuerleitungen H-aktiv sind muß das Chip-Select Signal des IC1 durch das NAND-Gatter, IC 4, invertiert werden. Dieses invertierte Signal wird zusammen mit den Adressleitungen A1 und A0 an zwei UND-Gatter (IC 8) gelegt. Damit ist gewährleistet, daß die SOUND - BOX nur dann angesprochen werden kann, wenn A1 oder A0 oder beide zusammen und das invertierte Chip-Select Signal vorliegt.

Da der CPC 464 Takt für den Sound-IC viel zu hoch ist, ist ein spezieller 1:2 Teiler, IC 5, erforderlich, der noch zusätzlich das Taktsignal symmetriert, damit der AY3 - 8912 mit einem Duty - Cycle (Tastverhältnis) von 50:50 arbeiten kann. Eine besondere Aufgabe fällt dem Gatter des IC 4 für das Taktsignal zu. Dieser IC muß unbedingt ein TTL - LS - Typ sein, da der interne Takt des Rechners so gut wie nicht belastbar ist.

Die Verstärkerschaltung wurde mit einem LM 386 aufgebaut. Bei manchen Typen zeigt dieser IC ein sehr empfindliches Verhalten gegenüber der Versorgungsspannung des Rechners und beginnt zu brummen. Für diesen Fall erhöhen Sie den Elko C3 auf 470 uF.




Abbildung: 132
SOUND BOX




ABBILDUNG: 134
 BESTÜCKUNGSPLAN ZUR SOUNDBOX

BAUTEILE:

IC 1	=	74LS30	IC 2	=	74LS85
IC 3	=	74LS08	IC 4	=	74LS00
IC 5	=	74LS74	IC 6	=	AY3-8912
IC 7	=	LM 386	IC 8	=	74LS08

Rn = Widerstandnetzwerk 4 x 4,7 kOhm

R 1

R 2 = 100 k

R 3 = 22 Ohm

C 1 = 100 nF

C 2 = 220 uF/25 V

C 3 = 100 uF/16 V

P 1 = Trimpotentiometer, liegend 100 k

L = Lautsprecher 4 - 8 Ohm / 1 Watt

Sonstiges:

X 1 = 64-polige Steckerleiste, gewinkelt, Bauform a+c

X 2 = 2-polige Stiftleiste, Rastermaß 2,54mm

Die Abbildung 135 zeigt Ihnen einige Programmbeispiele für die SOUNDBOX, die Sie noch nach Belieben ändern, bzw. erweitern können.

TESTPROGRAMM
SOUNDBOX

ABBILDUNG.
135.1

```
1 *      TESTPROGRAMM
2 *      SOUNDBOX
3 *
4 *
5 *      ADRESSE F8F1 = AUSGABE DATEN
6 *      ADRESSE F8F3 = AUSGABE REGISTER
7 d=&F8F1
8 r=&F8F3
9 OUT r,7
10 OUT d,62
11 OUT r,8
12 OUT d,15
13 OUT r,0
14 FOR x=48 TO 252
15 OUT d,x
16 FOR z=1 TO 40:NEXT
17 NEXT
18 OUT r,7
19 OUT d,45
```

```
20 *      BEISPIELPROGRAMM
21 *      EXPLOSION
22 d=&F8F1
23 r=&F8F3
24 OUT r,6
25 OUT d,31
26 OUT r,7
27 OUT d,7
28 OUT r,8
29 OUT d,16
30 OUT r,9
31 OUT d,16
32 OUT r,10
33 OUT d,16
34 OUT r,12
35 OUT d,56
36 OUT r,13
37 OUT d,0
```

```
40 *      BEISPIELPROGRAMM
41 *      ABWURF EINER BOMBE
42 d=&F8F1
43 r=&F8F3
44 OUT r,7
45 OUT d,62
46 OUT r,8
47 OUT d,15
48 FOR c= 48 TO 225
49 OUT r,0
50 OUT d,c
51 FOR z=1 TO 20:NEXT
52 NEXT
53 OUT r,7
54 OUT d,45
```

TESTPROGRAMM

SOUNDBOX

ABBILDUNG.

135.2

```
60 ' BEISPIELPROGRAMM ORGEL
70 ' ZUM SPIELEN DIESER MINIORGEL
80 ' SIND DIE TASTEN 1 - 0 BELEGT
90 d=%FBF1
100 r=%FBF3
110 FOR x=1 TO 11
120 OUT r,x
130 OUT d,0
140 NEXT
150 OUT r,7
160 OUT d,62
170 OUT r,8
180 OUT d,16
190 OUT r,12
200 OUT d,30
210 DIM b(10)
220 b(1)=252:b(2)=225:b(3)=200:b(4)=189:b(5)=168
221 b(6)=150:b(7)=134:b(8)=126:b(9)=112:b(10)=89
230 g$=INKEY$: IF g$="" THEN 230
240 IF g$<"0" OR g$>"9" THEN GOTO 230
250 g=VAL(g$)
260 OUT r,0
270 OUT d,b(g)
280 OUT r,13
290 OUT d,0
300 GOTO 230
```

19. NF-VERSTÄRKER MIT KLANGREGELUNG

Für einige Anwendungen, wie SOUND - BOX ist ein eigener NF-Verstärker wünschenswert.

In der folgenden Schaltung wird Ihnen ein preiswerter NF - Verstärker einschließlich einer möglichen Klangregelung vorgestellt.

Herzstück dieser Schaltung ist der TDA 2003, der sich durch folgende Eigenschaften auszeichnet:

- ++ maximaler Spitzenstrom bis zu 3,5 A
- ++ geringe Verzerrungen und kleiner Klirrfaktor
- ++ thermischer Überlastungsschutz
- ++ elektrischer Überlastungsschutz

Die wichtigsten Daten dieses ICs sind in der Tabelle der Abbildung 136 zusammengefaßt.

Abbildung 136 TECHNISCHE DATEN DES TDA 2003

Bedeutung		min.	typ.	max.	Einheit
Ausgangsruhe spannung		6,3	6,9	7,5	Volt
Ruhestrom		-	45	80	mA
Ausgangsleistung	14,4 V/4	Ohm 5,5	6,0	-	Watt
	14,4 V/2	Ohm 8,0	10	-	Watt
	14,4 V/3,2	Ohm -	7,5	-	Watt
	14,4 V/1,6	Ohm -	12	-	Watt
Eingangswiderstand		100	150	-	kOhm
Eingangsspannung		-	300	-	mVolt
Wärmewiderstand		-	-	1	C/W
Versorgungsspannung		5	18	25	Volt

Die vollständige Schaltung des NF - Verstärkers finden Sie in der Abbildung 137. Der TDA 2003 besitzt einen Gegentakt B-




Abbildung: 137
NF - VERSTÄRKER

Leistungsverstärker und ist in der Lage, bei einer typischen Versorgungsspannung von 14,4 Volt eine Ausgangsleistung von 6 Watt an einen 4 Ohm Lautsprecher zu liefern. Die entsprechenden Leistungsdiagramme finden Sie in der Abbildung 138 (Literaturhinweis SIEMENS Datenblätter).

Da die Schaltung der Abbildung 137 mit sehr wenigen externen Bauelementen auskommt, wurde auf ein spezielles Platinenlayout verzichtet. Für den Aufbau empfiehlt sich eine einfache Veroboardplatte.

Der Widerstand R2, der im Gegenkopplungszweig liegt, bestimmt die notwendige Verstärkung. Bei Werten zwischen 3,3 Ohm und 1 Ohm ergeben sich hierbei Verstärkungen zwischen 40 und 50 db. Beachten Sie aber, daß mit steigender Verstärkung der Klirrfaktor sich ebenfalls vergrößert.

KLANGREGELTEIL:


Zusammen mit dem TDA 2003 als Verstärker läßt sich ein einfaches, aber sehr wirkungsvolles Klangregelteil aufbauen. Durch diesen Zusatz lassen sich dann Lautstärke, Höhen und Tiefen durch Gleichspannung regeln. Zusätzlich bietet diese Schaltung noch den Vorteil, daß die Lautstärke zwischen linear und physiologisch (gehörgerecht) gewählt werden kann.

Zum Einsatz kommt hier auch nur ein einziger IC, der TDA 4290 von SIEMENS, dessen technische Daten Sie in der Tabelle der Abbildung 139 wiederfinden.

Dieser IC bietet durch sein Konzept wesentliche Vorteile:

- Steuerung der Höhen, Tiefen sowie der Lautstärke durch Gleichspannung, daher keine Brummeigung.
- großer Versorgungsspannungsbereich von 10-18 V.
- Erfüllung der DIN 45500 Norm
- abschaltbare gehörgerechte Lautstärke

Po[W]



1,6 Ω


2 Ω

3,2 Ω

4 Ω

Ausgangsleistung
in Abhängigkeit
der Betriebs-
spannung

Po[W]



16 Volt

14,4

12

8

Ausgangsleistung
in Abhängigkeit
der Lautsprecher-
impedanz

Abbildung: 138

TDA 2003

Da auch in dieser Schaltung kaum externe Bauelemente erforderlich sind, bietet sich als Aufbau auch eine Veroboard-platte an.

Abbildung 139 Technische Daten des TDA 4290

Kenndaten	min.	typ.	max.	Einheit
Stromaufnahme	-	35	50	mA
Betriebsspannung	10	-	18	V
Referenzspannung	4,5	4,85	5,2	V
**** Verstärkung ****				
(1kHz, Eingang 300 mV eff.)				
S1 lin Ub am Pin 5 = 0 Volt	-	-80	-	db
S1 lin Ub am Pin 5 = 1 Volt	-	-60	-	db
S1 phy Ub am Pin 5 = 1 Volt	-	unverändert		
**** Verstärkg.Änderg.				
max. Höhen/Tiefenanhebung		+2		db
max. Höhen/Tiefenabsenkung		-2		db
Frequenzbereich (-1db)	20	-	20000	Hz
Klirrfaktor	-	0,2	0,7	%
Fremdspannung bei				
0 db, Lautstärke -20db	-	30	50	uV/eff

Die Höhenanhebung bzw- absenkung ist von der Gleichspannung am Anschluß 14 und von der Kapazität des Kondensators C2 bestimmt. Hier läßt sich im weiten Rahmen experimentieren, da die anliegende Kapazität den Einsatzpunkt der Anhebung bzw. Absenkung definiert.

Für den Bass ist die am Anschluß 8 anliegende Spannung sowie die Kapazität des Kondensators an den Pins 11 und 10, d.h. C5, maßgeblich.

Die Einstellung der Lautstärke geschieht durch die anliegende Spannung am Pin 5 . Liegt keine Spannung am Pin 5 an, so ist bei einem offenen Anschluß am Pin 4 die Ausgangsspannung an

beiden Ausgängen um etwa 80 db gesenkt.

Mit dem Schalter S1 kann zwischen einer linearen oder einer physiologischen Lautstärke gewählt werden. Hierbei werden bei geringer Lautstärke der Bass und auch in begrenztem Umfang die Höhen angehoben. Somit wird eine kontinuierliche Anpassung der Wiedergabe an die Ohrempfindlichkeit erreicht. Diese gehörgerechte Lautstärkeregelung wird oftmals auch als " LOUDNESS " bei Stereoanlagen bezeichnet.

Die wichtigsten Diagramme des TDA 4290 sind in der Abbildung 140 zusammengefaßt. (Literaturhinweis SIEMENS Datenblatt)
Ein Schaltungsvorschlag finden Sie in der Abbildung 141.

BAUTEILE:

V E R S T Ä R K E R :


IC	=	TDA 2003	R 1	=	330 Ohm
R 2	=	1 - 3,3 Ohm, siehe Text	R 3	=	1 Ohm / 1 Watt
C 1	=	Elko 10 uF/63 V	C 2	=	Elko 470 uF/10V
C 3	=	Elko 1000 uF/16 V	C 4	=	100 nF
C 5	=	Elko 100 uF/16 V	C 6	=	100 nF
L	=	Lautsprecher 4-8 Ohm/6 Watt			

K L A N G R E G E L T E I L :

IC	=	TDA 4290	R 1	=	10 K
R 2	=	22 k	R 3	=	820
R 4	=	1 k	C 1	=	Elko 10 uF/16V
C 2	=	6,8 nF	C 3	=	Elko 10 uF/16V
C 4	=	330 pF	C 5	=	100 nF
C 6	=	100 nF	C 7	=	Elko 10 uF/16V
C 8	=	Elko 100 uF/25 V	C 9	=	100 nF
C 10	=	3,3 nF			
P 1	=	Potentiometer, linear, 10 k, Höhenregelung			
P 2	=	Potentiometer, linear, 10 k, Tiefenregelung			
P 3	=	Potentiometer, linear, 10 k, Lautstärkeregelung			
S 1	=	Schalter 1 x Aus			


Tiefenregelung

S_1 offen; $U_i = 300 \text{ mV}_{\text{eff}}$; Lautstärke = 0 dB
 $U_i = 300 \text{ mV}$, $f_i = 20 \text{ Hz}$



Höhenregelung

S_1 offen; $U_i = 300 \text{ mV}_{\text{eff}}$; Lautstärke = 0 dB
 $U_i = 300 \text{ mV}$, $f_i = 20 \text{ kHz}$



Lautstärkecharakteristik mit Physiologie
 (Höhen- und Tiefenregler in Linearstellung)
 $U_i = 300 \text{ mV}$, $f_i = 1.6 \text{ kHz}$




ABBILDUNG: 140

TDA
4290




Abbildung: 141
KLANGREGELTEIL

20. EPROM-PROGRAMMIERBOARD

Der normale Anwender eines Rechners wird sicherlich kaum vor der Notwendigkeit stehen, sich selbst mit der Programmierung von EPROMs befassen zu müssen.

Aber, wer beispielsweise einen neuen Zeichensatz für seinen Drucker definieren will, ein modifiziertes Monitorprogramm benutzen möchte oder bestimmte, oft benötigte Hilfsroutinen fest programmieren möchte, der kommt um den Einsatz eines EPROM - Programmierboards nicht herum.

Zwar existieren im Fachhandel spezielle, rechnerunabhängige Programmiergeräte, aber diese liegen oftmals im Preis noch wesentlich über dem des Rechners.

Es liegt nun auf der Hand, durch etwas Peripherie und Software den CPC 464 zu einem universellen EPROM - Programmierboard zu nutzen. Vorteilhaft ist, daß auf eine bereits mehrfach erwähnte Schaltung zurückgegriffen werden kann, sich also der Hardwareaufwand in Grenzen hält.

Das vollständige Programmiergerät besteht aus insgesamt vier Einheiten:

- einer PIO mit dem 8255
- einem Programmierboard
- einem 25 Volt Programmiernetzteil
- menuegesteuerte Software

SCHALTUNGS-AUFBAU

Der Schaltplan des EPROM - Programmierboards ist in der Abbildung 142 wiedergegeben. Mit dem IC1, einem 12 stufigen Binärzähler können alle Adressen bis zu 4 KB (= 4096) des EPROMs angesprochen werden, andernfalls wären über den Rechner insgesamt 11 Adressleitungen notwendig gewesen. Der CMOS - Zähler, der Ihnen wie alle anderen Schaltkreise ausführlich im Anhang vorgestellt wird, erhält sein Zähltakt




ABBILDUNG:142
SCHALTPLAN DES
EPROM-
PROGRAMMIER-
GERÄTES

EPROMER

direkt aus der PIO, über den Port B0.

IC3 besitzt lediglich eine Schutzfunktion, damit bei einer fehlerhaften Konfiguration keine unzulässigen Spannungen das EPROM erreichen. Für diese Aufgabe wurde ein 4068 ausgewählt, ein CMOS NAND - Gatter mit 8 Eingängen.

Um neben den bekannten 2716 EPROMs auch die 4 KB Typen 2732 bzw. 2732 A programmieren und lesen zu können, wurde ein Gatter des IC 4 sowie der Transistor T1 erforderlich. Diese haben nämlich die Aufgabe, den Pin 21 der EPROMs korrekt anzupassen, da beim 2716 auf diesem Anschluß die Programmierspannung und beim 2732 A die Adressleitung A 11 liegt.

Die übrigen Bauteile des Programmierboards dienen nur dazu, die unterschiedlichen Spannungen beim Programmieren bzw. beim Lesen den verschiedenen EPROM - Typen anzupassen.

Hierzu dienen im wesentlichen die beiden Zenerdioden D3 und D4. Sollten die Spannungen nicht korrekt sein, müssen Sie mit verschiedenen Zenerdioden etwas experimentieren.


Die Auswahl der Transistoren ist unkritisch, hier genügen Standard NPN bzw. PNP - Typen. Insgesamt befinden sich auf dem Programmierboard 5 Drahtbrücken, die Sie als erstes einlöten müssen. Achten Sie auf die richtige Polarität der Elkos und der Dioden, so wie es der Bestückungsplan der Abbildung 143 zeigt. Das Platinenlayout finden Sie in der Abbildung 144.

Als EPROM - Fassung sollten Sie die erhöhte Ausgabe von einem Nullkraftsockel (Textool) nicht scheuen, denn insbesondere, wenn Sie öfters EPROMs programmieren wollen, macht sich dieser Aufwand doch bezahlt.

Zur äußersten Not können Sie auch eine gedrehte 24-polige Fassung verwenden. Achten Sie jedoch dann beim Herein- und Herausnehmen des EPROMs darauf, daß die Anschlüsse nicht verbogen oder beschädigt werden. Zum Anschluß des Programmierboards ist ein 31 - poliger gewinkelter Stecker vorgesehen. Zusätzlich sollten Sie unter der Europlatine kleine Gummifüße zur besseren Standfestigkeit anbringen.

Die Verbindung zwischen PIO und Programmierboard geschieht über ein Flachbandkabel nach folgender Tabelle:

Beatlückungsplan
EPROMER






ABBILDUNG: 144
PLATINENLAYOUT ZUM EPROM-PROGRAMMIER-
GERÄT

I	P I O	Programmierboard, Pin	I
I	MASSE	12	I
I	PORT B, BIT 7	frei	I
I	PORT B, BIT 6	frei	I
I	PORT B, BIT 5	frei	I
I	PORT B, BIT 4	frei	I
I	PORT B, BIT 3	frei	I
I	PORT B, BIT 2	frei	I
I	PORT B, BIT 1	10	I
I	PORT B, BIT 0	11	I
I	PORT C, BIT 3	31	I
I	PORT C, BIT 2	29	I
I	PORT C, BIT 1	28	I
I	PORT C, BIT 0	30	I
I	PORT C, BIT 4	20	I
I	PORT C, BIT 5	9	I
I	PORT C, BIT 6	2	I
I	PORT C, BIT 7	23	I
I	PORT A, BIT 0	15	I
I	PORT A, BIT 1	14	I
I	PORT A, BIT 2	13	I
I	PORT A, BIT 3	7	I
I	PORT A, BIT 4	6	I
I	PORT A, BIT 5	5	I
I	PORT A, BIT 6	4	I
I	PORT A, BIT 7	3	I
I	+ 5 VOLT	1	I
I	+ 25 VOLT	18	I

Die Erfahrung hat gezeigt, daß gerade bei der Herstellung dieses Verbindungskabels leicht Fehler gemacht werden können. Prüfen Sie deshalb alle einzelnen Anschlüsse nach !

Die 31 polige Steckerleiste des Programmierboards weist folgenden Anschlußplan auf:

EPROM	Programmierboard
Pin-Nr.	Bedeutung
1	+ 5 Volt
2	PORT C, Bit 6
3	PORT A, Bit 7
4	PORT A, Bit 6
5	PORT A, Bit 5
6	PORT A, Bit 4
7	PORT A, Bit 3
9	PORT C, Bit 5
10	PORT B, Bit 1
11	PORT B, Bit 0
12	Masse
13	PORT A, Bit 2
14	PORT A, Bit 1
15	PORT A, Bit 0
18	+ 25 Volt
20	PORT C, Bit 4
23	PORT C, Bit 7
28	PORT C, Bit 1
29	PORT C, Bit 2
30	PORT C, Bit 0
31	PORT C, Bit 3

BAUTEILE:

IC 1 = 4040 ✓
IC 3 = 4068 ✓
T1-6 = BC 556, o.ä.

IC 2 = EPROM-FASSUNG
IC 4 = 7406
T 7 = BC 548, o.ä.

R 1 = 22 k
R 3 = 22 k
R 5 = 22 k
R 7 = 22 k
R 9 = 22 k
R11 = 22 k
R13 = 4,7 k
R15 = 4,7 k

R 2 = 10 k
R 4 = 10 k
R 6 = 10 k
R 8 = 10 k
R10 = 10 k
R12 = 2,2 k
R14 = 10 k
R16 = 10 k

D1-2 = 1 N 4148
D 4 = ZPD 15

D 3 = ZPD 4,3
D5-6 = 1N4148 u.U.

C1-3 = Elko 10 uF/12 und 35 V
X 1 = Steckerleiste 31-polig, gewinkelt.




ABBILDUNG: 145
MUSTERAUFBAU DES EPROM-PROGRAMMIERGERÄTES

BESCHREIBUNG DER MENUEGESTEUERTEN SOFTWARE

Das EPROM - Programmierboard bietet dem Anwender eine vollständige Menuesteuerung, damit auch der weniger Geübte sofort seine EPROMs programmieren kann. Alle Daten, die entweder einprogrammiert oder ausgelesen werden sollen, müssen zunächst in den RAM - Bereich des Rechners übertragen werden.

Diese Maßnahme mußte deshalb gewählt werden, weil der Binärzähler nicht auf beliebigen Zählstellen aufgesetzt werden kann und nur bei einem Stand von Null einen definierten Zustand hat. Daher werden alle EPROM - Daten in einem Zug gelesen und zur weiteren Verarbeitung in den RAM - Bereich gestellt.

Jede vom Rechner verlangte Eingabe muß selbstverständlich mit der ENTER - Taste quittiert werden.

Auf den folgenden Seiten werden Ihnen die unterschiedlichen Möglichkeiten des EPROM - Programmierboards vorgestellt und an Hand der Bildschirmmasken in den Abbildungen 146 1-3 ausführlich beschrieben.

Auf diesem ersten Bild wählen Sie den entsprechenden EPROM-Typ aus, indem Sie auf der Eingabestelle die entsprechende Ziffer 1, 2 oder 3 eingeben. Nach dem Betätigen der ENTER-Taste wird Ihnen das Bild 2 vorgestellt.

ACHTUNG!


Tun Sie nichts, solange Sie das Programm hierzu nicht auffordert, dies gilt besonders für das Einsetzen des EPROMs

Auf dem Bild 2 erhalten Sie die möglichen Funktionen von 1 - 6 nummeriert dargestellt. Zusätzlich erhalten Sie zur Erinnerung den im ersten Bild ausgewählten Typ dargestellt. Je nach Erfordernis tragen Sie auf der Eingabestelle die Kennziffer der Funktion ein.

E P R O M	PROGRAMMIERER
BALTES	V Ö L K L I N G E N

1 = 2716
2 = 2732
3 = 2732 A

BITTE EPROM - TYP WÄHLEN:



E P R O M	PROGRAMMIERER
BALTES VÖLKLINGEN	

EPR0M - TYP = 2716

1 = AUTOMATIK
2 = LÖSCHTEST
3 = PROGRAMMIEREN
4 = PRÜFEN
5 = ENDE

BITTE FUNKTION WÄHLEN: __

FUNKTION - 1 - PROGRAMMIEREN

Bei der Auswahl der Programmierfunktion müssen Sie N A C H der Aufforderung durch den Rechner das EPROM in den Sockel setzen. Nun drücken Sie eine beliebige Taste und Sie erhalten die Anzeige:

PROGRAMMIERUNG LÄUFT

Der Inhalt des Datenspeichers wird in das eingesetzte EPROM übertragen. Ist der Programmiervorgang beendet, wird angezeigt:

PROGRAMMIERUNG BEENDET

Durch Drücken der Tasten " M " und ENTER wird Ihnen das Bild 2 wieder vorgestellt.

FUNKTION - 2 - AUSLESEN

Der Inhalt des EPROMs wird in den Datenspeicher übertragen.

FUNKTION - 3 - ERFASSEN

Mit dieser Funktion können neue Programme zum Einprogrammieren in das EPROM erstellt werden. Alle Eingaben erfolgen in hexadezimaler Schreibweise. Als erstes wird die Anfangsadresse eingegeben. Je nach EPROM - Typ sind folgende Adressbereiche zulässig:

2716	von 000 bis 7FF
2732	von 000 bis FFF
2732 A	von 000 bis FFF

Zusätzlich ist noch die Eingabe " M " zur Rückkehr auf das Bild " 2 " erlaubt. Der Rechner ist für alle Eingaben in den GROßSCHREIBMODUS zu versetzen.

Sämtliche Eingaben sind mit ENTER zu quittieren.

Die Anfangsadresse kann maximal 4-stellig sein, die Programm-
eingaben können maximal 2-stellig sein.

Durch die Eingabe von " S " können Sie eine neue Start-
adresse vergeben.

FUNKTION - 4 - ÄNDERN

Diese Funktion erlaubt es Ihnen, bestimmte Speicherstellen zu
ändern. Hierbei sind folgende Eingaben zulässig:

M	=	Rücksprung auf das Bild 2
S	=	Eingabe einer neuen Startadresse
Z	=	eine Stelle rückwärts
ENTER	=	eine Stelle vorwärts

Der Inhalt der zuletzt angezeigten Adresse kann durch einen
neuen Hexwert überschrieben werden.

FUNKTION - 5 - INHALT

Nach Eingabe der Anfangsadresse wird Ihnen der Inhalt des
Datenspeichers vorgestellt.

Ist die Bildschirmseite ausgefüllt, kann durch die Eingabe
von " W " umgeblättert werden.

Durch die Eingabe von " S " können Sie eine neue Start-
adresse eingeben.

Geben Sie " M " ein, so erfolgt ein Sprung auf das Bild 2.

FUNKTION - 6 - ENDE

Wird diese Funktion ausgewählt, erfolgt ein Rücksprung auf das erste Bild.

Das Bild 3 erhalten Sie dann, wenn Sie die Funktion :
" PROGRAMMIEREN " auf dem zweiten Bild ausgewählt haben.
Für das Programmieren von EPROMs stehen Ihnen wiederum mehrere Möglichkeiten zur Verfügung, die Sie durch die Angabe der entsprechenden Ziffer auswählen können.

FUNKTION - 1 - AUTOMATIK

Das Programm fordert Sie als erstes zum Einsetzen des EPROMs auf. Wenn dies geschehen ist, drücken Sie eine beliebige Taste und der Programmiervorgang läuft automatisch ab.

Die Automatik - Funktion beinhaltet im einzelnen folgende Routinen:

*** LÖSCHTEST DES EPROMs

Sollte ein EPROM nicht gelöscht sein, so erscheint auf dem Bildschirm die Meldung:

" EPROM NICHT GELÖSCHT "

Durch Betätigen der Taste " M. " kann der Programmiervorgang nun abgebrochen werden, durch Drücken der Taste " W " wird der Test wiederholt. Zuvor sollten Sie aber den nichtgelöschten EPROM gegen einen anderen austauschen.

*** PROGRAMMIERUNG DES EINGESETZTEN EPROMs

Im Programmiermodus ist die Rechnertastatur verriegelt. Der Inhalt des Datenspeichers wird in den eingesetzten EPROM übertragen.

*** PRÜFEN DES EINGESETZTEN EPROMS

Dieser Programmteil führt einen Inhaltstest aus, d.h. es erfolgt ein Vergleich der Daten im RAM-Bereich mit denen des programmierten EPROMs.

Ist der Programmiervorgang beendet und ordnungsgemäß abgeschlossen, so erfolgt die Meldung:

EPROM KORREKT PROGRAMMIERT

Durch Drücken der Taste " M " wird Ihnen das Bild 2 vorgestellt, das Betätigen der Taste " W " leitet einen neuen Programmiervorgang ein.

Sollte sich während des Programmiervorgangs ein Fehler eingeschlichen haben, so wird dieses bei der Überprüfung mit dem RAM -Bereich festgestellt werden, und es erscheint die Meldung:

PROGRAMMIERUNG FEHLERHAFT

In diesem Fall entnehmen Sie den fehlerhaften EPROM und betätigen Sie je nach Erfordernis die Tasten " M " oder " W ". Vergessen Sie nicht die Eingaben mit ENTER zu quittieren.

FUNKTION - 2 - LOESCHTEST

Bei der Auswahl des Löschtestes kann der EPROM auf seine Programmierbarkeit hin überprüft werden. Sie erhalten wiederum eine entsprechende Meldung auf den Bildschirm.

FUNKTION - 3 - PROGRAMMIEREN

Bei der Auswahl der Programmierfunktion dürfen Sie erst nach der Aufforderung des Rechners das EPROM in den Sockel einsetzen. Nun drücken Sie zum Start eine beliebige Taste und der Inhalt des Datenspeichers wird in das EPROM übertragen. Ist der Programmiervorgang beendet, wird dies mitgeteilt:

PROGRAMMIERUNG BEENDET

Durch Drücken der Taste " M " wird Ihnen wieder das Bild 2 vorgestellt, durch " W " kann ein neuer Programmiervorgang eingeleitet werden. Beachten Sie bitte, daß in dieser Funktion kein Inhaltstest durchgeführt wird.

FUNKTION - 4 - PRÜFEN

Der Inhalt des EPROMs wird mit dem des Datenspeichers verglichen und ein entsprechender Fehler wird angezeigt. Bei dieser Funktion gelten die gleichen Bedingungen der " M " und " W " Tasten.

FUNKTION - 5 - ENDE

Es erfolgt ein Rücksprung auf das Bild 2.

SOFTWARE ZUM EPROM - PROGRAMMIERBOARD

Die zum Programmierboard erforderliche Software ist in der Abbildung 147 1 - 7 dargestellt.

Während des gesamten Ladevorgangs wird eine entsprechende Mitteilung über den Rechner ausgegeben.

```

1 MEMORY &5FB4
2 INK 0,1:INK 1,18:INK 2,26:INK 3,6
5 GOSUB 9800
10 LOCATE 15,10:PRINT "1 = 2716"
30 LOCATE 15,12:PRINT "2 = 2732"
50 LOCATE 15,14:PRINT "3 = 2732 a"
60 LOCATE 8,16:PEN 3:PRINT "Bitte EPROM-Type waehlen ?":PEN
2
70 x$=INKEY$:IF x$<"1" OR x$ >"3" THEN GOTO 70 ELSE a=VAL(x$
)
80 IF a=1 THEN LET a1=2047: LET t$="2716
90 IF a=2 THEN LET a1=4095: LET t$="2732
100 IF a=3 THEN LET a1=4095: LET t$="2732 a"
105 POKE 15100,a1-256*INT (a1/256): POKE 15101,INT (a1/256)
110 '
120 GOSUB 9890
130 LOCATE 12,11:PRINT "1 = Programmieren"
150 LOCATE 12,12:PRINT "2 = Auslesen"
170 LOCATE 12,13:PRINT "3 = Erfassen"
190 LOCATE 12,14:PRINT "4 = Aendern"
210 LOCATE 12,15:PRINT "5 = Inhalt"
230 LOCATE 12,16:PRINT"6 = Ende"
260 LOCATE 10,18:PEN 3:PRINT "Bitte Funktion waehlen ?":PEN
2
265 x$=INKEY$:IF x$<"1" OR x$>"6" THEN GOTO 265 ELSE b=VAL(x
$)
280 IF b=6 THEN RUN
290 UN b GOSUB 1000,2000,3000,4000,5000
300 GOTO 110
1000 '
1010 GOSUB 9890
1020 LOCATE 12,12:PRINT "1 = Automatik"
1030 PRINT
1040 PRINT SPC(11)"2 = Loeschtest"
1050 PRINT
1060 PRINT SPC(11)"3 = Programmieren "
1070 PRINT
1080 PRINT SPC(11)"4 = Pruefen"
1090 PRINT
1100 PRINT SPC(11)"5 = Ende"
1110 PRINT:PEN 3:PRINT SPC(8)"Bitte Funktion waehlen ?":PEN
2
1120 x$=INKEY$:IF x$<"1" OR x$>"5" THEN GOTO 1120 ELSE b=VAL
(x$)

```

```

1130 LET f=0
1140 LET l=0
1150 IF b=5 THEN RETURN
1160 IF b=1 THEN f=1
1170 ON b GOSUB 1820,1210,1380,1570
1200 GOTO 1000
1210 LOCATE 1,10:PRINT CHR$(20)
1220 LOCATE 10,14:PEN 3:PRINT CHR$(24)"loeschtest"CHR$(24):PEN
EN 2:IF f=1 THEN PEN 3:LOCATE 22,14:PRINT " (automatik)":PEN
2
1230 OUT &FBF3,144:OUT &FBF1,2:OUT &FBF1,0
1240 GOSUB 1790
1250 GOSUB 1750
1260 PEN 3:PRINT CHR$(24)"loeschtest laeuft !"CHR$(24):PEN 2
1270 GOSUB 10400
1280 IF j=0 AND f=1 THEN RETURN
1290 IF j=0 THEN GOSUB 9890:GOTO 1315
1310 PRINT:PRINT:PRINT SPC(5) CHR$(24)"eprom nicht geloesch
t adr.:" CHR$(24);:PRINT " ";:LET b=j:GOSUB 3800:GOTO 1320
1315 PRINT:PRINT SPC(5) CHR$(24)"eprom geloescht " CHR$(24
)
1320 PRINT:PRINT:PRINT "      m=menue w=weiter"
1325 x#=INKEY$
1330 IF x#="m" AND f=1 THEN LET l=1: RETURN
1340 IF x#="m" AND f=0 THEN RETURN
1350 IF x#="w" AND f=1 THEN LET l=0: RETURN
1360 IF x#="w" AND f=0 THEN GOTO 1210
1370 GOTO 1325
1380 GOSUB 1790
1390 LOCATE 1,10:PRINT CHR$(20):PRINT:PEN 3:PRINT SPC(10) CH
R$(24)"programmierung"CHR$(24):PEN 2
1400 IF f=0 THEN GOSUB 1750
1410 PRINT:PRINT:PRINT SPC(7)"programmierung laeuft";: IF f=
1 THEN PRINT " (automatik)"
1420 IF a=1 THEN OUT &FBF2,65: ein=71:aus=7
1430 IF a>1 THEN OUT &FBF2,80
1440 IF a=2 THEN ein=30: aus=94
1450 IF a=3 THEN ein=28: aus=92
1460 OUT &FBF3,128: OUT &FBF1,0
1470 IF a=1 THEN OUT &FBF2,7
1480 IF a=2 THEN OUT &FBF2,94
1490 IF a=3 THEN OUT &FBF2,92
1500 GOSUB 10700
1510 OUT &FBF3,144: OUT &FBF1,2: OUT &FBF1,0

```

```
1520 IF f=1 THEN RETURN
1530 PRINT:PRINT:PRINT SPC(10)"m=menu w=weiter"
1540 IF INKEY$="m" THEN RETURN
1550 IF INKEY$="w" THEN GOTO 1380
1560 GOTO 1540
1570 '
1580 LOCATE 1,10:PRINT CHR$(20):PRINT:PRINT:PRINT:PRINT SPC(
10) CHR$(24)"Inhaltstest"CHR$(24):PEN 2: IF f=0 THEN GOSUB 1
750
1585 PRINT:PRINT:PRINT SPC(7) CHR$(24)"Inhaltstest laeuft !"
CHR$(24):PEN 2
1590 OUT &FBF3,144: OUT &FBF1,2: OUT &FBF1,0
1595 GOSUB 1790
1600 GOSUB 10500
1610 IF j<>0 THEN GOTO 1660
1630 '
1640 PRINT:PRINT:PRINT SPC(7) CHR$(24)"eprom korrekt program
miert !" CHR$(24):PEN 2
1645 IF f=1 THEN RETURN
1650 GOTO 1700
1660 GOSUB 9800: GOSUB 1790
1670 PRINT:PRINT:PRINT:PRINT "programmierung fehlerhaf
t "
1690 PRINT "adresse : "; LET b=j: GOSUB 3800
1700 PRINT:PRINT:PRINT SPC(10)"m=menu w=weiter"
1710 IF INKEY$="m" THEN RETURN
1720 IF INKEY$="w" AND f=0 THEN GOTO 1570
1730 IF INKEY$="w" AND j<>0 THEN LET 1-1: RETURN
1740 GOTO 1710
1750 PRINT:PRINT:PRINT "      Bitte EPROM einsetzen!"
1760 IF INKEY$="" THEN GOTO 1760
1770 '
1780 RETURN
1790 IF a=1 THEN OUT &FBF2,129
1800 IF a>1 THEN OUT &FBF2,144
1810 RETURN
1820 LET f=1
1830 GOSUB 1210
1840 IF j=1 THEN RETURN
1850 GOSUB 1380
1860 GOSUB 1570
1870 IF j=1 THEN RETURN
1880 PRINT "m=menu w=weiter"
1890 IF INKEY$="m" THEN RETURN
```

```

1900 IF INKEY$="w" THEN GOTO 1820
1910 GOTO 1890
2000 '
2010 LOCATE 1,10:PRINT CHR$(20):PRINT:PEN 3:PRINT SPC(10) CH
R$(24)"eprom auslesen"CHR$(24):PEN 2
2020 GOSUB 1750
2025 PRINT:PRINT:PEN 3:PRINT SPC(7) CHR$(24)"eprom auslesen
1aeuft"CHR$(24):PEN 2
2030 OUT &FBF3,144: OUT &FBF1,2: OUT &FBF1,0
2040 GOSUB 1790
2050 GOSUB 10300
2060 IF a=1 THEN OUT &FBF2,65
2070 IF a>1 THEN OUT &FBF2,80
2080 RETURN
3000 CLS
3010 az$="A":GOSUB 4000:az$="":RETURN
3800 LET h=4096
3805 LET w=INT (b/h)+48
3810 IF w>57 THEN LET w=w+7: PRINT CHR$(w);:GOTO 3820
3815 PRINT CHR$(w);
3820 LET b=b-INT (b/h)*h
3830 LET h=h/16
3840 IF h>=1 THEN GOTO 3805
3850 PRINT " ";
3860 RETURN
3900 '
3910 FOR x=1 TO LEN (a$)
3920 LET y=code a$(x)-48
3930 IF y>9 THEN LET y=code a$(x)-87
3940 LET an=an*16+y
3950 NEXT x
3960 RETURN
4000 CLS
4010 IF az$="A" THEN PRINT SPC(10)"*****erfassen*****":PRINT E
LSE PRINT SPC(10)"*****aendern*****":PRINT
4020 INPUT "anfangsadresse ";a$
4030 IF LEN (a$)>4 THEN GOTO 4020
4040 LET an=0
4050 an$="&"+a$:an=VAL (an$)
4055 LET ad=an
4060 PRINT
4062 PRINT "z=zurueck m=menu":PRINT
4063 b=ad:GOSUB 3800:PRINT " -> ";
4065 FOR n=1 TO 8

```

```
4070 LET h=16
4080 LET b=PEEK (ad+25000)
4090 GOSUB 3805
4100 INPUT "hexwert -> ";a$
4110 IF LEN (a$)>2 THEN GOTO 4100
4112 IF a$="z" OR a$="Z" THEN LET ad=ad-1: PRINT : GOTO 4190
4113 IF a$="m" OR a$="M" THEN GOSUB 9800:RETURN
4120 IF a$="" THEN PRINT : GOTO 4180
4140 LET an=0
4150 an$="&" + a$:an=VAL (an$):PRINT
4160 LET by=an
4170 POKE 25000+ad,by
4180 LET ad=ad+1
4190 LET b=ad
4200 GOSUB 3800
4205 PRINT " -> ";
4210 NEXT n
4230 CLS
4235 IF az$="A" THEN PRINT SPC(10)"****erfassen****":PRINT E
LSE PRINT SPC(10)"****aendern****":PRINT
4240 LET b=ad
4270 GOTO 4062
5000 CLS
5010 PRINT "          ****inhalt****":PRINT
5020 INPUT "          anfangsadresse ";a$
5030 IF LEN (a$)>4 THEN GOTO 5020
5040 LET an=0
5050 an$="&" + a$:an=VAL (an$)
5060 LET ad=an
5080 PRINT "m=menue s=stop"
5085 PRINT
5086 b=ad
5090 FOR z=1 TO 17
5095 GOSUB 3800
5100 FOR p=1 TO 8
5101 in$=INKEY$
5102 IF in$="m" OR in$="M" THEN GOSUB 9800:RETURN
5104 IF in$="s" OR in$="S" THEN GOTO 5000
5110 LET h=16
5120 LET b=PEEK (25000+ad)
5130 GOSUB 3805
5140 LET ad=ad+1
5150 NEXT p
5155 PRINT
```

```

5160 LET b=ad
5190 NEXT z
5200 PRINT"m=menue w=weiter"
5210 IF INKEY$="m" OR INKEY$="M" THEN GOSUB 9800:RETURN
5220 IF INKEY$="w" OR INKEY$="W" THEN GOTO 5240
5230 GOTO 5210
5240 CLS
5250 PRINT"****inhalt****"
5260 PRINT
5270 LET b=ad
5280 IF b>4100 THEN RETURN
5290 GOTO 5080
9800 CLS
9810 PEN 1:PRINT SPC(7)"*****"
9820 PRINT SPC(7)"*"SPC(24)"*"
9830 PRINT SPC(7)"* EPROM Programmierer  *"
9840 PRINT SPC(7)"*"SPC(24)"*"
9850 PRINT SPC(7)"* ";CHR$(164);" R. & A. Baltes  *"
9860 PRINT SPC(7)"*"SPC(24)"*"
9870 PEN 1:PRINT SPC(7)"*****":PEN 2
9880 RETURN
9890 LOCATE 12,9:PRINT CHR$(20)"EPROM-Typc- ";t$; CHR$(13)CH
R$(22)CHR$(1);:PEN 3:PRINT" _____"CHR$(
22)CHR$(0);PEN 2
9900 RETURN
10000 FOR x=32 TO 255
10100 PRINT CHR$(x);" ";
10200 NEXT
10300 'auslesen
10310 ra=25000
10320 FOR ep=0 TO a1
10330 by=INP(&FBF0)
10340 POKE ra,by
10350 ra=ra+1
10360 OUT &FBF1,1:OUT &FBF1,0
10370 NEXT
10380 RETURN
10400 'loeschtest
10410 FOR ep=0 TO a1
10420 by=INP(&FBF0)
10430 IF by<>255 GOTO 10470
10440 OUT &FBF1,1:OUT &FBF1,0:NEXT
10450 j=0
10460 RETURN

```

```
10470 j=ep
10475 IF j=0 THEN j=1
10480 RETURN
10500 'inhaltstest
10510 ra=25000
10520 FOR ep=0 TO a1
10530 by=INP(&FBF0)
10540 IF by<>PEEK(ra) GOTO 10600
10550 ra=ra+1
10560 OUT &FBF1,1:OUT &FBF1,0
10570 NEXT
10580 j=0
10590 RETURN
10600 j=ep
10605 IF j=0 THEN j=1
10610 RETURN
10700 'programmieren
10710 ra=25000
10720 FOR ep=0 TO a1
10730 by=PEEK(ra)
10740 OUT &FBF0,by
10750 OUT &FDI2,ein
10760 'schleife fuer 50 ms
10770 FOR zz=0 TO 50:NEXT
10780 OUT &FBF2,aus
10790 OUT &FBF1,1
10800 OUT &FBF1,0
10810 ra=ra+1
10820 NEXT
10830 RETURN
```

21. EPROM-PROGRAMMIERNETZTEIL

Das Programmieren von EPROMs ist mit dem vorgestellten Programmierboard wirklich eine einfache Sache. Allerdings haben Sie bereits erfahren, daß hierzu eine positive, stabile Programmierspannung (V_{pp}) von 25 Volt erforderlich ist.

In der folgenden Schaltung wird Ihnen ein kleines Netzteil vorgestellt, das den Anforderungen bezüglich der Stabilität und Schnelligkeit vollkommen entspricht. Was die Stabilität anbelangt, so darf die Programmierspannung weder geringfügig über- noch unterschritten werden. Weiterhin ist es nach den Herstellerangaben erforderlich, daß die Schnelligkeit beim Anlegen zwischen 0,5 und 2,5 sec. betragen muß.

Ein besonderer Vorteil dieses Netzteils liegt darin, daß man die Ausgangsspannung wechselweise auf 5 Volt oder 25 Volt einstellen kann, je nachdem, ob programmiert oder gelesen werden soll.

Legt man nämlich den Eingang an einen L - Pegel (Masse), so führt der Ausgang 5 Volt, bei einem H - Pegel (+ 5 V), führt der Ausgang 25 Volt.

Das Schaltbild in der Abbildung 148 ist mit dem bekannten Spannungsregler LM 723 aufgebaut. Als Spannungsversorgung dient ein kleiner 30 V / 40 mA Printtrafo. Die Referenzspannung für den 723 wird durch den Trimpotentiometer P1 am Pin 6 auf 5 Volt eingestellt. Solange der Transistor T1 gesperrt bleibt, d.h. die Basis an einem L - Pegel liegt, beträgt die Ausgangsspannung auch nur 5 Volt. Erst wenn der Eingang an einem H - Pegel liegt, wird der Transistor T1 durchgeschaltet und durch den Spannungsteiler R5, P2 und R3 am invertierten Eingang wird erreicht, daß eine höhere Spannung am Ausgang anliegt. Die erforderliche Schnelligkeit wird dadurch erzielt, daß der für die Kompensation verantwortliche Anschluß 13 nicht beschaltet ist.





ABBILDUNG : 148

EPROM PROGRAMMIERNETZTEIL

Das Platinenlayout und der Bestückungsplan sind in den Abbildungen 149 bzw. 150 wiedergegeben. Der IC ist in unterschiedlichen Bauformen erhältlich, das Platinenlayout ist für die 14 polige DIL Ausführung ausgelegt.

Der Abgleich des Programmiernetzteils ist einfach durchzuführen:

1. Schließen Sie einen Voltmeter zwischen Ausgang und Masse an. Der Eingang bleibt unbeschaltet, d.h. offen. Nun stellen Sie über den Trimpotentiometer P1 eine Spannung von 5 Volt ein.
2. Legen Sie an den Eingang ein Spannung von + 5 Volt und stellen über den Trimpotentiometer P2 den Ausgang so ein, daß Ihr Voltmeter + 25 Volt anzeigt. Beachten Sie, daß Sie für diese Einstellung eine eigene 5 Volt Spannungsquelle benötigen.

Hiermit ist der Abgleich beendet. Selbstverständlich können Sie für das EPROM - Programmierboard auch jedes andere Netzteil verwenden, das die erforderliche Ausgangsspannung liefert.

Die Abbildung 151 zeigt Ihnen den Musteraufbau dieses Netzteils.




ABBILDUNG: 149
 PLATINENLAYOUT ZUM EPROM-
 PROGRAMMIERNETZTEIL

Bauteile zum EPROM Programmiernetzteil

- IC = μ A 723 (14-poliges DIL-Gehäuse)
- GL = Gleichrichter B40 C800 runde Bauform
- TR = Printtransformator 220V / 30 V ca. 40 mA
- C1 = 100 nF
- C2 = Elko ca. 50 μ F / 50 V, stehende Bauform
- T = Transistor BC 547 oder ähnliches
- P1 = Trimpotentiometer 1 k, liegende Bauform
- P2 = Trimpotentiometer 1 k, liegende Bauform
- R1 = 2,5 k
- R2 = 18
- R3 = 4,7 k
- R4 = 4,7 k
- R5 = 1 k
- R6 = 470
- R7 = 1 k

Abbildung: 150 Platinenlayout zum EPROM Programmiernetzteil





ABBILDUNG: 151
EPROM - PROGRAMMIERNETZTEIL



22. PROGRAMMIERBARER TIMER 8253

Die größten Probleme in einem komplexen Rechnersystem stellen die zeitlichen Anpassungsbedingungen verschiedener Programmabläufe dar. Daher wurden schon parallel zur CPU solche hochintegrierten Zeitgeberbausteine entwickelt, die Softwaregesteuert bestimmte Zeitgeber- und auch Zählfunktionen selbständig übernehmen können.

Für Z80-Systeme sind die bekanntesten der 8253 und der Z80 CTC. In diesem Kapitel werden wir uns ausschließlich mit dem 8253 befassen, während das Kapitel 23 die Möglichkeiten des Einsatzes des Z80-CTC aufzeigen soll.

Der Aufbau dieser Bausteine ist im wesentlichen bei allen gleich.


Den internen Aufbau des 8253 sehen Sie in der Abbildung 152, die dazugehörige Pinbelegung in der Abbildung 153.

Aus dem Blockschaltbild läßt sich ersehen, daß der 8253 drei unabhängige 16 Bit Abwärtszähler mit eigenem Takt (CLOCK), Gate - Eingängen und Ausgängen besitzt.

Der Datenbus arbeitet bidirektional und über einen internen 8 Bit Zwischenspeicher. Gleichzeitig wird eine Pegelanpassung von CMOS auf TTL durchgeführt. Einerseits werden über den Datenbus die programmierten Steuerinformationen an den Timerbaustein gegeben und andererseits Konstanten, mit denen die Zähler geladen werden.

Je nach dem logischen Zustand dieser Signalleitungen können die verschiedenen Funktionen der Zählerbausteine angesprochen werden.

ABBILDUNG: 152






Abbildung: 153

8253

Nr.	A1	AO	WR	RD	CS	B E D E U T U N G
A.	L	L	L	H	L	ZÄHLER-0 wird mit der Konstanten auf dem Datenbus geladen.
B.	L	H	L	H	L	ZÄHLER-1 wird mit der Konstanten auf dem Datenbus geladen.
C.	H	L	L	H	L	Zähler-2 wird mit der Konstanten auf dem Datenbus geladen.
D.	H	H	L	H	L	Steuerwort zur Wahl der Betriebsart.
E.	L	L	H	L	L	Abfrage des Zählerstandes ZÄHLER-0
F.	L	H	H	L	L	Abfrage des Zählerstandes ZÄHLER-1
G.	H	L	H	L	L	Abfrage des Zählerstandes ZÄHLER-0
H.	H	H	H	L	L	Schaltkreis inaktiv, Datenbus hoher Eingangswiderstand.
I.	X	X	X	X	H	Schaltkreis inaktiv, alle Tri-state-Ausgänge hochohmig
J.	X	X	H	H	L	undefinierter Zustand, der Schaltkreis wird abgeschaltet.

Die Identifikation für ein Steuerwort ist, daß die Adressen A1 und A0 aktiv (H-Pegel) sind.

(siehe vorhergehende Tabelle Nr. D.)

Mit Hilfe des Steuerwortes wird die Programmierung des Zählers eingeleitet. Es bestimmt dadurch:

---- welcher Zähler soll angesprochen werden ?

---- welche Betriebsart soll erfolgen ?

---- wie soll gezählt werden, binär oder dezimal ?

---- welche Anzahl von Datenbytes sollen folgen ?

All diese Informationen beinhaltet das Steuerwort. Es ist nicht unbedingt erforderlich, die entsprechenden Daten direkt hinter dem Steuerwort für den ausgewählten Zähler folgen zu lassen. Einfacher ist es, zunächst alle Steuerwörter für die 3 Zähler zu senden und danach die entsprechenden Daten. Befassen wir uns zunächst mit dem umfangreichen Aufbau des Steuerwortes, dessen allgemeinen Aufbau Sie in der Abbildung 154 sehen.

8253

ÄBBILDUNG: 154

ZÄHLERAUSWAHL		LESEN / LADEN		BETRIEBSART			ZÄHLART
D7	D6	D5	D4	D3	D2	D1	D0

<u>ZÄHLART</u>	
1	= DEZIMAL, MAX 10^4
0	= BINÄR, MAX 2^{16}

<u>BETRIEBSART (MODE)</u>	
D3 D2 D1	BEDEUTUNG: -----
L L L	MODE 0: INTERRUPT BEIM LETZTEN TAKT
L L H	MODE 1: PROGRAMMIERBARER ZEITGEBER
L H L	MODE 2: TAKTGENERATOR
L H H	MODE 3: RECHTECKGENERATOR
H L L	MODE 4: GETRIGGERTER IMPULS-SOFTWARE
H L H	MODE 5: GETRIGGERTER IMPULS-HARDWARE

<u>LESE / LADEMODUS</u>	
D5 D4	BEDEUTUNG: -----
L L	DER AUGENBLICKLICHE ZÄHLERSTAND WIRD ABGESPEICHERT UND KANN VON DER CPU GELESEN WERDEN
L H	LESEN UND SCHREIBEN DES NIEDERWERTIGSTEN BYTES
H L	LESEN UND SCHREIBEN DES HÖHERWERTIGEN BYTES
H H	LESEN UND SCHREIBEN BEIDER BYTES, DAS NIEDERWERTIGE ZUERST

<u>ZÄHLERAUSWAHL</u>	
D7 D6	BEDEUTUNG: -----
L L	ZÄHLER-0
L H	ZÄHLER-1
H L	ZÄHLER-2
H H	UNGÜLTIG

BETRIEBSARTEN DES 8253

=====

Der Timerbaustein verfügt über insgesamt sechs verschiedene Betriebsarten (MODE), die durch den logischen Zustand der Datenbits D3, D2 und D1 bestimmt werden können und unabhängig voneinander für jeden einzelnen Zähler angewendet werden können.

Die Zeitdiagramme der Betriebsarten finden Sie in den Abbildungen 155 und 156.

(Literaturhinweis hierzu: INTEL, 8253, USERs MNAUAL)

BETRIEBSART - 0 - (Interrupt beim letzten Takt)
(Interrupt on terminal count)

Der Zähler wird auf einen bestimmten Anfangswert geladen und zählt dann abwärts in einer entsprechenden Taktrate. Sobald der Zähler den Wert Null erreicht hat, wird der Ausgang (OUT) auf einen H-Pegel gelegt. Dieser Pegel bleibt solange erhalten, bis das Zeitkonstantenregister neu geladen wird. Wird ein L-Pegel an das GATE gelegt, so wird der Zählvorgang unterbrochen; er muß aber jedesmal neu gestartet werden.

BETRIEBSART - 0 -


TAKT
 $\overline{WR} (N)$

OUTPUT INTERRUPT

$\overline{WR} (M)$

GATE

OUTPUT INTERRUPT



BETRIEBSART - 1 -

TAKT


$\overline{WR} (N)$

TRIGGER

OUTPUT

TRIGGER

OUTPUT



BETRIEBSART - 2 -

TAKT

$\overline{WR} (N)$

OUTPUT

OUTPUT (N=3)

RESET






ABBILDUNG: 155

ZEITDIAGRAMME DES PROGRAMMIERBAREN TIMERS 8253 (MODE 0,1,2)

BETRIEBSART - 3 -



BETRIEBSART - 4 -



BETRIEBSART - 5 -




ABBILDUNG: 156

ZEITDIAGRAMME DES PROGRAMMIERBAREN TIMERS 8253 (MODE 3,4,5)

BETRIEBSART - 1 - (Programmierbarer Zeitgeber)
(Programmable One Shot)

Im Ruhezustand des Mode 1 ist der Ausgang auf einem H-Pegel. Die aufsteigende Flanke des Gates startet den Zählvorgang und legt den Ausgang an einen L-Pegel. Sobald der Zähler bei Null angekommen ist, geht der Ausgang wieder auf einen H-Pegel und der Zähler stoppt. Trifft ein Triggersignal während des Zählvorganges ein, so startet der Zählablauf von neuem.

BETRIEBSART - 2 - (Frequenz (TAKT) Generator)
(Rate Generator)

Diese Betriebsart dient zum Synchronisieren zwischen der schnellen CPU und den langsameren Ein- Ausgabegeräten. Die am CLOCK-Eingang anliegende Frequenz wird durch den Anfangswert des Zählerinhaltes geteilt. Sobald der Zähler bei der Teilung den Wert Null erreicht hat, geht der Ausgang für die Zeit einer Takteinheit auf einen L-Pegel. Der Zählvorgang ist unterbrechbar, wenn eine negative Flanke am GATE-Eingang anliegt und legt dann den Ausgang auf einen H-Pegel. Der Zählvorgang ist dann neu zu starten, wenn die steigende Flanke am Gate anliegt. Bei jedem nulldurchgang wird der Zähler automatisch neu gesetzt und gestartet.

BETRIEBSART - 3 - (Programmierbarer Rechteckgenerator)
(Programmable Square Wave Generator)

Diese Betriebsart entspricht weitgehend dem Mode 2, nur mit dem Unterschied, daß das Ausgangssignal symmetrisch, d.h. es

verbleibt für die Hälfte der Zeit auf einem H-Pegel und für die andere Hälfte auf einem L-Pegel. Voraussetzung hierfür ist allerdings, daß die geladene Konstante durch zwei teilbar ist.

Ist dagegen das Zeitkonstantenregister mit einer ungeraden Zahl geladen, so entsteht auch ein unsymmetrisches Signal Für $(n + 1) : 2$ Zählschritte bleibt das Signal auf einem H-Pegel und für $(n - 1) : 2$ Schritte auf einem L-Pegel. Bei einem Nulldurchgang wird der Zähler automatisch neu gesetzt und gestartet.

BETRIEBSART - 4 - (Software - gesteuerter Impuls)
(Software triggered strobe)

Sobald der Anfangswert geladen ist, startet der Zähler. Durch ein Signal am Gate-Eingang kann der Vorgang unterbrochen werden. Am Ausgang erscheint für die Dauer einer Taktperiode ein L-Pegel und danach wieder ein H-Pegel.

BETRIEBSART - 5 - (Hardware - gesteuerter Impuls)
(Hardware triggered strobe)

Die Betriebsart 5 entspricht der vorhergehenden, nur mit dem Unterschied, daß der Zähler von außen mit einer steigenden Flanke am Gate gestartet werden kann.

AUFBAUHINWEISE:

Der 8253 besitzt eine fast identische Adressierung wie der PIO-Baustein 8255. Die RD- und WR- Signale werden direkt mit dem Systembus verbunden. Die Datenleitungen werden ebenfalls direkt mit dem Datenbus verbunden. Wer ohne Adapterkarte, d.h. ohne Pufferung arbeitet, der sollte die Datenleitungen mit einem 74LS245 puffern. Den Richtungspin (DIR) des 74LS245 ist in diesem Fall mit dem RD-Anschluß des Timers zu verbinden.


Ein Schaltbild hierzu finden Sie in der Abbildung 157. Als Adressdecoder wurde hier die universelle Möglichkeit des Kapitels 6.2 ausgewählt. Für den Takt der Zähler stehen prinzipiell mehrere Möglichkeiten zur Verfügung:

Beim Zähler-1 wurde ein eigener quartzgesteuerter Oszillator mit einem Inverterbaustein aufgebaut. Vorteilhaft ist hier eine Quarzfrequenz von 2 Mhz.

Beachten müssen Sie in jedem Fall, daß der Timer-IC für die schnelle CPU-Version des CPC 464 zulässig ist. Bausteine für diese CPUs tragen den Zusatz "AC5" , also 8253-AC5. Eine weitere Möglichkeit besteht darin, den Systemtakt des Rechners zu verwenden, wie es auch bei der SOUND-BOX im Kapitel 18 aufgezeigt wurde. Der Zähler-0 arbeitet mit dieser Variation. Arbeiten Sie mit der Standardausführung des 8253, so ist in jedem Fall ein Vorteiler durch 2 notwendig, da dieser IC nur maximal bis 2 MHz arbeiten kann. Bei der schnellen Version kann dieser Vorteiler entfallen.

Wie aus dem Schaltplan ersichtlich ist, wurde der Chip-Select-Anschluß 2 zum Ansteuern des Timers ausgewählt. Selbstverständlich ist auch jedes andere generierte Signal des Adressdecoders möglich.

Ein spezielles Platinenlayout wurde zu dieser Schaltung nicht entworfen, da der Einsatz eines programmierbaren Timers nicht zum Standard gehört und andererseits die Platine



leicht durch das Vervollständigen der universellen Adressdecoderplatine hergestellt werden kann.

BAUTEILE:

IC 1	=	74LS30	IC 2	=	74LS00
IC 3	=	74LS85	IC 4	=	74LS85
IC 5	=	74LS138	IC 6	=	8253 für 2 MHz
IC 7	=	74LS04			8253-AC5 für 4 MHz
Rn	=	Widerstandsnetzwerk 8 x 4,7 kOhm			
R1-3	=	220 Ohm			
C1	=	100 nF	C2	=	Elko 100 μ F/12V
Q	=	Quarz 2 MHz			

23. ANWENDUNG DES Z80-CTC

Während der vorhergehende Zeitgeberbaustein 8253 aus der Familie der 8080-CPU entstammt, gehört der CTC-IC zur Z80-CPU. Auch hier sind wiederum zwei Versionen im Handel erhältlich; der Z80-CTC für eine Taktfrequenz bis 2MHz und für die schnellere CPU der Z80A-CTC bis 4 MHz.

Für unsere Belange, da wir nicht mit zusätzlichen Vorteilern arbeiten möchten, kommt nur die A-Version in Frage.

Vom internen Aufbau unterscheidet sich der CTC-Baustein nur dadurch, daß er insgesamt 4 Zähler aufweist, wobei allerdings beim letzten Zähler eine Eingangsleitung fehlt, was auf die Begrenzung durch das 28-polige Gehäuse zurückzuführen ist. Weiterhin besitzt der Z80-CTC eine vollständige Interrupt-Logik, auf die aber hier wegen der Kompliziertheit nicht weiter eingegangen wird.

Für den Anfänger ist der Z80-CTC wegen seiner wesentlich schwerfälligeren Programmierung nicht zu empfehlen. Hier ist der 8253 dem Z80-CTC vorzuziehen.

Das Blockschaltbild des CTC sehen Sie in der Abbildung 158 und die dazugehörige Pinbelegung in der Abbildung 159.




ABBILDUNG: 158

BLOCKSCHALTBILD DES Z80 - CTC




ABBILDUNG: 159

ANSCHLÜSSE DES Z80 - CTC

CS1 (Pin 19) CS2 (Pin 18) H-aktiv

Dieses sind die beiden Kanalauswahlleitungen, die mit den Adressleitungen A1 und A0 des Systembuses zu verbinden sind.

CHIP-ENABLE (Pin 16), L-aktiv

Der Freigabe - Eingang wird mit dem Ausgang des Adressdecoders verbunden.

M1 (Pin 14) Maschinenzklus, L-aktiv

Der Maschinenzklus des Systembus wird mit diesem Eingang des CTC verbunden. Dieses Signal wird zur Erkennung von Leseoperationen benötigt.

IORQ (Pin 10) RD (Pin 6) Speicher/Leseanforderung L-aktiv

Beide Signalleitungen sind mit dem Systembus direkt zu verbinden. Da der CTC keinen Schreibanschluß (WR) besitzt, muß zum Schreiben in den IC IORQ und CE auf einem L-Pegel liegen, während RD einen H-Pegel aufweisen muß.

CLOCK (Pin 15) Takt

Der Systemtakt ist zur Synchronisation und Steuerung des internen Datenbus erforderlich.

IEI, IEO, INT (Pin 13-11)

Dieses sind die Anschlüsse für die Interrupt-Steuerlogik, auf die aber im weiteren nicht näher eingegangen werden soll. Interessenten sollten bei den großen Distributoren die Applikationsblätter des Z80-CTC zum näheren Studium anfordern.

CLOCK/TRIGGER 0-3 (Pins 23,22,21,20) H-aktiv

Diese Anschlüsse stellen die drei Eingänge für den Takt bzw. die Timer-Trigger dar.

COUNTER/TIMEOUT 0-2 (Pins 7,8,9) H-aktiv

Hierbei handelt es sich um die Ausgänge für den Zeitablauf.

ARBEITSWEISE:

Der Zähler eines CTCs kann nur dann arbeiten, wenn eine entsprechende Zeitkonstante geladen wurde. Beachten Sie hierbei, daß zunächst ein Byte eingeschrieben werden muß, bei dem D2 gesetzt ist. Erst dann kann eine Zeitkonstante zwischen 0 und 255 in das Register eingestellt werden.

Während des Zählens kann eine neue Zeitkonstante nur bei dem darauffolgenden Nulldurchgang berücksichtigt werden. Sobald dieser Nulldurchgang erreicht ist, wird der Ausgang für eine Taktperiode einen H-Pegel aufweisen. Bemerkenswert hierbei ist, daß je nach Programmierung zum Zählen sowohl die positive, wie auch die negative Flanke eines existierenden Taktes benutzt werden kann.


Dieser externe Takt darf nie höher sein, als der am Anschluß 15 anliegende Systemtakt. Vergleichen Sie auch hierzu die Möglichkeiten des Kapitels 22 beim Anlegen eines eigenen Taktgenerators.

Den allgemeinen Aufbau des Steuerwortes ersehen Sie in der Abbildung 160.

Der CTC kann auch im sogenannten Timer-Modus arbeiten, wenn das Bit D6 mit einem L-Pegel besetzt ist. Ein interner Verteiler ist in der Lage, je nach Programmierung durch 16 oder 256 zu teilen.

In der Abbildung 161 sehen Sie einen Schaltplan für den Einsatz des 280-CTC. Hier wurde als Gegensatz zum Kapitel 22 eine einfache Adressdecodierung gewählt. Selbstverständlich läßt sich der universelle Adressdecoder ohne Probleme anschließen. Der CTC-Baustein wird direkt mit seinen entsprechenden Anschlüssen mit A1, A0, M1, RD, IORQ, CLOCK und dem Datenbus an den Systembus angeschlossen.

Z80 - CTC






Abbildung: 161
 Z 80 - CTC
 mit einfachem
 ADRESSEDECODER

24. SERIELLE DATENÜBERTRAGUNG

Bei dem seriellen Datentransfer werden die parallel am Rechner anliegenden Dateninformationen so aufbereitet, daß sie nacheinander, d.h. seriell übertragen werden können. Diese Form der Datenübertragung ist die häufigste, da sie in der Regel nur einen sehr geringen Leitungsaufwand benötigt und auch für größere Entfernungen geeignet ist.

Die grundsätzliche Gegenüberstellung einer parallelen- und seriellen Schnittstelle zeigt Ihnen die Abbildung 162.



Nun ergeben sich bei dem seriellen Datentransfer Zeitprobleme besonderer Art, da jederzeit gewährleistet sein muß, daß der Empfänger die Daten im gleichen Rhythmus (Takt) empfängt, wie der Sender diese abgibt.

```
*****
**
** Der Übertragungstakt ( Frequenz ) der seriellen **
** Datenübertragung wird als BAUDRATE bezeichnet und **
** gibt die Anzahl der übertragenen Bits pro Sekunde **
** wieder. **
** Bei einer typischen Baudrate von 1200 wird ein **
** Bit in einer Zeit von  $1:1200 = 833$  Mikrosekunden **
** übertragen, d.h. für ein Datenwort von 8 Bit **
** wären 6666 Mikrosekunden erforderlich. Eine **
** parallele Schnittstelle könnte dieses in ca. **
** 1 Mikrosekunde bewerkstelligen. **
** **
*****
```

Das Problem, Sender und Empfänger aufeinander abzustimmen, wird dadurch gelöst, daß Start- und Stopbits verwendet werden. Solange die Sendeleitung sich im Ruhezustand befindet, liegt ein H-Pegel an. Eine Datenübertragung beginnt dann, wenn der

ÄBBILDUNG: 162

SCHEMATISCHE GEGENÜBERSTELLUNG EINER SERIELLEN UND PARALLELEN
SCHNITTSTELLE



Pegel sich auf Low ändert. Dieser Übergang stellt das Startbit dar, und der Empfänger ist durch die Pegeländerung in der Lage, den Anfang eines Datentransfers zu erkennen.

Gleichzeitig beginnt ein empfangsinterner Zähler zu laufen, damit die übertragenden Zeichen korrekt in den Empfangspuffer eingeschrieben werden können.

Die Abtastung wird dabei so gelegt, daß sie in die Mitte der Datenbits fällt, so daß das Datenbit 1 gerade 1,5 Bitzeiten nach dem Beginn des Startbits abgefragt wird.

Das Ende der seriellen Datenübertragung wird in den meisten Fällen durch zwei Stoppbits mit einem H-Pegel angezeigt. Dieses Stoppbit ist unbedingt erforderlich, denn wäre beispielsweise das letzte Datenbit log. 0, so könnte der Empfänger dieses nicht mehr von dem nächsten Startbit (ebenfalls log. 0) unterscheiden.

Weiterhin kann man schon beim Empfang der Daten eine einfache Fehlerkontrolle durchführen; hierzu dient das Paritätsbit. Wird beispielsweise mit GERADER PARITÄT gearbeitet, so setzt der Sender selbständig dieses Bit auf einen H-Pegel, wenn das gesendete Datenwort eine ungerade Anzahl von H-Pegel führenden Bits aufweist oder umgekehrt.

Der Empfänger ist nun in der Lage, den logischen Pegel des Paritätsbit mit dem der Datenbits zu vergleichen und setzt im Fehlerfall ein bestimmtes Registerbit im IC der seriellen Schnittstelle, welches vom Anwender abgefragt werden kann. Die Möglichkeiten der Paritätsprüfungen sind in der folgenden Tabelle zusammengefaßt:

I PARITÄTSPRÜFUNG	I WERTIGKEIT DES PARITÄTSSBITS	I
I=====I	I=====I	I
I	I	I
I GERADE, , Parity even	I 0, falls gerade Anzahl von 1.	I
I	I 1, falls ungerade Anzahl von 1.	I
I UNGERADE, , Parity odd	I 0, falls ungerade Anzahl von 1.	I
I	I 1, falls gerade Anzahl von 1.	I
I NULL, , Parity zero	I immer Null	I
I EINS, , Parity one	I immer Eins	I
I KEINE, , Parity none	I fehlt	I
I	I	I
I=====I	I=====I	I

Bei vielen Geräten wird jedoch die Paritätsprüfung nicht verwandt. Zusammengefaßt wird der Datentransfer einer seriellen Schnittstelle nochmals in der Abbildung 163 dargestellt.

FUNKTION DER RS232 / V.24 SCHNITTSTELLE

Bereits 1969 wurde auf einer Konferenz der ELECTRONIC INDUSTRIES ASSOCIATION eine Norm bezüglich der physikalischen und elektrischen Eigenschaften einer seriellen Schnittstelle verabschiedet, die den Namen E I A R S 2 3 2 trug.

Mit kleinen Änderungen versehen wurde diese Schnittstellen- norm als R S 2 3 2 - C zum Standard erklärt.


In Europa griff die internationale Standardorganisation C.C.I.T.T (Consultative Committee on International Telegraphy and Telephony) diese amerikanische Norm auf, überarbeitete sie und nahm sie 1974 als V.24 bzw. V.28 für die Sende- bzw. Empfangsseite in die Normierung auf.

ABBILDUNG: 163

SCHEMATISCHE DARSTELLUNG EINER SERIELLEN DATENÜBERTRAGUNG

D 7	D 6	D 5	D 4	D 3	D 2	D 1	D 0
0	1	0	1	0	0	1	1

ZU ÜBERTRAGENDES
DATENWORT



In der Bundesrepublik sind die Kenndaten unter der DIN-Bezeichnung 66020 niedergelegt.

Nur eine Schnittstelle, die sowohl V.24, wie auch V.28 oder DIN 66020 kompatibel ist, genügt den Anforderungen der RS 232-C Schnittstelle.

```
*****
**                                                                 **
** DEFINITION DER V.24 SCHNITTSTELLE                               **
** -----                                                         **
**                                                                 **
** Die V.24 Schnittstelle ist eine serielle                       **
** Spannungsschnittstelle, die bidirektional und                 **
** mit negativer Logik arbeitet.                                  **
** Eine logische Null wird durch eine Spannung                   **
** zwischen + 3 Volt und + 15 Volt dargestellt, eine            **
** logische Eins durch eine Spannung zwischen 3                 **
** Volt und - 15 Volt.                                           **
** Die Datenübertragung erfolgt asynchron mit einem             **
** Startbit und einem oder zwei Stopbits. Die zu                 **
** erzielende Entfernung der Datenübertragung ist                **
** von der eingestellten Badrate ( 50 bis 19.200 )              **
** abhängig und nimmt proportional zur Baudrate ab.             **
** Die Schnittstelle ist NI C H T TTL-kompatibel.               **
**                                                                 **
*****
```

Kompliziert wird diese Schnittstelle dadurch, daß sich eine Vielzahl Kombinationsmöglichkeiten einstellen, mit denen beide Geräte klarkommen müssen:

- synchrone oder asynchrone Übertragung ?
- welche Baudrate ?
- wieviel Stopbits ?
- wieviel Datenbits ?
- mit/ohne Parität, gerade/ungerade ?

Darüber hinaus können alle Zeichen sowohl normal als auch in negierter Form gesendet bzw. empfangen werden.

Die V.24 Schnittstelle benutzt in der Regel einen 25-poligen Normstecker, dessen Belegung Sie in der Abbildung 164 wiederfinden.

Das serielle Datenformat wird über die Pins 2 und 3 übertragen. Die Anschlüsse 4,5,6 und 20 werden für den Handshakingbetrieb benutzt und arbeiten mit den gleichen Pegel wie Pin 2 und 3.

Nun muß man aber bedenken, daß der Sendeananschluß auf der einen Seite den Empfangsanschluß auf der anderen Seite darstellt, d.h. die Leitungen sind zu kreuzen. Will man somit Geräte mit der gleichen Schnittstelle verbinden, so müssen die Leitungen der Pins:

2 und 3

4 und 5

6 und 20


gekreuzt werden, damit ein Ausgangsanschluß auf der einen Seite auf den dazugehörigen Eingangsanschluß auf der anderen Seite treffen kann.

Dehalb unterscheidet man zum besseren Verständnis zwischen einer DATENÜBERTRAGUNGSEINRICHTUNG (D Ü E), die den Datenfluß steuert und einer DATENENDEINRICHTUNG (D E E), welche gesteuert wird.

Um Verwechslungen zu vermeiden, wird der DÜE eine Federleiste und der DEE eine Buchsenleiste zugeordnet.

Aber die V.24 Schnittstelle besitzt neben der großen Übertragungsentfernung auch noch den Vorteil, daß beispielsweise zum Ansteuern eines Druckers nur drei Leitungen erforderlich sind, nämlich:

V 24 BELEGUNG



P I N B E L E G U N G



- | | |
|-------------------------------------|----------------------------------|
| 1 = SCHUTZERDE | 14 = SENDE DATEN |
| 2 = SENDE DATEN | 15 = SENDESCHRITTAKT VON DER DÜE |
| 3 = EMPFANGSDATEN | 16 = EMPFANGSDATEN |
| 4 = SENDETEIL EINSCHALTEN | 17 = EMPFANGSSCHRITTAKT v.d. DUE |
| 5 = SENDEBEREITSCHAFT | 18 = NICHT GENORMT -FREI |
| 6 = BETRIEBSBEREITSCHAFT | 19 = SENDETEIL EINSCHALTEN |
| 7 = BETRIEBSERDE | 20 = ENDGERÄT BETRIEBSBEREIT |
| 8 = EMPFANGSSIGNALPEGEL | 21 = EMPFANGSGÜTE |
| 9 = NICHT GENORMT -FREI | 22 = ANKOMMENDER RUF |
| 10 = NICHT GENORMT -FREI | 23 = HOHE ÜBERTRAGUNGSGESCHW. |
| 11 = HOHE SENDEFREQUENZ EINSCHALTEN | 24 = SENDESCHRITTAKT ZUR DUE |
| 12 = EMPFANGSSIGNALPEGEL | 25 = NICHT GENORMT -FREI |
| 13 = SENDEBEREITSCHAFT | |

-- Empfangsdaten Pin 3
-- Betriebserde Pin 7
-- Endgerät
betriebsbereit Pin 20

Den schematischen Anschluß einer DEE und DÜE Einheit ist
in der Abbildung 165 dargestellt.

ABBILDUNG: 165

RS232C VERBINDUNGEN



24.1 ANWENDUNG DES 8251

Der 8251 ist ein universeller Ein- Ausgabe Schnittstellenbaustein, der die parallelen Daten am Datenbus D7-DO zwischenspeichert und in serielle Signale nach außen überträgt.

Das Blockschaltbild in der Abbildung 166 verdeutlicht Ihnen den internen Aufbau, die Pinbelegung des Schaltkreises ersehen Sie in der Abbildung 167 .

Der 8251, der zur großen Familie der USART (= Universal Synchronus / Asynchronus Receiver / Transmitter) gehört, wird in einem 28-poligen DIL-Gehäuse gefertigt und verfügt über einige Spezialanschlüsse, auf die nun näher eingegangen werden soll.

ANSCHLUSSBELEGUNG DES 8251 Eingangssignale


=====

WR, Schreiben, Pin 10, L-aktiv

Sobald dieser Anschluß an einem L-Pegel liegt, können Daten in die internen Register von der CPU eingeschrieben werden.

RD, Lesen, Pin 13, L-aktiv

Sobald dieser Anschluß einen L-Pegel aufweist, können Daten aus den internen Registern über den Datenbus von der CPU gelesen werden.



8251

ABBILDUNG: 166




ABBILDUNG: 167

CS, Chip-Select, Pin 11, L-aktiv

Der 8251 kann nur dann angesprochen werden, wenn der Chip-Select Anschluß auf einem L-Pegel liegt.

C/D , Kontrollwort oder Daten, Pin 12

Mit diesem Signal wird dem 8251 mitgeteilt, welcher Art die Informationen auf dem Datenbus sind. Liegt der Pin 12 an einem H-Pegel, so werden die Informationen als STEUERWORT interpretiert, liegt Pin 12 an einem L-Pegel, handelt es sich um DATEN. Dieser Anschluß wird üblicherweise mit dem untersten Adressbit A0 verbunden.

RESET, Pin 21, H-aktiv

Der Resetanschluß weicht von der üblichen Norm ab, da er zu seiner Aktivierung einen H-Pegel benötigt, und der Reset der CPU L-aktiv ist. Bei der Verbindung mit dem Systembus muß hier ein Inverter vorgeschaltet werden.

CLOCK, Takt, Pin 20

Der Systemtakt ist zur Synchronisation des internen Datenaustauschs erforderlich und wird direkt mit dem CPU-Takt verbunden.

ANSCHLUSSBELEGUNG DES 8251 Ausgangssignale

=====

Durch die Wandlung paralleler in serielle Daten entstehen neben den Normanschlüssen auch einige Sonderbeschaltungen, die in der Regel wegen der oft fehlenden Handshaking-Eigenschaften der peripheren Geräte nicht angewandt werden können.

Diese Signale sind entweder Eingabe- oder Ausgangssignale, die die Quittungen gegenseitig austauschen, nur der Anschluß der Synchronisation (SYNDET) kann bidirektional arbeiten.

DSR , Data Set Ready, Pin 22, L-aktiv

Mit einem L-Pegel an diesem Anschluß signalisiert der IC seine Betriebsbereitschaft und ist nur bei einem Modem-Test von Bedeutung.

DTR , Data Terminal Ready, Pin 24, L-aktiv

Dieses Signal stellt das Gegenstück, " Quittung ", des vorhergehenden dar.

CTS , Clear To Send, Pin 17, L-aktiv

Sind alle Freigabebedingungen des Schaltkreises erfüllt, so kann durch einen L-Pegel am Pin 17 der IC veranlaßt werden, die Daten aus dem Sendepuffer auszugeben. Bei einigen Telefonmodems wird dieser Anschluß zum Handshaking benutzt.

RTS , Ready to Send, Pin 23, L-aktiv

Dem angeschlossenen Modem kann hierüber das Signal geliefert werden, den Sender einzuschalten.

SENDESIGNALE des 8251

TxD , Transmit Data, Pin 19

Dieses ist der serielle Datenausgang des 8251

TxRDY , Transmitter Ready, Pin 15, H-aktiv

Dieses Signal zeigt der CPU an, daß der Sendepuffer bereit ist, ein Datenwort aufzunehmen. Das Signal erscheint immer dann, wenn die Übertragung eines Bytes abgeschlossen ist. Bei verschiedenen Anwendungen wird dieses Signal zur Interrupt-Anforderung eingesetzt.

TxE , Transmitter Empty, Pin 18, H-aktiv

Solange der Sendepuffer leer ist, verbleibt dieser Anschluß auf einem H-Pegel. Erst wenn das erste Zeichen von der CPU übernommen wurde, ändert sich der Pegel in Low.

EMPFANGSSIGNALE DES 8251

=====

RxD , Receive Data, Pin 3

Dieses ist der serielle Dateneingang des 8251.

RxRDY , Receiver Ready, Pin 14

Analog der Bedeutung des Signals TxRDY, zeigt RxRDY dem Rechner an, daß der Empfang eines Datenwortes abgeschlossen und der Empfangspuffer voll ist.

Auch hier kann mit diesem Signal ein Interrupt ausgelöst werden.

TAKT- & SYNCHRONISATIONSSIGNALE des 8251

=====

TxC , Sendetakt, Pin 9, L-aktiv

RxC , Empfangstakt, Pin 25, L-aktiv

An diesen beiden Anschlüssen wird der Baudraten-Taktgeber angeschlossen. Natürlich ist der 8251 auch in der Lage, mit einer anderen Taktfrequenz zu senden, als zu empfangen. Für diesen Fall müssen den Pins getrennt die richtige Taktfrequenz zugeführt werden.

Grundsätzlich lassen sich zwei Verfahren bezüglich des Taktes unterscheiden:

Beim SYNCHRON-Betrieb ist die Übertragungsfrequenz identisch mit der Frequenz an diesem Anschluß, während beim ASYNCHRON-Betrieb die Sendefrequenz (TxC) höher als die Übertragungsgeschwindigkeit ist.

Beachten Sie bitte, daß dieser Taktanschluß keinesfalls identisch ist mit dem CLOCK des Systembuses, der wesentlich höher liegen muß. Beim SYNCHRON-Betrieb sollte der Takt (CLOCK) mindestens 40 mal, beim ASYNCHRON-Betrieb mindestens 5 mal so hoch sein, wie der Baudratengenerator für Sender und Empfänger.

CLOCK , Takt, Pin 20

Dieser Eingang wird direkt mit dem Systemtakt verbunden und dient als interner Vergleich für den Sendetakt. Auf den Baudratengenerator hat dieser Anschluß keinen Einfluß.

SYNDET , Synchronisationswahl, Pin 16

Über das Steuerwort kann dieser Anschluß in seiner Funktion programmiert werden. Bei interner Synchronisation arbeitet dieser Anschluß als Ausgang, wenn dort ein H-Pegel vorliegt. Bei der externen Synchronisation ist dieser Pin ein Eingang, und die aufsteigende Flanke zeigt den Beginn des empfangenen Datenzeichens an.

=====

Der serielle Datentransfer ist durch die zahllosen Varianten derart komplex, daß es nicht möglich ist, mit einem Steuerwort alle Belange abzudecken. Aus diesem Grund sind beim 8251 vier unterschiedliche Steuerwörter möglich :

- ** 1. für asynchroner Betrieb , Aufbau Abbildung 168
- ** 2. für synchroner Betrieb, Aufbau Abbildung 169
- ** 3. für Kommandos, Aufbau Abbildung 170
- ** 4. für Zustandseinlesung, Aufbau Abbildung 171

ASYNCHRONER BETRIEB

Zur Erkennung des zu übertragenden Datensatzes müssen beim asynchronen Betrieb Start- und Stoppbits voran- bzw. nachgestellt werden, da die zeitliche Zuordnung zu einem Taktsignal nicht mehr gegeben ist.


Das Startbit wird vom 8251 automatisch erzeugt, wenn dieser Modus vorliegt. Die Stoppbits werden je nach Programmierung des Steuerwortes (D7, D6) in der erforderlichen Anzahl erzeugt. Bis 300 Baud sind 2 Stoppbits üblich, über 300 Baud nur noch ein Stoppbit. Zusätzlich kann noch ein Prüfbit (Paritätsbit) auf gerade oder ungerade generiert werden.

Die Sendung wird durch die abfallende Flanke des Signals TxC ausgelöst und seriell über den Datenausgang TxD auf die Leitung gegeben. Ist der Übertragungsvorgang beendet, wird TxC wieder an einen H-Pegel gelegt.

Umgekehrt läuft der Empfang der Daten über den Anschluß RxD ab. Der Pegel an diesem Pin ist normalerweise "H". Die abfallende Flanke des Startbits signalisiert den Empfang und

ASYNCHRON

ABBILDUNG: 168



BAUDRATENFAKTOR

D1	D0	BEDEUTUNG
L	L	SYNCHRON - BETRIEB
L	H	FAKTOR 1
H	L	FAKTOR 16
H	H	FAKTOR 64

ZEICHENLÄNGE (DATEN)

D3	D2	BEDEUTUNG
L	L	5 BIT ZEICHENLÄNGE
L	H	6 BIT ZEICHENLÄNGE
H	L	7 BIT ZEICHENLÄNGE
H	H	8 BIT ZEICHENLÄNGE

PARITÄTSFREIGABE

H = FREIGEBEN (EIN) L = SPERREN (AUS)

PARITÄTSPRÜFUNG

H = GERADE PARITÄTSPRÜFUNG L = UNGERADE PRÜFUNG

ANZAHL DER STOPP - BITS

D7	D6	BEDEUTUNG
L	L	U N G Ü L T I G !
L	H	1 BIT
H	L	1,5 BIT
H	H	2 BIT

SYNCHRON

ABBILDUNG: 169



OHNE BEDEUTUNG, NORMAL L-PEGEL

ZEICHENLÄNGE (DATEN)

D3	D2	BEDEUTUNG
L	L	5 BITS ZEICHENLÄNGE
L	H	6 BITS ZEICHENLÄNGE
H	L	7 BITS ZEICHENLÄNGE
H	H	8 BITS ZEICHENLÄNGE

PARITÄTSFREIGABE

H = FREIGABE (EIN)
L = SPERREN (AUS)

PARITÄTSPRÜFUNG


H = GERADE PARITÄTSPRÜFUNG
L = UNGERADE PARITÄTSPRÜFUNG


SYNCHRONISATIONS-ERKENNUNG

L = PIN SYNDET IST EIN AUSGANG
H = PIN SYNDET IST EIN EINGANG

SYNCHRONISATIONSART

L = ES WERDEN 2 SYN-ZEICHEN GESENDET
H = ES WIRD 1 SYN-ZEICHEN GESENDET





ein Zähler beginnt die folgenden gültigen Zeichen zu zählen.

Mit einem oder zwei Stoppbits wird das Datenwortende erkannt und der Datensatz in den Eingangspuffer geschrieben. Die Bestätigung, daß der Empfang ordnungsgemäß abgeschlossen wurde, liegt in einem H-Pegel am Pin RxRDY. Nun muß, bevor neue Zeichen eingelesen werden, dieser Puffer über den Rechner ausgelesen werden, da sonst das nächste Datenwort die vorhandenen Zeichen überschreibt.

Je nach Programmierung führt der 8251 noch bestimmte Fehlerkontrollen durch.

Den allgemeinen Aufbau des Steuerwortes für den ASYNCHRONEN Betrieb finden Sie in der Abbildung 168.

SYNCHRONER BETRIEB

In der Praxis ist diese Betriebsart wesentlich seltener anzutreffen, als die vorhergehende. Grundsätzlich erfolgt bei dieser Betriebsart die Datenübertragung synchron, d.h. im gleichen Takt zum gewählten Sende- oder Empfangstakt.

Im Sendebetrieb liegt der Ausgang TxD an einem H-Pegel so lange an, bis das Synchronisationssignal vom Rechner ankommt. Liegt nun CTS (Clear To Send) an einem L-Pegel, so startet der Sendevorgang mit einer Triggerung durch die negative Flanke des Signals TxC.

Um Sender und Empfänger aufeinander abzustimmen, werden zunächst Synchronisationszeichen übertragen. Dabei ist es möglich, wenn der 8251 als Empfänger arbeitet, die Synchronisationsart durch die Programmierung des Steuerwortes festzulegen. Läuft der Empfänger mit interner Synchronisation, so muß das erste Zeichen daraufhin verglichen werden.

Den allgemeinen Aufbau des Steuerwortes für den SYNCHRON-Betrieb ist in der Abbildung 169 dargestellt.

STEUERWORT FÜR KOMMANDOS

Mit den eben aufgeführten Steuerwörter läßt sich nur die Betriebsart auswählen. Anschließend benötigt der 8251 noch Anweisungen über Art und Weise der Datenübertragung.

Voraussetzung für ein Kommandosteuerwort ist, daß der Anschluß C/D, Pin 12, einen H-Pegel aufweist. Ein folgender Reset bringt dann den 8251 wieder in die Lage, ein Betriebsarten Steuerwort zu empfangen.

Das Steuerwort folgt in der Regel dem Betriebsartenwort, es kann aber auch innerhalb eines Datenblocks gesendet werden.

Den allgemeinen Aufbau des KOMMANDO-Steuerwortes finden Sie in der Abbildung 170.

STEUERWORT FÜR DIE ZUSTANDSEINLESUNG

Über dieses Steuerwort hat der Anwender die Möglichkeit, den augenblicklichen Betriebszustand des 8251 abzufragen und entsprechend auf Fehlerbits zu reagieren. Hierzu muß nur eine Leseanweisung programmiert werden und der Anschluß C/D an einen H-Pegel gelegt werden.

Den allgemeinen Aufbau des Steuerwortes für die Zustandseinlesung ersehen Sie in der Abbildung 171.

24.2 AUFBAU EINER RS 232 / V.24 SCHNITTSTELLE

Die Anpassung einer seriellen Schnittstelle an den CPC 464 gemäß der RS232/V24 Norm erfordert einigen Hardwareaufwand. Es werden Ihnen in diesem Kapitel zwei Möglichkeiten vorgestellt werden, da mit Spezialbausteinen gearbeitet wird, die unter Umständen nicht überall erhältlich sind. Grundsätzlich läßt sich der Aufbau der Schnittstelle in folgende Baugruppen gliedern:

- Parallel - Seriell Wandler
- Logikwandler
- Baudratengenerator

Das Schaltbild der Abbildung 172 zeigt den Aufbau einer Schnittstelle mit dem 8251, der bereits im Kapitel 24.1 ausführlich beschrieben wurde. Die Adressdecodierung ist hier nicht extra ausgeführt. Zur Anwendung kann sowohl der einfache, wie auch der universelle Adressdecoder kommen.

IC2 und IC3 sind spezielle Pegelwandler, da die serielle Schnittstelle mit einer negativen Logik arbeitet.

- 15 Volt $\overline{\text{L}} - 3$ Volt = logisch 1 (L-Pegel)
- + 15 Volt $\overline{\text{H}} + 3$ Volt = logisch 0 (H-Pegel)

Hierfür kommen die beiden MOTOROLA-ICs, MC 1488 und MC 1489 oder die pinkompatiblen 75188 und 75189 zum Einsatz. Das Blockschaltbild und die Pinbelegung sehen Sie in der Abbildung 173.

Um den " seriellen Pegel " zu erzeugen, benötigt der 75188 am Pin 1 eine negative Spannung von -12 Volt und am Pin 14 eine positive Spannung von +12 Volt. Zur Erzeugung dieser Hilfsspannungen kann auch ein besonderer IC, der ICL 7660 von INTERSIL eingesetzt werden. Auch der Aufbau eines






ABBILDUNG: 172
 PARALELL/SERIELL
 SCHNITTSTELLE
 MIT DEM 8251

ABBILDUNG: 173

ANSCHLUßBELEGUNG DER LOGIKWANDLER-ICS



75188
MC 1488



75189
MC 1489

Spannungswandlers mit dem NE 555 wäre denkbar.

Da die Ausgänge des 8251 unterschiedliche Pegel zu den Wandler-ICs aufweisen, ist ein Inverter vom Typ 7404 als IC4 erforderlich. Am Ausgang stehen Ihnen dann alle notwendigen, seriellen Anschlüsse zur Verfügung.

Da der serielle Datentransfer einen eigenen Übertragungstakt, Baudrate genannt, benötigt, muß noch ein eigener Oszillator aufgebaut werden. Zwar gibt es mittlerweile besondere Baudraten ICs, aber diese sind noch sehr schwer erhältlich und außerdem zu teuer. Zum Aufbau eines einfachen Baudraten-generators bietet sich der CMOS-IC 4060 an, der sowohl über einen eigenen Oszillator, wie auch über mehrere Teiler verfügt.

2 6 8 1 EIN UNIVERSELLER DUART

Die Firmen SIGNETICS & VALVO bieten einen DUAL ASYNCHRONEN SENDE- und EMPFANGS IC (DUART) unter der Bezeichnung 2681, bzw. SC 2681 an, der in seiner universellen Einsetzbarkeit sicherlich zur Zeit die optimalste Lösung darstellt. Der IC wird in 24-, 28-, und 40-poligen Gehäuse gefertigt. Hier ist es schon möglich, für den späteren Einsatz den richtigen IC auszusuchen.


Die unterschiedlichen Pinbelegungen der drei Varianten ist in der Abbildung 174 zusammengefaßt. Das Blockschaltbild in der Abbildung 175 zeigt die höchste interne Ausbaustufe im 40-poligen Gehäuse.

Die wichtigsten Eigenschaften des 2681 können tabellarisch wie folgt zusammengefaßt werden:

1. dual, voll-duplex asynchroner Empfänger und Sender
2. vierfach gepufferte Empfangsdatenregister
3. programmierbares Datenformat
 - 5 oder 8 Bit Datenformat
 - Parityprüfung auf gerade, ungerade oder ohne
 - 1 , 1,5 oder 2 programmierbare Stoppbits

2 6 8 1				2 5 8 1			
PIN	24-POLIG	28-POLIG	40-POLIG	40-POLIG	28-POLIG	24-POLIG	PIN
1	A1	A0	A0	INTRN	TXDA	RESET	21
2	A2	A1	IP3	D6	RXDA	CSN	22
3	A3	A2	A1	D4	X2	+UB	23
4	WRITE	A3	IP1	D2	X1/CLK	A0	24
5	READ	WRITE	A2	D0	RESET		25
6	RXDB	READ	A3	OP6	CSN		26
7	TXDB	RXDB	IP0	OP4	IP2		27
8	D1	TXDB	WRITE	OP2	+UB		28
9	D3	OP1	READ	OP0			29
10	D5	D1	RXDB	TXDA			30
11	D7	D3	TXDB	RXDA			31
12	MASSE	D5	OP1	X2			32
13	INTRN	D7	OP3	X1/CLK			33
14	D6	MASSE	OP5	RESET			34
15	D4	INTRN	OP7	CSN			35
16	D2	D6	D1	IP2			36
17	D0	D4	D3	IP6			37
18	TXDA	D2	D5	IP5			38
19	RXDA	D0	D7	IP4			39
20	X1/CLK	OP0	MASSE	+UB			40

ABBILDUNG: 174 ANSCHLUßBELEGUNG DER DREI 2681-TYPEN



VALVO 2681

ABBILDUNG: 175
BLOCKSCHALTBIKD DES DUART 2681

4. Rahmenfehlerkontrolle
5. programmierbare Betriebsarten (Mode)
6. Programmierbarer Zähler
7. 7 Bit Eingabe Port
8. 8 Bit Ausgabe Port
9. Universelle Interrupt Logik
10. Vielseitiger Datentransfer
bei Faktor 1 bis zu 1 MB/sec
bei Faktor 16 bis zu 125 KB/sec
11. eingebauter Oszillator zur Baudratengewinnung
12. voll TTL kompatibel
13. + 5 Volt Betriebsspannung
14. MOS-LSI Bauweise

Im folgenden soll kurz auf die Bedeutung der einzelnen Anschlüsse eingegangen werden.

DO - D7 bidirektionaler Datenbus

CEN , CHIP-ENABLE, FREIGABE, L-aktiv

Liegt hier ein L-Pegel an, so kann der Datenaustausch zwischen CPU und DUART über den Datenbus in Abhängigkeit der logischen Pegel von READ, WRITE und A3-A0 stattfinden. Bei einem H-Pegel befindet sich der Datenbus in einem hochohmigen Zustand.

WRN , WRITE, SCHREIBEN, L-aktiv

Liegen CEN und WRN an einem L-Pegel, so wird der Inhalt des Datenbus in die adressierten DUART-Register geladen. Die Datenübernahme erfolgt mit der aufsteigenden Flanke des Signals.

RDN , READ, LESEN, L-aktiv

Der Lesevorgang erfolgt nach dem gleichen Schema wie das Schreiben, nur beginnt dieser mit der fallenden Flanke.

A3-A0 , ADRESSLEITUNGEN

Hierdurch wird die DUART intern adressiert. Auf die Adressierung wird im Abschnitt Programmierung der Steuerwörter noch näher eingegangen werden.

RESET , RÜCKSETZEN , H-aktiv

Ein H-Pegel bewirkt, daß alle internen Register (SRA,SRB, IMR, ISR, OPR und OPCR) auf den Anfangszustand zurückgesetzt werden, ebenso wird der Zähler inaktiv.

INTRN , INTERRUPT REQUEST , L-aktiv

Dieser Anschluß kann direkt mit der CPU verbunden werden.

X1 / CLK X2 , TAKT

Hier kann entweder ein externer Takt zugeführt werden oder ein 3,6864 MHz Quaz für den internen Oszillator.

RxDA CHANNEL A RECEIVER SERIAL DATA INPUT

Das niederwertigste Bit wird als erstes empfangen, wobei "MARK" als High, logisch 1 und "SPACE" als LOW, logisch 0 definiert ist.

RxDB CHANNEL B RECEIVER SERIAL DATA INPUT

Gleiche Bedingungen wie RxDA, nur für den Kanal B

TxDA CHANNEL A TRANSMITTER SERIAL OUTPUT

Das niederwertigste Bit wird als erstes gesendet.

TxDB CHANNEL B TRANSMITTER SERIAL OUTPUT

Gleiche Bedingungen wie TxDA, nur für Kanal B

OP7-OPO , OUTPUT, MEHRZWECKAUSGÄNGE

Achtung: OP7-OPO nur im 40-poligen IC vollständig enthalten.
OP2-OPO in der 28-poligen Ausführung enthalten.
in der 24-poligen Ausführung fehlen diese.

OPO wird in der Regel für Request to Send Kanal A verwendet.
OP1 wird in der Regel für Request to send Kanal B verwendet.
OP2 wird in der Regel als DTR für Kanal A verwendet.
OP3 wird in der Regel als DTR für Kanal B verwendet.
OP4 wird in der Regel als RxDY für Kanal A verwendet.
OP5 wird in der Regel als RxDY für Kanal B verwendet.
OP6 wird in der Regel als TxRDY für Kanal A verwendet.
OP7 wird in der Regel als TxRDY für Kanal B verwendet.

IP6-IPO , INPUT, MEHRZWECKEINGÄNGE

Achtung: IP6-IPO nur im 40-poligen IC vollständig enthalten.
IP2 nur in der 28-poligen Ausführung enthalten.
in der 24-poligen Ausführung fehlen diese.

IPO wird in der Regel als Clear to Send, Kanal A verwendet.
IP1 wird in der Regel als Clear to Send, Kanal B verwendet.
IP2 Zuführung des externen Taktes für den Zähler.
IP3 wird in der Regel als TxC, Kanal A verwendet.
IP4 wird in der Regel als RxC, Kanal A verwendet.
IP5 wird in der Regel als TxC, Kanal B verwendet.
IP6 wird in der Regel als RxC, Kanal B verwendet.

Der im Blockschaltbild gekennzeichnete "TIMING BLOCK" umfaßt einen Baudratengenerator, einen eigenen Oszillator und einen 16 Bit programmierbaren Zeitbaustein. Der Oszillator arbeitet mit einem externen Quarz von 3,6864 MHz an den Anschlüssen X1/CLK und X2.

Wenn Sie jedoch einen externen Takt einspeisen möchten, so geschieht dies über den X1/CLK Pin. Der eingebaute Baudratengenerator ist in der Lage, 18 unterschiedliche Taktfrequenzen zwischen 50 und 38,4 K zu liefern. Beachten Sie aber, daß die Taktausgänge des Baudratengenerators um den Faktor 16 über der aktuellen Baudrate liegt.

PROGRAMMIERUNG DER STEUERWÖRTER

Wegen der hohen Integration des 2681 werden vier Adressleitungen zur Definition der Steuerwörter benötigt. Um eine unnötige Adressbolung zu vermeiden, sollten hierbei die untersten Adressbits A3-A0 verwendet. Je nach Status, Lesen oder Schreiben sind verschiedene Register angesprochen, die in der folgenden Tabelle aufgeführt sind.

ADRESSBITS				LESEN -- RDN = 0	SCHREIBEN WRN = 0
A3	A2	A1	A0		

0	0	0	0	Betriebsartenregister	MR1A, MR2A
0	0	0	1	Statusreg. (SRA)	Übertrag.-Geschw. (CSRA)
0	0	1	0	reserviert	Befehlsregister
0	0	1	1	Empfangsreg. A	Senderegister A
				(Reg: RHRA)	(Reg: THRA)
0	1	0	0	Eing.-Port-Auswahl	Zusatz-Kontr.-Reg.
				(Reg: IPCR)	(Reg: ACR)
0	1	0	1	Interrupt-Status	Interrupt-Maske
				(Reg: ISR)	(Reg: IMR)
0	1	1	0	Counter/Timer MSB	Counter/Timer Reg.MSB
				(Reg: CTU)	(Reg: CTUR)
0	1	1	1	Counter/Timer LSB	Counter/Timer Reg.LSB
				(Reg: CTL)	(Reg: CTLR)
1	0	0	0	Betriebsartenregister	MR1B, MR2B
1	0	0	1	Statusreg. (SRB)	Übertrag.-Geschw. (CSRB)
1	0	1	0	reserviert	Befehlsregister
1	0	1	1	Empfangsreg. B	Senderegister B
				(Reg: RHRB)	(Reg: THRB)
1	1	0	0	reserviert	reserviert
1	1	0	1	Eingangsport	Ausgangs-Port-Kontr.
					(Reg: OPCR)
1	1	1	0	Start Zähler	Setzen Ausgangs Bits
1	1	1	1	Stop Zähler	Reset Ausgangs Bits

Die Programmierung des 2681 erfolgt ebenfalls über Steuerwörter, deren allgemeiner Aufbau in der Abbildung 176 1-2. (Literaturhinweis: VALVO Datenbuch ISBN 3-87095-165-6)

Aus Platzgründen sollen nur die wichtigsten Register kurz in ihrer Arbeits- und Funktionsweise erläutert werden. Für weitergehende Informationen ist in jedem Fall das VALVO-Datenbuch empfehlenswert. (siehe Literaturhinweis)

DUAL ASYNCHRONOUS RECEIVER/TRANSMITTER (DUART) SC2681 SERIES

Preview

Table 2. REGISTER BIT FORMATS

	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
	RX RTS CONTROL	RX INT SELECT	ERROR MODE	PARITY MODE		PARITY TYPE	BITS PER CHAR.	
MR1A MR1B	0 = no 1 = yes	0 = RXRDY 1 = FFULL	0 = char 1 = block	00 = with parity 01 = force parity 10 = no parity 11 = special mode		0 = even 1 = odd	00 = 5 01 = 6 10 = 7 11 = 8	

	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
	CHANNEL MODE		Tx RTS CONTROL	CTS ENABLE Tx	STOP BIT LENGTH*			
MR2A MR2B	00 = Normal 01 = Auto echo 10 = Local loop 11 = Remote loop		0 = no 1 = yes	0 = no 1 = yes	0 = 0 563 1 = 0 825 2 = 0 688 3 = 0 750	4 = 0 813 5 = 0 875 6 = 0 938 7 = 1 000	8 = 1 563 9 = 1 625 A = 1 688 B = 1 750	C = 1 813 D = 1 875 E = 1 938 F = 2 000

*Add 0.5 to values shown for 0-7 if channel is programmed for 5 bits/char

	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
	RECEIVER CLOCK SFI FCT				TRANSMITTER CLOCK SFI FCT			
USRA CSR8	See text				See text			

	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
	MISCELLANEOUS COMMANDS				DISABLE Tx	ENABLE Tx	DISABLE Rx	ENABLE Rx
CRA CHB	See text				0 = no 1 = yes			

	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
	RECEIVED BREAK	FRAMING ERROR	PARITY ERROR	OVERRUN ERROR	TxEPT	TxRDY	FFULL	RxRDY
SRA SRB	0 = no 1 = yes	0 = no 1 = yes	0 = no 1 = yes	0 = no 1 = yes	0 = no 1 = yes	0 = no 1 = yes	0 = no 1 = yes	0 = no 1 = yes

*These status bits are appended to the corresponding data character in the receive FIFO. A read of the status register provides these bits (7-5) from the top of the FIFO together with bits 4-0. These bits are cleared by a reset error status command. In character mode they are discarded when the corresponding data character is read from the FIFO.

	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
	OP7	OP6	OP5	OP4	OP3		OP2	
OPCR	0 = OPR[7] 1 = TxRDYB	0 = OPR[6] 1 = TxROYA	0 = OPR[5] 1 = RxRDY/ FFULLB	0 = OPR[4] 1 = RxRDY/ FFULLA	00 = OPR[3] 01 = C/T OUTPUT 10 = TxCB (1X) 11 = RxCB (1X)		00 = OPR[2] 01 = TxCA (18X) 10 = TxCA (1X) 11 = RxCA (1X)	

	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
	BRQ SET SELECT	COUNTER/TIMER MODE AND SOURCE			DELTA IP3 INT	DELTA IP2 INT	DELTA IP1 INT	DELTA IP0 INT
ACR	0 = sel1 1 = sel2	See table 4			0 = off 1 = on			

	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
	DELTA IP3	DELTA IP2	DELTA IP1	DELTA IP0	IP3	IP2	IP1	IP0
IPCR	0 = no 1 = yes	0 = low 1 = high						



ABBILDUNG: 176 TEIL1 STEUERWORTFORMAT DES 2681
(LITERATURHINWEIS V A L V O , SIEHE ANHANG)

Preview

Table 2. REGISTER BIT FORMATS (continued)

	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
ISR	INPUT PORT CHANGE	DELTA BREAK B	RxRDY/ FFULLB	TxRDYB	COUNTER READY	DELTA BREAK A	RxRDY/ FFULLA	TxRDYA
	0 = no 1 = yes	0 = no 1 = yes	0 = no 1 = yes	0 = no 1 = yes	0 = no 1 = yes	0 = no 1 = yes	0 = no 1 = yes	0 = no 1 = yes
IMR	IN. PORT CHANGE INT	DELTA BREAK B INT	RxRDY/ FFULLB INT	TxRDYB INT	COUNTER READY INT	DELTA BREAK A INT	RxRDY/ FFULLA INT	TxRDYA INT
	0 = off 1 = on	0 = off 1 = on	0 = off 1 = on	0 = off 1 = on	0 = off 1 = on	0 = off 1 = on	0 = off 1 = on	0 = off 1 = on
CTUR	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
	C/T[16]	C/T[14]	C/T[13]	C/T[12]	C/T[11]	C/T[10]	C/T[9]	C/T[8]
CTLR	BIT7	BIT6	BIT5	BIT4	BIT3	BIT2	BIT1	BIT0
	C/T[7]	C/T[6]	C/T[5]	C/T[4]	C/T[3]	C/T[2]	C/T[1]	C/T[0]

ABBILDUNG: 1/6 TEIL 2 STEUERWORTFORMAT DES 2681

Register CSRA, CSRB CHANNEL A bzw. B CLOCK SELECT

Das Steuerwort für dieses Register bestimmt die Baudrate für den Kanal A als Empfänger gemäß folgender Tabelle:

CSRA--Bits 7 6 5 4	A C R		BAUD
	Bit 7 = 0	Bit 7 = 1	
0 0 0 0	50	75	
0 0 0 1	110	110	
0 0 1 0	134,5	134,5	
0 0 1 1	200	150	
0 1 0 0	300	300	
0 1 0 1	600	600	
0 1 1 0	1200	1200	
0 1 1 1	1050	2000	
1 0 0 0	2400	2400	
1 0 0 1	4800	4800	
1 0 1 1	9600	9600	
1 1 0 0	38,4 k	19,2 k	
1 1 0 1	Timer	Timer	
1 1 1 0	IP4-16fach	IP4-16fach	
1 1 1 1	IP4-1fach	IP4-1fach	

Der Empfängertakt liegt immer um das 16-fache unterhalb der Baudrate, ausgenommen bei dem Code "1111".

Die Bits 3 bis 0 des Registers CSR-Kanal A bzw. B definieren lediglich die Inputbits 3 für den Taktfaktor:

CSR-Kanal A u. B; Bits				ACR, Bit 7=0	ACR, Bit 7=1
3	2	1	0		
1	1	1	0	IP3 - 16fach	IP3 - 16fach
1	1	1	1	IP3 - 1fach	IP3 - 1fach

Das Register ACR, als AUXILLARY CONTROL REGISTER bezeichnet, hat die Aufgabe, die gewünschte Betriebsart (MODE) zu definieren. Zur Erläuterung dient folgende Tabelle:

A C R	Bits	Betriebsart	Taktquelle
6	5	4	
0	0	0	Zähler extern über IP2
0	0	1	Zähler TxC Kanal A, 1fach
0	1	0	Zähler TxC Kanal B, 1fach
0	1	1	Zähler Quarz oder extern :16
1	0	0	Timer extern über IP2
1	0	1	Timer extern über IP2 :16
1	1	0	Timer Quarz oder extern.
1	1	1	Timer dto, jedoch :16

Das Bit 7 des ACR Registers bestimmt die beiden " Hauptgruppen" der möglichen Baudraten wie folgt:

Bit 7 = 0 (Set 1)

Baudraten : 50, 110, 134.5, 200, 300, 600, 1.05k, 1.2k,
2.4k, 4.8k, 7.2k, 9.6k, 38.4k

Bit 7 = 1 (Set 2)

Baudraten : 75, 110, 134.5, 150, 300, 600, 1.2k, 1.8k,
2.0k, 2.4k, 4.8k, 9.6k, 19.2k

Die Auswahl kann für beide Kanäle getrennt erfolgen, CSRA für Kanal A und CSRB für Kanal B. Die Bits 3-0 stehen in Verbindung mit den Inputbits 3-0 (CHANGE OF STATE INTERRUPT ENABLE).

Register ISR (INTERRUPT STATUS REGISTER)

Dieses Register gibt den Zustand der Interrupts wieder und sind für den Anfänger ohne besondere Bedeutung.

Die Abbildung 177 zeigt Ihnen das Schaltbild einer doppelten seriellen Schnittstelle mit dem 2681. IC2 und IC3, bzw. IC4 und IC 5 sind die Pegelwandler 75188 bzw. 75189. In dieser Schaltung werden die drei Ausgangsbits OP7 - OP5 zur Anzeige bestimmter Zustände beim seriellen Datentransfer eingesetzt:

OP 7 Transmitter Ready Kanal B
OP 6 Transmitter Ready Kanal A
OP 5 Receiver Ready




ABBILDUNG: 177
 SCHALTPLAN ZUR SERIELLEN
 SCHNITTSTELLE MIT DEM 2681

Da die Ausgangsbits L-aktiv sind, muß zur korrekten Anzeige ein Inverter, IC6, eingebaut werden. Die Widersände R4-R6 haben die Aufgabe, den Strom der Leuchtdioden auf ein zulässiges Maß von max. 20 mA zu begrenzen.

Ein weiterer Inverter wird für den System-Reset verwendet, da dieser L-aktiv ist, der 2681 jedoch einen H-aktiven voraussetzt. An den Pin 35 schliessen Sie den Ausgang des Adressdecoders des Kapitels 6.1 an. Bei dem 2681 ist der universelle Adressdecoder nicht verwendbar, da dieser zur Generierung der Chip-Select-Signale die Adressbits A3 und A2 benötigt, der 2681 aber 4 Adressleitungen zur Steuerwortübergabe voraussetzt.

Der eingebaute Baudratengenerator wird durch den externen Quarz an den Anschlüssen 33 und 32 aktiviert.

Eine weitere angenehme Möglichkeit bietet der 2681 durch die Eingabebits, die auch hardwaremäßig programmiert werden können und direkt die entsprechenden Register beeinflussen. Von dieser Möglichkeit sollten Sie allerdings nach ausgiebigem Studium der umfangreichen Applikation Gebrauch machen. Das Schaltbild zeigt Ihnen die Hardwareprogrammierung der Eingabebits IP6-IP4 über einen DIL Schalter.

Bedenken Sie, daß zum Betrieben der Schnittstelle eine allgemeine Versorgungsspannung von 5 Volt erforderlich ist sowie eine Spannung von +- 12 Volt für den Pegelwandler-IC.

Ein weiterer, sehr häufig anzutreffender Schnittstellen-IC ist der AY3-1015 von GENERAL INSTRUMENTS. (Adresse, siehe Anhang)

BAUTEILE:

IC 1	=	2681 (VALVO, SIGNETICS)
IC 2,4	=	MC 1488 oder 75188
IC 3,5	=	MC 1489 oder 75189
IC 6	=	7404

R 1-3 = 3 x 4,7 kOhm R 4-6 = 270 Ohm
C 1,2 = 20 pF
Q = Quarz 3,6864 MHz
D 1-3 = Leuchtdioden

25. STATISCHES PERIPHERES TESTSYSTEM (SPT)

Ist es doch ärgerlich, wenn die mit viel Mühe und Sorgfalt aufgebaute Schaltung nicht auf Anhieb funktioniert. Aber wer verfügt schon über einen kompletten Meßpark mit Oszillograph und anderen teureren Geräten, um dem Fehler auf die Spur zu kommen. Besonders gut sind diejenigen dran, die zu ihren Freunden oder Bekannten Techniker zählen, die für sie die zeitraubende Tätigkeit der Funktionskontrolle übernehmen. übernehmen.

Alle anderen können bei den hohen Taktfrequenzen mit Logiktester oder Vielfachmeßgerät überhaupt nichts mehr anfangen. Daß sich nicht jeder einen teureren Oszillographen anschaffen muß, um seine peripheren Schaltungen genau überprüfen zu können, beweist dieses Kapitel !

Jeder Rechner arbeitet nur mit zwei unterschiedlichen Spannungspegeln, logisch 0 und logisch 1. Der Wechsel zwischen diesen beiden Zuständen läuft mit sehr hoher Geschwindigkeit ab, um die erforderliche Schnelligkeit des Systems zu erzielen. Die obere Geschwindigkeitsgrenze ist von der maximalen Taktgeschwindigkeit der verwendeten Bausteine abhängig. Eine untere Grenze gibt es aber nicht. Macht man sich diese Aussage zunutze, so wäre es denkbar, die Ereignisse so zu verlangsamen, daß die Ergebnisse bequem mit einem Vielfachmeßgerät zu beobachten sind und Fehlerquellen so leichter aufzufinden.

Alle Ereignisse eines Mikroprozessors sind im Prinzip statisch, dh. zu einem bestimmten festgesetzten Zeitpunkt muß ein bestimmtes Signal für eine feste Zeitspanne anliegen. Mit dem Testsystem dieses Kapitels lassen sich mit Schaltern diese Ereignisse so lange wie erforderlich fest definieren.

Der Schaltplan der Abbildung 178 zeigt Ihnen den Aufbau dieses Testsystems. Im oberen Teil werden die 8 Daten und 16 Adressen bestimmt. Dieser Ausschnitt ist insgesamt 24 mal erforderlich, zur besseren Übersicht wurde er nur zweimal, stellver-





Abbildung: 178
 Statisches
 Peripheres
 Testsystem

treten für ein Adressbit und ein Datenbit abgebildet.

Als Schalter kann man zwar Kippschalter verwenden, doch DIL-Schalter erfüllen den gleichen Zweck und sind platzsparender und kostengünstiger.

Bei einer offenen Schalterstellung S1 liegt auf der jeweiligen Adress- oder Datenleitung ein L-Pegel an. Eine geschlossene Schalterstellung wird als H-Pegel angesehen und die hierfür zuständige Leuchtdiode brennt.

Neben den Daten- und Adressleitungen sind noch bestimmte Steuerleitungen für periphere Anwendungen unumgänglich.

Für unser System wurden folgende Systemanschlüsse ausgewählt:

-MREQ-	Memory Request
-IORQ-	I/O Request
-WR-	Write
-RD-	Read

Weitere Steuerleitungen sind in der Regel nicht erforderlich und auch aus Platzgründen auf einer Europa-Karte nicht mehr unterzubringen. Selbstverständlich können Sie weitere Systemleitungen hinzufügen.

Da alle Steuerleitungen L-aktiv sind, ist ein erhöhter Aufwand erforderlich, um die Kontroll-Led anzusteuern. Im unteren Teil des Schaltplans ist eine Steuerleitung als Beispiel angedeutet. Mit einem NAND-Gatter, einem 7400, wird das Signal zunächst invertiert und anschließend einer Transistor Treiberstufe zugeführt. Die dazugehörige Leuchtdiode brennt dann, wenn der Schalter S2 geöffnet ist. Pull-up-Widerstände R1 und R5 sorgen dafür, daß je nach Schalterstellung der korrekte Pegel anliegt. Der gesamte untere Teil des Schaltplans ist für jede der vier Steuerleitungen einmal erforderlich.

Das Platinenlayout zu diesem Testsystem ist in der Abbildung 179 dargestellt. Durch die Vielzahl der Leitungen ist eine enge Leiterbahnführung notwendig, wenn man das Format einer EURO-Platine nicht verlassen möchte.




ABBILDUNG: 179
 PLATINENLAYOUT DES STATISCHEN PERIPHEREN
 TESTSYSTEMS (SPT)

Den dazugehörigen Bestückungsplan finden Sie in der Abbildung 180. Für das Statische Periphere Testsystem (SPT) sind folgende Bauteile notwendig.

BAUTEILE:

IC 1 = 7400	R 2 = 4 x 470 Ohm
R 1 = 4 x 470 Ohm	R 3 = 4 x 4,7 K
R 4 = 24 x 470 Ohm	R 5 = 24 x 470 Ohm
	1/8 Watt stehend.
D 1 = 24 x LED grün 1,8 mm	D 2 = 4 x LED gelb
	3mm
S 1 = 3 x 8-fach DIL-Schalter	
S 2 = 1 x 4-fach DIL-Schalter	
X 1 = 32-polige VG-Buchse Bauform a+c	
X 2 = 32-polige VG-Steckerleiste gewinkelt, Bauform a+c	

AUFBAUHINWEISE:

Vor dem Bestücken der Platine sollten Sie sich unbedingt diese Aufbauhinweise sorgfältig durchlesen, denn diese Platine birgt einige Besonderheiten:

Für die vier DIL-Schalter müssen entsprechende Fassungen verwendet werden, damit diese einerseits nach oftmaligem Gebrauch leicht auszutauschen sind und andererseits etwas erhöht sitzen, damit die Bedienung vereinfacht wird.

Anschließend sind die 6 Drahtbrücken zu legen.

Bei den Widerständen R1, R2 und R3 ergeben sich keine Probleme. Als Leuchtdioden für die Systemanschlüsse (D2) sind gelbe LEDs mit 3 mm Durchmesser zu verwenden.

Die 24 Begrenzungswiderstände R4 werden liegend montiert. Anders verhält es sich mit den Pull-up Widerständen R5. Hier müssen in jedem Fall 1/8 Watt-Typen verwandt werden, da größere




Abbildung: 180

STATISCHES PERIPHERES TESTSYSTEM

nicht mehr nebeneinander in die engen Leiterbahnen passen. Diese Widerstände werden nur einseitig stehend angelötet. Die oberen Enden werden miteinander durch eine Drahtbrücke verbunden und an die positive Betriebsspannung (+ 5V) gelegt. Diese betreffende Bohrung ist im Bestückungsplan mit " Z " markiert. Als Hilfsmittel hierzu, betrachten Sie bitte das Foto der Abbildung 181. Die gleiche Prozedur ist bei den Leuchtdioden für Adressen und Daten zu vollziehen. Das Platinenlayout bietet Ihnen hierbei zwei unterschiedliche Möglichkeiten. Entweder können Sie hier 3 8-fach LEDs im DIL-Gehäuse einbauen, wie sie beispielsweise im NF-Bereich für Aussteuerungsmeßgeräte zu finden sind, oder Sie benutzen einfache LEDs, die dann aber aus Platzgründen nur einen Durchmesser von 1,8 mm aufweisen dürfen, was aber vollkommen ausreichend ist.

Wählen Sie die erste Methode, sollten Sie auf jeden Fall Fassungen verwenden.

Die Leuchtdioden werden nur mit der Anodenseite mit der Platine verbunden. Die Kathodenseite muß auf der Lötseite mit einem Draht verbunden werden und der gemeinsamen Masse zugeführt werden. Achten Sie hierbei, daß Sie keinen Kurzschluß mit der Anodenseite machen.

Zusätzlich sollten Sie auf der Lötseite vier Gummifüße zur besseren Stabilität anbringen.

X1 ist eine VG-Buchse in der Bauform a+c. Achten Sie unbedingt darauf, daß sich die Markierung 1c oben links befindet und dementsprechend 32 a unten rechts. Vergewissern Sie sich vor dem Löten auf diese Einbaulage und vergleichen Sie diese mit dem Bestückungsplan, da bei einem Fehler Sie später keine Platine mehr testen können.

X2 ist ein gewinkelter VG-Stecker, ebenfalls Bauform a+c. Achten Sie auch hier auf die korrekte Einbaulage, die von der Buchse abweicht.

Fast alle Platinen dieses Buches sind so gehalten, daß sie zur Überprüfung in die Buchse X1 gesteckt werden können und zwar so, daß die Lötseite zu Ihnen zeigt. Dieses erleichtert das Arbeiten an den Schaltungen sowie das Messen von logischen Pegeln sehr. Für Sonderfälle können Sie sich ein Adapterkabel

anfertigen, welches Sie mit einer VG-Buchse versehen und in den Stecker X2 einstecken können.

Selbstverständlich müssen Sie das Testsystem an eine eigene 5 Volt Versorgungsspannung anschließen, die mindestens eine Stärke von 0,5 Ampere aufweist. Über diese Spannung wird auch die zu prüfende Schaltung versorgt, gleichgültig, ob sie über den Anschluß 14 a oder 30 c ihre Versorgung bezieht.

Wie man an effektivsten mit dem Testsystem arbeitet und Fehler sucht, wird in einem eigenen Kapitel näher erläutert.

Die Fotos der Abbildungen 181 - 183 zeigen den Musteraufbau eines SPTs.




ABBILDUNG: 181

TEILANSICHT DES SPT. ZU SEHEN SIND HIER DIE 1,8 MM LEUCHTDIODEN FÜR DIE ANZEIGE DES ADRESS- UND DATENBUS

ABBILDUNG: 182

TEILANSICHT DES SPT MIT DER INVERTIERUNG DER STEUERSIGNALE
DURCH DEN 7400





ABBILDUNG: 183

STAISSCHES PERIPHERES TESTSYSTEM

DIE ANZEIGE DER DATEN UND ADRESSEN GESCHIEHT MIT 1,8 MM LEDs.
AUF DER LINKEN SEITE 3 MM LEDs FÜR DIE VIER CPU-SIGNALE.
DIE 24 PULL-UP WIDERSTÄNDE MÜSSEN STEHEND MONTIERT WERDEN.
IM UNTEREN TEIL DIE DIL-SCHALTER.
ZU ERKENNEN IST DIE ADRESSE F8F4 UND DAS AKTIVIEREN DER
DATENBITS D7 UND D0



26. LOGIKTESTER

Dieses kleine und preiswerte Meßgerät eignet sich hervorragend zur Überprüfung von logischen Zuständen bei digitalen Schaltungen. Durch eine 7-Segment Anzeige wird der jeweilige Zustand entweder " H " für logisch 1 oder " L " für logisch 0 angezeigt.

Das Herz der Schaltung ist ein Vierfach NAND-Gatter vom Typ 7400. Zur Erinnerung nochmals die Wahrheitstabelle dieser logischen Funktion:

Eingang		Ausgang
E1	E2	A
L	L	H
H	L	H
L	H	H
H	H	L

Der Ausgang A eines NAND-Gatters wird dann und nur dann einen L-Pegel aufweisen, wenn beide Eingänge einen H-Pegel haben. In allen anderen Fällen wird der Ausgang A einen H-Pegel aufweisen.

Die Abbildung 184 zeigt Ihnen den Schaltplan des Logik-Testers. Das Platinenlayout mit Bestückungsplan zeigt die Abbildung 185.

Mit den NAND-Gattern 1 und 2 ist ein sogenannter Niveau-Schalter aufgebaut, der die Höhe der Eingangsspannung feststellt und danach die Folgegatter ansteuert. Diesen Niveau-Schalter betrachten wir nun im einzelnen zusammen mit dem Schaltplan:




Abbildung: 184
 LOGIKTESTER





Abbildung: 185
LOGIKTESTER

EIN	AUS-1	AUS-2
L	H	H
H	L	L
offen	L	H

Die Anzahl der möglichen Kombinationen an den Ausgängen 1 und 2 reicht zur Unterscheidung der drei Eingangszustände, Low, High und Offen, vollkommen aus. Die beiden Widerstände R1, R2 und die Diode D1 können mit den beiden Gattern G1 und G2 eindeutige Aussagen über die Eingangsspannung machen. Je ein Gattereingang ist fest mit der Plusspannung verbunden, liegt also an einem H-Pegel. Die beiden anderen Eingänge liegen über R2 an Masse. Dieser Widerstandwert muß so gewählt werden, daß der Spannungsabfall mit Sicherheit als L-Pegel angesehen wird. Der Spannungsabfall von 0,7 Volt, der sich zu dem des Widerstandes R2 addiert, ergibt in jedem Fall einen Wert, der vom Gatter 1 als H-Pegel angesehen wird.

Liegt nun am Meßeingang beispielsweise eine L-Spannung an, so fließt der Strom nicht über R2 nach Masse, sondern über den kleinen Widerstand R1 an das NAND-Gatter G1. Da der zweite Eingang dieses Gatters fest mit der Betriebsspannung verbunden ist, ist aus der Tabelle zu sehen, daß der Ausgang-1 dann einen H-Pegel annimmt. Am zweiten Gatter herrschen die gleichen Bedingungen, und demnach ist der Ausgang-2 ebenfalls H. Liegt am Eingang ein H-Pegel an, befinden sich beide Eingänge von G1 an einem H-Pegel, und der Ausgang hierzu dann auf einem L-Pegel. Über die Diode wird auch der Eingang von G2 in einen H-Pegel versetzt, so daß dieser Ausgang ebenfalls an einem L-Pegel liegt.

Liegt dagegen kein Eingangssignal an (offen), so befindet sich der Ausgang-1 in einem L-Zustand und Ausgang-2 in einem H-Zustand.

Zur Darstellung der logischen Zustände wird eine 7-Segment-Anzeige mit gemeinsamer Anode verwendet. Da nur die Symbole L (= Low), H (= High) und O (= Offen) benötigt werden, kann man die Segmente e und f, die immer leuchten, über den Widerstand R7 an Masse legen. Die Segmente b und c leuchten immer zusammen, sie sind fest miteinander verbunden. Zur vollständigen Steuerung sind demnach nur noch vier Segmente erforderlich, die sich durch die beiden Gatter G3 und G4 erzeugen lassen. Die folgende Tabelle verdeutlicht dieses:

EIN	LOW	HIGH	OFFEN
A	H	L	L
B	H	L	H
C	L	H	H
D	H	H	L
Segm.	d	bcg	abcd

Zum Beispiel darf das Segment g nur dann leuchten, wenn das Eingangssignal "H" ist. Aus der Tabelle und dem Schaltplan folgt daraus, daß dieses Segment mit dem Ausgang B verbunden sein muß, denn dieser ist immer dann "L", wenn die Eingangsspannung "H" ist. Die Segmente b und c dürfen nur dann aufleuchten, wenn der Eingang "H" führt, oder wenn kein Signal vorhanden ist. Dieses trifft für das Ausgangssignal A zu, welches für die Segmente b und c herangezogen wird.

Die größte Schwierigkeit bereitet das Segment d, es soll nämlich nur dann aufleuchten, wenn "L" am Eingang ansteht und wenn kein Signal vorhanden ist. Keines der vier Ausgangssignale erfüllt diese Bedingung. Allerdings läßt sich mit Hilfe von zwei Dioden dieses Segment von den Signalen C und D steuern. Befindet sich der Eingang auf einem L-Pegel, so wird Segment d über die Diode D2 und Ausgang auf Masse gelegt und leuchtet. Liegt kein Signal an, so wird das Segment über die Diode D3 und Ausgang D auf Masse gelegt und leuchtet ebenfalls.

Sollten einmal beim Arbeiten die Buchstaben "H" und "L" gleichzeitig aufleuchten, so handelt es sich bei der zu messenden Spannung um eine pulsierende Spannung, meistens ein Rechteck, bei dem der Wechsel zwischen H und L so rasch geschieht, daß beide Buchstaben gleichzeitig erscheinen.

Bauteile:

R 1	= 100 Ohm	R 2	= 1 k
R 3-7	= 220 Ohm	C 1	= Elko 220 uF/16V lieg.
IC	= 7400		
D 1-3	= 1N 4148		
Anz	= 7-Segment Anzeige mit gemeinsamer Anode,		
	z.B. CQY 91A oder FND 507 o. ä. auf einer Fassung		

Aufbauhinweise:

Das Bestücken der Platine dürfte auch für den weniger Geübten problemlos sein. Für die Anzeige sollten Sie zur besseren Lesbarkeit IC-Fassungstreifen verwenden, damit diese etwas erhöht montiert werden kann. Da die Platine sehr schmal gehalten ist, eignet eine durchsichtige Verpackungsdose ideal zum Einbau. Die Versorgungsspannung des Logiktesters muß 5 V betragen und kann aus dem zu prüfenden Gerät entnommen werden. Als Testspitze eignet sich beispielsweise fester Kupfer- oder Silberdraht, den Sie aber fast bis zur Spitze isolieren sollten, damit beim Abrutschen im Testgerät kein Schaden entstehen kann.

27. HEXADEZIMALE ANZEIGE FÜR DAS SPT

Für den normalen Gebrauch ist die binäre Anzeige des statischen peripheren Testsystems vollkommen ausreichend, zumal der Lerneffekt für das Rechnen im dualen System nicht zu unterschätzen ist.

Wer aber dennoch auf etwas Komfort Wert legt und die Einstellung der DIL-Schalter hexadezimal überprüfen möchte, für den ist dieses Kapitel das richtige.



Ein besonderes Problem liegt darin, einen geeigneten Decoderbaustein zu finden, der in der Lage ist, den binären, über DIL-Schalter, eingestellten Wert, hexadezimal umzuschlüsseln und gleichzeitig Treiber für 7-Segment Anzeigen ist.

Im gesamten Standard TTL Programm der 74-iger Serie gibt es keinen Schaltkreis, der diese Bedingung erfüllt, auch bei den üblichen CMOS-ICs werden Sie vergeblich suchen. Decoderbausteine sind zwar reichlich vorhanden, aber wenn es darum geht, die hexadezimalen Werte von A bis F korrekt anzuzeigen, so scheiden sie fast alle aus.

Der 7447 hat beispielsweise die äußerst unangenehme Eigenschaft, Binärwerte über 9 durch " Balken " anzuzeigen. Andere ICs wiederum decodieren in das Dezimalsystem, andere benötigen zusätzliche Treiber zur Ansteuerung der Anzeigen.

Eine Ausnahme bildet der 9368 von der Firma FAIRCHILD, der alle erforderlichen Bedingungen erfüllt. Neben einer "echten" Decodierung der binären Werte, kann eine 7-Segment Anzeige über die strombegrenzten Open-Kollektor Ausgänge angesteuert werden.

Für die vollständige Darstellung sind vier ICs für die Adressen und zwei ICs für den Dateninhalt mit insgesamt sechs Anzeigen notwendig. Das Schaltbild der Abbildung 186 zeigt Ihnen den



DATEN




Abbildung: 1 0 6
hex. ANZEIGE

Aufbau. An den Binäreingängen A - D werden die zu decodierenden Anschlüsse zugeführt, wobei A das höchstwertige und D das niederwertigste Bit darstellt. Die Anschlußbelegung, die bei allen ICs des Schaltplans identisch ist, wurde zur besseren Übersicht nur einmal beim IC 1 vollständig abgebildet. Der 9368 besitzt einen ENABLE, der mit der Chip - Select Funktion gleichzusetzen ist, mit der der IC gesteuert werden kann. Sinnvollerweise wird dieser Pin für diese Anwendung fest an 0 Volt (L-Pegel) gelegt.

Als 7-Segment Anzeige eignet sich jeder Typ, der über eine gemeinsame Kathode verfügt. Die Stromversorgung für die gesamte Schaltung muß in jedem Fall aus einem eigenen Netzteil entnommen werden, da bei einer Betriebsspannung von 5 Volt die Schaltung ca. 700 mA aufnimmt.

Ein Platinenlayout zu dieser Schaltung wird hier nicht vorgestellt, denn dieses hängt vom jeweiligen Anwendungsfall ab. Eine Möglichkeit des Einsatzes besteht darin, daß Sie die Schaltung entweder über ein Verbindungskabel oder direkt am letzten Stecker des " S P T " anschließen können.

Natürlich können Sie auch das " S P T " , die Decoder-schaltung und das Netzgerät zusammen in ein gemeinsames Gehäuse einbauen.

28. METHODISCHE FEHLERSUCHE MIT DEM SPT

Jeder muß damit rechnen, daß die mühsam aufgebaute Schaltung nicht so funktioniert, wie man es sich eigentlich vorstellte. Die Bastelkiste ist voll von solchen " Erprobungen " und viele Bauteile können so nicht mehr verwendet werden.

Das Endergebnis ist fast immer, daß entweder die Schaltung nochmals aufgebaut wird, ohne daß man bei der ersten den Fehler gefunden hatte, oder man sucht sich eine andere aus und macht sich mit neuem Optimismus ans Werk.

Beide Möglichkeiten sind unbefriedigend.

Diejenigen, die erfahrene Hobbybastler oder gar Techniker zu ihren Freunden zählen, sind hier etwas besser beraten. Aber ist es nicht lästig, wegen jeder Kleinigkeit sofort die " Flinte ins Korn zu werfen " und die Reparatur anderen zu überlassen ?

Handelt es sich doch in den meisten Fällen nur um winzige Kleinigkeiten, die man vergessen oder übersehen hat.

Im Kapitel des STATISCHEN PERIPHEREN TESTSYSTEMS konnten Sie bereits nachlesen, daß zur Überprüfung fast aller Funktionen der Hardware Erweiterungen keine speziellen Meßgeräte notwendig sind. In den meisten Fällen genügt neben dem statischen peripheren Testsystem, ein entsprechendes externes Netzteil und ein Vielfachmeßgerät oder ein einfacher Logiktester.

```


*****
*
* Grundsätzlich sollten Sie es sich zur Gewohnheit *
* machen, J E D E aufgebaute Hardware - Erweiterung *
* mit dem STATISCHEN PERIPHEREN TESTSYSTEM zu über- *
* prüfen !! *
*
* Sollten Sie nämlich durch eine kleine ungewollte *
* Lötverbindung einen Kurzschluß auf der Erweiterung *
* haben, so kann dies bei einem Anschluß an den *
* CPC 464 großen Schaden anrichten, während es *
* beim Aufstecken auf das Testsystem sofort erkannt *
* wird. *
*
*****


```


Im folgenden wird Ihnen eine Checkliste vorgestellt, an Hand derer Sie bei der Fehlerüberprüfung vorgehen sollten. Von dieser Checkliste sollten Sie sich eine Fotokopie anfertigen und alle Punkte sorgfältig durcharbeiten und die Ergebnisse auf der Liste vermerken.

In diesem Zusammenhang wird noch auf eine " Sünde " aufmerksam gemacht : Für viele, insbesondere Neulinge, ist das methodische Arbeiten noch nicht so geläufig. Da wird hier probiert und dort ziellos gemessen, ohne Methode und Sinn. Gewöhnen Sie sich diese Arbeitsweise nicht an ! Endlos lange Zeit wird mit der Überprüfung vergeudet und das Ergebnis ist, daß die Schaltung immer noch nicht läuft.

Manche Punkte der Checkliste erscheinen trivial und man ist leicht geneigt, entweder hier nicht die notwendige Sorgfalt walten zu lassen oder diese Punkte ganz zu übergehen. Die Aufstellung der Checkpunkte wurde an vielen Schaltungen dieses Buches erfolgreich getestet und wenn Sie alle Anweisungen beherzigen, werden auch Sie Ihre Schaltung zum Laufen bringen. Den folgenden Ablauf eines Tests können Sie auch als Flußdiagramm in der Abbildung 187 1-3 ersehen.







A. O P T I S C H E R T E S T

=====

1. Vergleichen Sie den Bestückungsplan mit Ihrer Platine. Kontrollieren Sie insbesondere Dioden, Elkos und integrierte Schaltkreise auf korrekte Polarität bzw richtige Einbaulage.
2. Untersuchen Sie genau, ob Sie alle benötigten Anschlüsse, dies gilt insbesondere für integrierte Schaltkreise, Buchsen und Stecker, auch angelötet haben.
3. Markieren Sie die Bauteile auf der Platine, die Sie aus " alten " Platinen entlötet und wiederverwendet haben.
4. Vergleichen Sie das Platinenlayout mit dem Schaltplan. Vielleicht ist hier ein Fehler unterlaufen. Vergleichen Sie alle Leiterbahnen mit dem Schaltplan und kreuzen Sie auf dem Schaltplan die korrekt überprüften an.

B. M E C H A N I S C H E R T E S T

=====

1. Untersuchen Sie die Platine auf feine Haarrisse und ungewollte Leiterbahnverbindungen. Haben Sie keine Lupe zur Hand, so sollten Sie die Platine unbedingt gegen eine starke Lichtquelle halten.
2. Prüfen Sie alle Lötungen nach und rütteln Sie ruhig einmal an den Bauteilen, ob diese fest sitzen.

C. PRÜFUNG MIT DEM STATISCHEN PERIPHEREN TESTSYSTEM (PSB)

=====

1. Schließen Sie ein externes Netzgerät an das PSB an. In jedem Fall ist ein mA-Meter (max. 500 mA) erforderlich. Zusätzlich benötigen Sie noch ein Vielfachmeßgerät (Spannungsbereich 6 - 10 Volt) oder einen einfachen Logiktester.

Die zu prüfende periphere Schaltung wird in den ersten Steckplatz des PSB aufgesteckt und zwar so, daß die Lötseite zu Ihnen zeigt.

Die Minus-Strippe des Vielfachmeßgerätes wird mit der allgemeinen Masse verbunden.

(Noch keine Spannung einschalten !!)

Die Plus-Strippe ist Ihr **HANDWERKSTZEUG** . Hier sollten Sie in jedem Fall eine geeignete Meßspitze besitzen. Krokodilklemmen, Bananenstecker, oder ähnliches sind vollkommen ungeeignet, da Sie hier beim Abrutschen zu leicht Schaden anrichten können.

2. Mit einem dünnen Filzstift sollten Sie sich jetzt die IC - Nummerierung auf der Lötseite eintragen, ebenso sollten Sie sich den Pin 1 aller ICs, sowie die Plus- und Masseleitungen kennzeichnen, damit Sie die Platine nicht dauernd zur Bestückungsseite herumdrehen müssen. Bei allen Platinen dieses Buches sind bereits die wichtigsten Kennzeichnungen auf der Lötseite angebracht.
3. Legen Sie sich Schaltplan, Bestückungsplan und Platinenlayout zurecht.
4. Alle Schalterstellungen des PSB auf Null, d.h. keine Adress-, Daten- oder Steuerleitungen sind zu aktivieren. Keine Leuchtdiode darf brennen.
5. Legen Sie die externen 5 Volt Betriebsspannung an den

PSB. Beobachten Sie Ihren Milliampereometer. Bei einem Strom von mehr als 150 mA liegt ein Kurzschluß bzw. ein Bauteildeffekt vor.

6. Die Prüfung der peripheren Erweiterung ist nun abhängig vom verwendeten Adressdecoder. (einfach oder universell) Haben Sie eine Schaltung mit dem einfachen Adressdecoder des Kapitels 6.1 zu prüfen, so sind die folgenden Punkte für Sie relevant, beim Vorliegen des universellen Adressdecoder aus dem Kapitel 6.2, lesen Sie bitte bei dem Punkt 18 weiter.
7. Als erstes gilt es zu prüfen, ob die Schaltung auch ordnungsgemäß angesprochen, d.h. adressiert wird ! Stellen Sie auf der zu prüfenden Platine die Adresse "8" hex. ein, d.h. nur der DIL-Schalter A11 muß auf OFF stehen, und alle anderen auf " ON ". Vergleichen Sie hierzu das Foto der Abbildung
8. Auf dem PSB wird die Adresse "F8F0" eingestellt, sowie IORQ aktiviert. Beachten Sie hierzu das Foto der Abbildung
9. Prüfen Sie am Chip-Select-Anschluß des ICs, ob dort ein L-Pegel bei korrekter Adresse anliegt. Ändern Sie die Adresse am PSB auf F9F0, oder deaktivieren Sie IORQ. Jetzt muß am Chip-Select-Anschluß des ICs, da eine ungültige Adresse anliegt, ein H-Pegel anstehen. Treffen beide Bedingungen zu, so arbeitet der Adressdecoder korrekt und der Fehler liegt in der externen Beschaltung der peripheren Erweiterung. Lesen Sie hierzu ab dem Punkt 24 weiter.
10. Liegt nun dauernd ein H-Pegel am Chip-Select-Pin, so arbeitet die Adressdecodierung nicht. Überprüfen Sie nochmals:
 - ist die Adresse korrekt eingestellt ?
 - sind alle Anschlüsse der ICs 1-4 richtig gelötet ?
 - sind die Pull-Up Widerstände korrekt eingebaut ?

11. Stellen Sie wieder auf dem PSB die Adresse F8F0 ein.
Prüfen Sie folgende Bedingungen nach:
Pin 4 IC 1 muß H-Pegel haben.
Pin 3 IC 1 muß H-Pegel haben.
Pin 2 IC 1 muß H-Pegel haben.
Pin 1 IC 1 muß H-Pegel haben.
Ist dies der Fall , so arbeitet die Adressdecodierung des obersten Halbbyte (A15-A12) k o r r e k t .
Ist dies NICHT der Fall, kann folgender Fehler vorliegen:
-- Leiterbahnunterbrechung zwischen den hohen Adressleitungen zum IC 1
-- IC 1 ist defekt.

12. Prüfen Sie nach folgenden Bedingungen:

Pin 11 IC 3 muß H-Pegel haben.
Pin 0 IC 3 muß H-Pegel haben.

a. Ist dies der Fall, so arbeitet die Decodierung der Adressen A7 - A4 korrekt ("F"), und prüfen Sie jetzt noch die dazugehörigen Anschlüsse am IC 1 nach, nämlich Pin 11 und 12. Liegt dort kein H-Pegel an, so ist IC 1 entweder defekt oder Sie haben eine Leiterbahnunterbrechung zwischen IC 3 und IC 1 auf der Verbindung Pin 11 nach Pin 11 oder Pin 8 nach Pin 12.

b. Trifft die Prüfbedingung NICHT zu, so ist entweder IC 3 defekt oder eine Leiterbahnunterbrechung zwischen Stecker und den Anschlüssen 9, 10, 12, oder 13 des IC 3.

13. Prüfung des IORQ-Signals. Vergewissern Sie sich, daß auf dem PSB die IORQ-LED leuchtet.

Prüfung Pin 5 IC 1. Dort muß in H-Pegel anliegen.
Ist dies der Fall, stellen Sie den Schalter IORQ am PSB auf OFF. Jetzt muß ein L-Pegel anliegen. Das IORQ-Signal arbeitet korrekt; weiter bei Punkt 14.
Liegt KEIN H-Pegel nach dem Aktivieren von IORQ am Inverterausgang, Pin 11, IC 4 an, so dürfte es sich um einen Leiterbahnfehler zwischen IC 4 und IC 1 handeln.

Überprüfen Sie auch, ob bei aktivem IORQ ein L-Pegel an den Pins 12 und 13 am IC 4 anliegt. Wenn dies nicht der Fall ist, ist entweder IC 4 defekt oder es liegt zwischen Stecker und IC4 ein Leiterbahnfehler vor.

14. Das IORQ-Signal arbeitet nun korrekt, das bedeutet, daß beim Aktivieren des L-aktiven Signals IORQ an den Anschlüssen 12 und 13 des IC 4 ein L-Pegel anliegen muß, der Ausgang, Pin 11 und der Pin 5 des IC 1 einen H-Pegel aufweisen müssen.

15. Überprüfen Sie nun die Adressleitungen A11-A8 nach folgenden Bedingungen am IC 2.
Pin 10, IC 2 muß H-Pegel haben.
Pin 12, IC 2 muß L-Pegel haben.
Pin 13, IC 2 muß L-Pegel haben.
Pin 15, IC 2 muß L-Pegel haben.
Ist dies der Fall, lesen Sie bitte bei Punkt 16 weiter.
Wenn dies nicht der Fall ist, liegt entweder eine falsche Adresseinstellung am PSB vor oder eine Leiterbahnunterbrechung vom Stecker an die Anschlüsse 10, 12, 13, 15.

16. Kontrollieren Sie die auf der Erweiterungskarte eingestellte Adresse "8" (hex.) Bei Gleichheit mit den Adressleitungen A11-A8 muß Pin 6, IC 2, einen H-Pegel aufweisen, andernfalls einen L-Pegel. Ist dies der Fall, so arbeitet der Adressdecoder IC 2 k o r r e k t .
 - a. Ist dies nicht der Fall, überprüfen Sie die logischen Pegel an den Pins 9,11,14,1. Denken Sie daran, daß ein geöffneter Schalter, also bei A11, ein H-Pegel am Pin 9 des IC 2 erzeugen muß und alle anderen einen L-Pegel. Ist dies nicht so, haben Sie entweder das Widerstandsnetzwerk Rn falsch eingebaut oder der den DIL-Schalter, bzw. der IC 2 ist defekt.

17. Nach Ablauf der jetzigen Überprüfung müssen alle Eingänge am IC 1 einen H-Pegel aufweisen, und der Ausgang des NAND-Gatters IC 1 einen L-Pegel haben. Hiermit haben Sie Ihr Chip-Select-Signal. Wenn dies nicht so ist, tauschen Sie IC 1 aus.

18. Überprüfung des UNIVERSELLEN Adressdecoders
19. Überprüfung des obersten Halbbyte A15-12 gemäß Punkt 10.
20. Überprüfung des IORQ-Signals gemäß Punkt 13.
21. Beim universellen Adressdecoder können die Adressbits A11-A4 frei eingestellt werden. Auf der Schaltung wird nun die Adresse 9A eingestellt und auf dem PSB die entsprechende vollständige Adresse "F9A0".
22. Stimmen beide Adressen überein, so muß der Pin 6 jedes ICs (3 und 4) einen H-Pegel aufweisen. Ist dies nicht der Fall, so überprüfen Sie, welcher von beiden diesen Pegel nicht aufweist.
Überprüfen Sie IC 3 und IC 4 nach folgenden Bedingungen:

Pin 10 IC 3	H-Pegel	Pin 10 IC 4	H-Pegel.
Pin 12 IC 3	L-Pegel	Pin 12 IC 4	L-Pegel.
Pin 13 IC 3	L-Pegel	Pin 13 IC 4	H-Pegel.
Pin 15 IC 3	H-Pegel	Pin 15 IC 4	L-Pegel.

Ist dies der Fall, so sollten Sie noch die eingestellte Adresse überprüfen, hier gilt analog folgendes:

Pin 9 IC 3	H-Pegel	Pin 9 IC 4	H-Pegel.
Pin 11 IC 3	L-Pegel	Pin 11 IC 4	L-Pegel.
Pin 14 IC 3	L-Pegel	Pin 14 IC 4	H-Pegel.
Pin 1 IC 3	H-Pegel	Pin 1 IC 4	L-Pegel.

Stimmen diese Bedingungen überein, so ist einer der IC defekt, an dessen Pin 6 nicht ein H-Pegel ansteht.

23. Prüfung der generierten Chip-Select-Signale. Nach den bisherigen Prüfungen muß am Ausgang 8 des IC 1 ein L-Pegel anliegen, der als Freigabe für IC 5 dient. Aktivieren Sie nun auf dem PSB die Adresse A3, so muß am Pin 15 des IC 5 ein L-Pegel anstehen, während alle

anderen, d.h. 14,13,12, einen H-Pegel behalten.
Lesen Sie hierzu nochmals das Kapitel 6.2 durch.
Nach diesem Punkt ist die zu prüfende Schaltung
adressmäßig in Ordnung.

24. Überprüfung von CPU-Steuersignalen sowie den niederwertigsten Adressbits und den Datenbits.
Je nachdem welche Hardware Erweiterung des Buches Sie überprüfen, wird das RD und/oder das WR- Signal benötigt. Nach dem Aktivieren der beiden Signale auf dem PSB müssen Sie am IC einen L-Pegel messen, ansonsten einen H-Pegel. Ist dies nicht der Fall, so liegt höchstwahrscheinlich eine Leiterbahnunterbrechung vor.
Das gleiche müssen Sie mit den eventuell benötigten Adressbits A3-A0 durchführen, nur liegt hier nach dem Aktivieren ein H-Pegel an, ansonsten ein L-Pegel.
Die Datenleitungen werden gleichfalls überprüft.
Stellen Sie hierzu eine beliebige Datenkombination auf dem PSB ein und messen Sie am Ausgang des ICs z.B. der PIO, oder dem Interface, ob diese Datenkombination auch wirklich ansteht. Bei einem Fehler in diesem Punkt wird es sich meistens um eine fehlerhafte Durchkontaktierung oder eine Leiterbahnunterbrechung handeln.
25. Funktioniert Ihre Schaltung immer noch nicht, so können nur noch externe, defekte Bauelemente, wie Widerstände oder Transistoren die Ursache sein. Erfahrungsgemäß können Sie aber mehr als 90 % der gemachten Fehler hiermit beheben. Jetzt müssen Sie einen erfahrenen Bastler mit einem Oszillographen zu Rate ziehen, oder zur Sicherheit alle Punkte nochmals durchgehen, ob Ihnen bei der Prüfung nicht ein Fehler unterlaufen ist.

29. CPC 464 SCHALTPLAN UND ERLÄUTERUNGEN

Wohl nur die wenigsten kennen das Innenleben ihres CPC 464. Das letzte Kapitel des Buches möchte Ihnen die wichtigsten Baugruppen und deren Bedeutung im Rechner vorstellen. Hierzu dient auch der Schaltplan, den Sie in der Abbildung 188 1-4 wiederfinden. Für die Veröffentlichung sei an dieser Stelle dem Hause SCHNEIDER nochmals gedankt.

Auf dem ersten Teil des Schaltplans sind gleich zwei "alte" Bekannte dieses Buches anzutreffen, Der SOUND-IC (IC 102) und die PIO (IC 107)

Über beide brauchen wir uns an dieser Stelle nicht mehr weiter auszulassen, lesen Sie hierzu bitte die entsprechenden Kapitel durch. Im unteren Teil befindet sich die Z80-A CPU. Die Anschlußbelegung hierzu finden Sie in der Abbildung 189 und der interne Registeraufbau in der Abbildung 190.


Im zweiten Teil des Schaltplans ist neben der CENTRONICS-Ausgabe (IC 106) der 32KB ROM das wichtigste Bauteil.



Auf dem dritten Teil liegt mit der Bezeichnung IC 108 der Video-Controller HD 6845 von Hitachi.

Dieser IC hat hauptsächlich die Aufgabe, den Datenaustausch zwischen CPU und Bildschirm zu regeln und zu gestalten.


Als ein gemeinsamer Block sind die eingebauten RAM-Speicher eingezeichnet. Die ICs 105, 105, 109 und 113 haben die Aufgabe zwischen den beiden 8 Bit Adresshälften umzuschalten. Die Speicheraufteilung des CPC 464 sehen Sie in der Abbildung 191.


Im letzten Teil des Schaltplans finden Sie das GATE ARRAY vom Typ 20RA043, eine Spezialanfertigung, ebenso wie das ROM. Datenblätter oder Beschreibungen zu diesen beiden Schaltkreisen unterliegen dem Betriebsgeheimnis und sind auch sonst nirgendwo erhältlich.






TASTATUR
STECKER







Bauteile aus dem Schaltplan der Abbildung 188

integrierte Schaltkreise:	Widerstände
IC 101 = HD 74LS145	R 101 = 22 k
IC 102 = AY 3-8912	R 102 = 2,2k
IC 103 = TMM 23256P-1950	R 103- = 2,2k
IC 104 = HD 74LS153	R 112
IC 105 = HD 74LS153	
IC 106 = HD 74LS273	R 113 = 1 k
IC 107 = M5L 8255 AP-5	R 114- = 10 k
IC 108 = HK 6845 SP	R 117
IC 109 = HD 74LS153	
IC 110 = HD 74LS132	R 118 = 22k
IC 111 = Z8400 APS	R 119 = 22k
IC 112 = 74LS132	R 120 = 10k
IC 113 = 74LS153	R 121- = 1 k
IC 114 = 74LS373	R 123
IC 115 = 74LS244	
IC 116 = ZORAO43	R 124 = 2,2k
IC 117-	R 125- = 680
IC 124 = 8x HM 4864U-2	R 127
IC 125 = ZN 7400E-D3	R 128 = 220
	R 129 = 680
	R 130 = 220
Q 101 = KTC 2120Y	R 131 = 3,3k
Q 102 = KTC 1815Y	R 132 = 1k
Q 103 = ZTX 312L	R 133 = 10 k
	R 134 = 100
	R 135 = 680
X 101 = Quarz 16 MHz HC18U	R 136 = 220
	R 137 = 220
	R 138 = 12/0,5W
C 103 = 22 pF	R 139 = 12/0,5W
C 104 = 100 nF	R 140 = 100
C 102 = 47 uF/10V	R 141 = 68

R 149- = 120

R 153

R 154 = 560

Wer sich intensiver mit dem Innenleben des CPC 464 beschäftigen möchte, dem sei an dieser Stelle das FIRMWARE-Handbuch der Firma SCHNEIDER und CPC 464 INTERN aus dem Hause DATA BECKER empfohlen.

SYSTEMKONTROLLE

$\overline{M\bar{T}}$

\overline{MREQ}

\overline{IORQ}

\overline{RD}

\overline{WR}

\overline{RFSH}

CPU-KONTROLLE

\overline{HALT}

\overline{WAIT}

\overline{INT}

\overline{NMI}

\overline{RESET}

BUSKONTROLLE

\overline{BUSREQ}

\overline{BUSACK}

Ø

+ 5 Volt

Masse

DATENBUS
ADRESSEBUS

A 0

A 1

A 2

A 3

A 4

A 5

A 6

A 7

A 8

A 9

A 10

A 11

A 12

A 13

A 14

A 15

D 0

D 1

D 2

D 3

D 4

D 5

D 6

D 7





Abbildung: 189
Anschlußbelegung
der Z80 CPU

Abbildung: 190

Registerrufbau der Z 80 CPU



SPEICHER - BELEGUNG




ABBILDUNG: 191

ABBILDUNG: 192

IN DIESER BLACK-BOX VERBIRGT SICH DAS CPC 464 BETRIEBSSYSTEM





ABBILDUNG: 193

TEILAUSSCHNITT DER PLATINE MIT SOUND-IC, ROM,
PIO UND VIDEO-CONTROLLER




ABBILDUNG: 194
DER RAM MIT DEN 8 x 64KB x 1 BIT
BAUSTEINEN


ABBILDUNG: 195

INNENLEBEN DES CPC 464

SOUND-IC
AY3-8912

PIO (8255)

Z8CA CPU



ROM

ROM

ADRESS-
DECODER

8 x 64 KB x 1 BIT RAM

ANHANG A

LITERATURVERZEICHNIS

1. Z80 Interface Technik und Anwendung; E.A. Nichols, J.C.Nichols, P.E. Rony, ELEKTOR-Verlag, Gangelst, ISBN 3-921608-17-1
2. Programmierung des Z80; R. Zaks, SYBEX Verlag, Düsseldorf, ISBN 3-88745-006
3. 8255 Programmable Peripheral Interface, National Semiconductor, Dez. 1976; Nr. 426305326-001A, Printed in USA
4. Datenverarbeitung mit Mikroprozessoren, Teil 1 Hardware D. Richard, HANSER Verlag, Münche, ISBN 3 446 13887 0
5. Valvo, professionelle integrierte Spezielschaltungen, Datenbuch VALVO Hamburg, ISBN 3-87095-166-4
6. ZX Spektrum Hardware Erweiterungen, L.Schüssler, DATA BECKER, Düsseldorf, ISBN 3-89011-063-0
7. Der Commodore 64 und der Rest der Welt, Brückmann, DATA BECKER, Düsseldorf, ISBN 3-87095-166-4
8. Praxis mit Mikroprozessoren, Pelka, FRANZIS Verlag, München, ISBN 3-7723-6582-5
9. Z80 Anwendungen, J.W. Coffron, SYBEX Verlag, Düsseldorf, ISBN 3-88745-037-X
10. TTL Taschenbuch Teil 1 und 2, IWT Verlag Vaterstetten ISBN 3-88-322-008-6
11. Siemens Schaltbeispiele 1978-1979, SIEMENS, München
12. Siemens Datenbuch Integrierte Schaltungen für die Unterhaltungselektronik, 1980-81, SIEMENS, München

13. Ferranti Semiconductor A/D Converter ZN 427E-8, J-8,
FERRANTI, Issue 1, 1982
14. CPC 464 intern, Brückmann, Englisch, Gerits, DATA BECKER,
Verlag Düsseldorf, ISBN 3-89011-080-0
15. SCHNEIDER CPC 464 Firmware-Handbuch, Schneider, Türkheim
16. Mikroprozessoren, Mikrocomputer und Peripherie-Schaltungen
1982, VALVO-Datenbuch, VALVO HAMBURG ISBN 3-87095-165-6

ANHANG B

BEZUGSQUELLENVERZEICHNIS


Alle in diesem Buch vorgestellten Schaltungen können Sie als Baumappe mit Leerplatine, Bausatz oder Fertiggerät einschließlich der eventuell benötigten Software (z.B. EPROMER) bei folgender Anschrift erwerben:

R & A BALTES
Nordring 60
6620 Völklingen

ANHANG C

ANSCHLUSSBELEGUNGEN DER VERWENDETEN ICS

Im folgenden finden Sie die wichtigsten TTL-ICs mit ihren Anschlußbelegungen und wichtigsten Daten.




7 4 0 0

AUFBAU: 4 getrennte NAND Gatter mit je 2 Eingängen

ARBEITSWEISE:

Jedes der 4 Gatter kann unabhängig voneinander eingesetzt werden. Bei einem NAND-Gatter führt der Ausgang dann einen H-Pegel, wenn einer oder beide Eingänge einen L-Pegel führt. Sind beide Eingänge an einem H-Pegel liegen, ist der Ausgang auf einem L-Pegel.




7 4 0 2

AUFBAU: 4 getrennte NOR - Gatter mit je 2 Eingängen

ARBEITSWEISE:

Jedes der 4 Gatter kann unabhängig voneinander eingesetzt werden. Bei einem NOR-Gatter führt der Ausgang nur dann einen H-Pegel, wenn an allen Eingängen ein L-Pegel anliegt. Liegt an einem der Eingänge ein H-Pegel an, so führt der entsprechende Ausgang ein L-Pegel.




7 4 0 8
 =====

AUFBAU: 4 getrennte UND - Gatter mit je 2 Eingängen

ARBEITSWEISE:

Jedes der 4 Gatter kann unabhängig voneinander eingesetzt werden. Bei einem UND-Gatter wird mit einem oder beiden Eingängen auf einem L-Pegel der Ausgang auch einen L-Pegel annehmen. Sind beide Eingänge auf einem H-Pegel, so wird auch der Ausgang einen H-Pegel aufweisen.




7 4 3 0

AUFDAU: Ein NAND Gatter mit 8 Ringängen

ARBEITSWEISE:

Wenn ein oder mehrere Eingänge einen L-Pegel aufweisen, so wird der Ausgang einen H-Pegel annehmen. Wenn alle acht Eingänge H-Pegel führen, so führt auch der Ausgang einen H-Pegel.



7 4 7 4
 =====

AUFBAU: 2 D-Flip-Flop mit Löschen und Voreinstellung

ARBEITSWEISE:

Beide Flip-Flops können unabhängig voneinander verwendet werden. Ändert sich der Pegel am Takteingang (1-Clock oder 2-Clock) von einem "L" auf einen H-Pegel, so wird die an dem entsprechenden D-Eingang (1D bzw. 2D) anliegende Information zum Ausgang Q und invertiert zum Ausgang Q-nicht weitergeleitet.

Der 7474 reagiert ausschließlich auf die positive Flanke am Takteingang.


Im Normalfall sollten die Anschlüsse RESET und PRESET an einem H-Pegel liegen. Wird der Reset-Anschluß an Masse gelegt,

(L-Pegel) so geht das entsprechende Flip-Flop mit seinem Q-Ausgang auf L-Pegel, bzw. mit seinem Q-nicht auf einen H-Pegel. Umgekehrt verhält es sich mit dem Preset. Liegt dieser an Masse (L-Pegel), so geht das entsprechende Flip-Flop mit seinem Q-Ausgang auf einen H-Pegel und mit seinem Q-nicht auf einen L-Pegel.

RESET und PRESET sollten daher nie gleichzeitig an einem L-Pegel liegen, da sich dann ein instabiler Zustand ergibt.

WICHTIGE DATEN:

	TTL	LS	S	L	Einheit
minimale Taktfrequenz	15	25	75	2,5	MHz
Durchlaufverzögerung	17	29	6	65	ns
Stromaufnahme	16	4	30	2	mA



7 4 7 5

=====

AUFBAU: 4 bistabile Speicherelemente (Flip-Flop) in 2 x 2 Bit Form

ARBEITSWEISE:

Dieser IC enthält 4 Flip-Flops, die mit dem Taktimpuls, Anschluß 13 und 4, in die beiden stabilen Zustände gesteuert werden. Liegen die Freigabeanschlüsse (Enable) an einem H-Pegel, so verhalten sich die Ausgänge Q und Q-nicht entsprechend den vorliegenden Eingangspegel, d.h. auf einen L-Pegel an einem der D-Eingänge erscheint an dem dazugehörigen Q-Ausgang ein L-Pegel, bzw. ein H-Pegel am Ausgang Q-nicht. Werden die Freigabeanschlüsse an einen L-Pegel gelegt, so wird der Wert an den D-Eingängen im entsprechenden Speicher aufbewahrt und zwar so lange, bis die Freigabean-


schlüsse wieder an einem H-Pegel liegen.

ANMERKUNG:

Bei diesem Schaltkreis handelt es sich nicht um ein getaktetes System, daher ist der 7475 nicht für Schieberegisteraufgaben geeignet. Achten Sie darauf, daß bei diesem IC die Versorgungsspannung nicht an den Standardanschlüssen angelegt wird.

WICHTIGE DATEN:

typische Stromaufnahme.....32 mA
Durchlaufverzögerung.....15 ns



7 4 8 5

=====

AUFBAU: 4 Bit Vergleicher (Komperator)

ARBEITSWEISE:

Der 7485 vergleicht zwei 4 Bit Worte und zeigt an, ob sie gleich groß sind, oder welches von beiden größer ist. Die beiden zu vergleichenden Wörter werden den Eingängen A0-A3 und B0-B3 zugeführt. Sind nur 4 Bit Worte zu vergleichen, so ist der Übertragungsanschluß A=B an einen H-Pegel gelegt und die Anschlüsse A kleiner B, sowie A größer B an einen L-Pegel.


Sind nun die beiden zu vergleichenden Wörter gleich groß, so geht der Ausgang A=B auf einen H-Pegel, bzw. wenn das Wort A größer ist als das Wort B, so geht dieser entsprechende

Pin auf einen H-Pegel. Alle anderen Ausgänge, die die Bedingung nicht erfüllen, verbleiben auf einem L-Pegel.

Arbeitet man mit 8 Bit Worten, so ist es erforderlich, daß die Ausgänge des ersten Bit-Vergleichers, es sind die niederwertigsten Bits, mit den Übertragungseingängen der zweiten Stufe verbunden werden. Das Ergebnis der Vergleichsoperation ist nun an den entsprechenden Ausgängen der höchstwertigsten vier Bits zu erkennen, indem der der Bedingung entsprechende Ausgang H-Pegel führt.

ANMERKUNG:

Beachten Sie bei diesem IC, daß die Low-Power (L) Version eine andere Pinbelegung aufweist, als die Standard-TTL, LS-, Version.




7 4 1 3 8
 =====

AUFBAU: 3 zu 8 Decoder mit 3 Freigabceingängen

ARBEITSWEISE:

Liegt an den binär gewichteten Adresseingängen A0,A1,A2 ein 3 Bit Code an, so geht der dem Code entsprechende Ausgang Q auf einen L-Pegel, während alle anderen auf einem H-Pegel verbleiben. Dies trifft jedoch nur dann zu, wenn die Freigabe-Eingänge E1 und E2 auf einem L-Pegel liegen und E3 auf einem H-Pegel.




7 4 2 4 5
 =====

AUFBAU: 8 nicht invertierende Bus-Leitungstreiber

ARBEITSWEISE:

Mit dem Eingang DIR lässt sich die Datenrichtung steuern. Bei Bus A - B muß DIR einen H-Pegel führen, bei Bus B - A einen L-Pegel. Für einen Datentransfer muß hierbei der Freigabe-Eingang einen L-Pegel annehmen. Liegt dieser an einem H-Pegel, so werden alle Ausgänge hochohmig. Alle Eingänge besitzen eine Schmitt-Triffer-funktion. Die Ausgänge können bei der LS-Version bei H-Pegel 15 mA abgeben und bei L-Pegel 24 mA aufnehmen.




7 4 5 4 1
 =====

AUFBAU: 8 nicht invertierende Bus-Leitungstreiber

ARBEITSWEISE:

Während der 74245 bidirektional arbeitet, kann der 245 nur für eine Richtung eingesetzt werden. Die einem Eingang E zugeführten Daten erscheinen am dazugehörigen Ausgang in nicht invertierender Form, wenn die Freigabe-Eingänge G1 und G2 an einem L-Pegel liegen, andernfalls befindet sich der Baustein in einem hochohmigen Zustand. Die Ausgänge können bei einem H-Pegel 15 mA abgeben und bei einem L-Pegel 24mA aufnehmen.




4 0 4 0

=====

AUFBAU: Asynchroner 12 - stufiger Binärzähler

ARBEITSWEISE:

Beim Wechsel des Taktes von der positiven zur negativen Flanke zählt dieser Baustein eine Stelle weiter. An den Ausgängen Q1-Q12 steht der Zählwert zur Verfügung, solange der RESET-Anschluß mit der Masse verbunden bleibt. Beim Anlegen eines H-Pegels gehen alle Ausgänge auf Null zurück.



4 0 5 1


=====

AUFBAU: 1 aus 8 Multiplexer oder Demultiplexer

ARBEITSWEISE:

Der 4051 ist ein digital gesteuerter Anlogschalter, der im leitenden Zustand eine äußerst niedrige Impedanz aufweist. Die Steuerung analoger Signale bis zu 15Vss kann durch digitale Signale mit einer Amplitude von 3 bis 15 Volt erfolgen. Im analogen Betrieb werden -5 Volt dem Pin 7 und digitale Steuersignale mit "L" = Masse und "H" = +5 Volt den Eingängen A, B, C sowie INH zugeführt. Solange INH auf einem H-Pegel ist, wird kein Kanal ausgewählt, erst wenn dort ein L-Pegel ansteht, wird der gewählte Kanal durch das Binärwort an A=1, B=2, C=4 ausgesucht.

Im digitalen Betrieb muß der Anschluß 7 an Masse gelegt werden und die digitalen Steuersignale mit L=Masse und H=Spannung an Pin 16 zugeführt werden. Diese digitalen Signale können jeden Wert zwischen Masse und der am Pin 16 anliegenden Spannung annehmen. Bei jeder Betriebsart über den Anschluß 7 ist der AUS-Zustand eine offene Schaltung und der EIN-Zustand ein Widerstand von 120 Ohm. Der Pin 3 kann sowohl als Eingang, wie auch als Ausgang verwendet werden, abhängig davon ob die Informationen von 8 unterschiedlichen Quellen zu sammeln sind oder an 8 unterschiedliche Stellen zu verteilen sind.



4 0 6 8

=====


AUFBAU: Ein NAND - GATTER mit 8 Eingängen und 1 Ausgang

ARBEITSWEISE:

Bei einem NAND-Gatter führt der Ausgang dann ein L-Signal, wenn an allen Eingängen ein H-Signal anliegt. Der Ausgang führt dann ein H-Signal, wenn an einem Eingang ein L-Signal anliegt. Der 4068 ist ein langsamer Baustein und sollte nicht bei Anwendungen eingesetzt werden, bei denen es auf Geschwindigkeit ankommt.

Zusätzlich enthält dieser Baustein ein UND-Gatter am Pin 1. Dieser Ausgang wird dann einen L-Pegel aufweisen, wenn ein oder mehrere Eingänge "L" sind, er wird dann einen H-Pegel aufweisen, wenn alle acht Eingänge einen H-Pegel aufweisen.

TRIACS



TO 220
GEHÄUSE

TYP	Spannung	max. Strom	Hersteller
TIC 22GD	400 V	8 A	TIX
BS 7-04A	400 V	6 A	BBC
BS 9-04A	400 V	8 A	BBC
BS10-04A	400 V	10 A	BBC
T 2500 D	400 V	6 A	RCA
T 2800 D-M	400-600V	8 A	RCA
TW8N 400	400 V	16 A	AEG
TIC 246 D	400 V	16 A	TIX
TIC 263 D	400 V	25 A	TIX
TIC 253 D	400 V	20 A	TIX

ANHANG D
WICHTIGE HERSTELLERADRESSEN

An dieser Stelle möchte der Autor nochmals bei den Herstellern für die großzügige Überlassung der verschiedenen Applikationsunterlagen der integrierten Schaltkreise bedanken. Ebenso gilt der Dank der Firma SCHNEIDER, den Herren Scharpf und Köster für die Unterstützung, sowie für die Erlaubnis den Schalplan des CPC 464 weiterverwenden zu dürfen. Falls Sie sich über das eine oder andere Bauteil noch näher informieren wollen, dann bitten Sie die entsprechende Herstellerfirma um die Applikationsunterlagen, die allerdings fast immer in englisch geschrieben sind. Die rühmliche Ausnahme hierbei ist die Firma SIEMENS und verschiedenlich auch VALVO, die deutschsprachige Unterlagen liefern.

SCHNEIDER COMPUTER
Postfach 120
8939 TÜRKHEIM 1

ANALOG DEVICES
Mozartstraße 17
8000 MÜNCHEN 2

PLESSEY
Thalkirchnerstr. 74
8000 MÜNCHEN 2

FAIRCHILD
Daimlerstraße 15
8046 GARCHING

R C A
J. v. Liebig Ring 10
2085 QUICKBORN

FERRANTI GMBH
Widenmayerstraße 2
8000 MÜNCHEN 2

SIEMENS AG
Balanstraße 73
8000 MÜNCHEN 80

GENERAL INSTRUMENTS
Nordendstraße 3
8000 MÜNCHEN 40

SGS ATS / Neumüller Elektr.
Eschenstraße 2
8021 TAUFKIRCHEN

INTERMETALL

Hans Bunte Str. 19
7800 FREIBURG

INTERSIL

Oberauerstraße 15
8000 München 70

MOTOROLA

Münchenerstraße 18
8043 UNTERFÖHRING

NATIONAL SEMICONDUCTOR

Industriestraße 10
8080 FÜRSTENFELDBRUCK

THOMSON CF

Fallstraße 42
8000 MÜNCHEN 70

ROCKWELL DEVICES

Frauenhoferstr. 11a
8033 MÜNCHEN-MARTINSRIED

HITACHI

Königsallee 6
4000 DÜSSELDORF

AMI

Rosenheimerstr. 30
8000 MÜNCHEN 80

MITSUBISHI

Karl Rudolf Str. 178
4000 DÜSSELDORF

MOSTEK

Zaunkönigstr. 18
8012 OTTOBRUNN

TELEFUNKEN

Postfach 1109
71 HEILBRONN

TEXAS INSTRUMENTS

Haggertystraße 1
8050 FREISING

VALVO

Buchardtstr. 19
2000 HAMBURG 1

ZILOG (Kontron-Elektr.)

Oskar v. Müller Str. 1
8051 ESCHING

HARRIS

Einsteinstraße 127
8000 MÜNCHEN 80

FUJITSU

Lyonerstr. 44
6000 FRANKFURT 71

TOSHIBA

Hammer Landstr. 115
4040 NEUSS

OKI


Emanuel Leutze Str. 8
8000 MÜNCHEN 2

INTEL

Seidelstr. 27
8000 MÜNCHEN 2

NEC


Harkorstraße 15
4000 DÜSSELDORF



Rund um den CPC 464 viele Anregungen und wichtige Hilfen. Von Hardwareaufbau, Betriebssystem, BASIC-Tokens, Zeichnen mit dem Joystick, Anwendungen der Windowtechnologie und sehr vielen interessanten Programmen wie einer umfangreichen Dateiverwaltung, Soundeditor, komfortablem Zeichengenerator bis zu kompletten Listings spannender Spiele bietet das Buch eine Fülle von Möglichkeiten.


Englisch/Germer/Scheuse/Thrun
CPC 464 Tips & Tricks
Eine Fundgrube für den CPC-464-Anwender
263 Seiten, DM 39,-
ISBN 3-89011-039-8

Die Neuen Bücher von DATA BECKER



In diesem erstklassigen Buch wird gezeigt, wie man die außergewöhnlichen Grafik- und Soundmöglichkeiten des CPC 464 nutzt. Natürlich mit vielen interessanten Beispielen und nützlichen Hilfsprogrammen. Aus dem Inhalt: Grundlagen der Grafikprogrammierung, Sprites, Shapes und Strings, mehrfarbige Darstellungen, Koordinatentransformation, Verschiebungen, Drehungen, Rotation, 3-D-Funktionsplotter, CAD, Synthesizer, Miniorgel, Hüllkurven und vieles mehr.


Walkowiak
CPC 464 Graphik & Sound
220 Seiten, DM 39,-
ISBN 3-89011-050-9



Ein faszinierender Führer in die phantastische Welt der Abenteuer-Spiele. Hier wird gezeigt, wie Adventures funktionieren, wie man sie erfolgreich spielt und wie man eigene Adventures auf dem CPC 464 programmiert. Der Clou des Buches ist neben vielen fertigen Adventures (bis hin zum trickreichen Grafikadventure!) ein kompletter ADVENTURE-GENERATOR, mit dem das Selberprogrammieren packender Adventures zum Kinderspiel wird.


Walkowiak
Adventures – und wie man sie auf dem
CPC 464 programmiert
320 Seiten, DM 39,-
ISBN 3-89011-088-6

Die Neuen Bücher von DATA BECKER



Wirklich alle Geheimnisse des CPC 464 lüftet dieses Standardwerk, das für den fortgeschrittenen BASIC-Programmierer unentbehrlich, für den Assembler-Programmierer ein absolutes Muß ist. Neben dem ausführlich dokumentierten und kommentierten BASIC-ROM-Listing enthält es umfangreiche Kapitel zur Speicheraufteilung, Prozessor, Besonderheiten des Z 80, Gate Array, Video-Controller und Video-Ram, Soundchip, Schnittstellen, Betriebssystem, Routinennutzung Character-Generator, BASIC-Interpreter und mehr.


Brückmann/Englisch/Gerits
CPC 464 Intern mit kommentiertem ROM-Listing
548 Seiten, DM 69,-
ISBN 3-89011-080-0



Alles über Diskettenprogrammierung vom Einsteiger bis zum Profi. Natürlich mit ausführlichem ROM-Listing (Betriebssystem), einer äußerst komfortablen Dateiverwaltung, einem hilfreichen Disk-Monitor und einem ausgesprochen nützlichen Disk-Manager. Dazu eine Fundgrube verschiedener Programme und Hilfsroutinen, die das Buch für jeden Floppy-Anwender zur Pflichtlektüre machen.

Brückmann/Schieb
Das Floppy-Buch zum CPC 464
ca. 250 Seiten, DM 49,-
erscheint Mai 1985
ISBN 3-89011-093-2

Die Neuen Bücher von DATA BECKER



Wer die wichtigen Peeks und Pokes zum CPC 464 kennen und anwenden will, der findet hier umfassende Information. Sie reicht vom Adreßbereich des Prozessors über Betriebssystem und Interpreter bis hin zur Einführung in die Maschinensprache. Dazu präzise Programmierhilfen, sinnvolle Routinen sowie reichlich Material zu den Themen Grafikfunktionen, Massenspeicherung und Peripherie, Tricks und Formeln in BASIC, RAM-Pages.


Liesert/Schieb
Peeks & Pokes zum CPC 464
ca. 220 Seiten, DM 29,-
erscheint Mai 1985
ISBN 3-89011-092-4



Von den Grundlagen der Maschinensprache-
programmierung über die Arbeitsweise des Z80-
Prozessors und einer genauen Beschreibung
seiner Befehle bis zur Benutzung von
Systemroutinen ist alles ausführlich und mit
vielen Beispielen erklärt. Im Buch enthalten sind
Assembler, Disassembler und Monitor als
komplette Anwenderprogramme. So wird der
Einstieg in die Maschinensprache leicht-
gemacht!

Dullin/Straßenburg
Das Maschinensprachebuch zum CPC 464
330 Seiten, DM 39,-
ISBN 3-89011-070-3

Die Neuen Bücher von DATA BECKER



Endlich CP/M beherrschen – mit diesem Trainingsbuch kein Problem! Von ganz grundsätzlichen Erklärungen zu beispielsweise Speicherung von Zahlen, Schreibschutz oder ASCII-System über Schnittstellen, andere Betriebssysteme und Anpassung von CP/M bis hin zur ausführlichen Behandlung des Schwerpunktes Dateien. Außerdem CP/M-Hilfsprogramme und ihre Anwendung. Speziell zugeschnitten auf Ihren CPC 464!

Weiler/Schieb
CP/M Trainingsbuch zum CPC 464
ca. 300 Seiten, DM 49,-
erscheint Juli 1985
ISBN 3-89011-089-4

DAS STEHT DRIN:

CPC-Hardwareerweiterungen ist ein hochinteressantes Buch für jeden Hobbyelektroniker mit vielen Ideen, wie man den CPC erweitern kann. Natürlich mit zahlreichen Schaltplänen und Platinenlayouts.

Aus dem Inhalt:

- Adressdecodierung
- Adapterkarte mit vollständiger Pufferung
- Erweiterungskarte
- Netzteilkarte
- Z80 PIO mit universellem Adressdecoder
- Analog-Digital-Wandler
- Motorsteuerung
- NF-Verstärker mit Klangregelung
- EPROM-Programmierboard
- EPROM-Programmiernetzteil
- Programmierbarer Timer 8253
- Serielle Datenübertragung
- Aufbau einer RS 232 Schnittstelle
- Logiktester

UND GESCHRIEBEN HAT DIESES BUCH:

Lothar Schüssler ist Diplom-Betriebswirt und Fachbuchautor. Die Begeisterung für Elektronik und Mikrocomputer ist bei ihm mehr als ein Hobby.

ISBN 3-89011-083-5