

Z80ファミリ・ハンドブック

Z80 CPU・PIO・CTC・DMA・SIOの使い方のすべて

額田忠之 著



オープン・システム実践教室

事例に学ぶマルチベンダ・システム構築法

小暮 裕明 編著 B5判 152頁 2色刷(一部) 定価1,650円

最近、オープン・システムとかダウンサイジングといった言葉が頻繁に登場しています。しかし、言葉がよく聞かれるわりには、マルチベンダ・システムの開発に関わる実践技術の情報となるとほとんどが断片的なものであり、体系的に整理されたものはなかなか手にすることが出来ません。そこで、本書では、汎用機からパソコンまで、広い意味でのシステムエンジニアを対象に、オープン・システム開発のための技術を、多くのケーススタディを交えながら、開発の現場で役立つように体系づけて解説します。オープン・システムの構築では、なにを・どう選ぶかという、「製品選択」も重要な鍵です。そこで、本書では、製品情報もていねいにフォローします。

〈内容〉 オープン・システム構築の現場から／まず手づくりLANからスタート／ホストからの発想タイプ☆全国販売管理システム／PC LANタイプ☆本格的社内OAシステム／LANビジネス展開タイプ☆サーバ二重化装置／短期決戦タイプ☆報道情報システム／シームレスからボーダレスへ☆キャンパス・ネットワーク／オープン分散システムへのステップ／ネットワーク構築事例集／座談会☆オープン・システム



オープン・システム入門教室

ダウンサイジングに対処するための10科目

小暮裕明 著 B5判 2色刷 176頁 定価1,650円

本書では、広い範囲のオープン・システム技術を、ドキュメント書法やSQL、開発言語は「国語」に、コンヒュータ史やUnixの勢力図、分散/集中の歴史は「社会」に、信頼性計算やトランザクション量は「数学」に、マルチメディアは「音楽・美術」に……というぐあいに、学生時代におなじみだった、国・算・理・社・英・音・家・技・体・倫社の10科目に分割、システム・インテグレータをめざす技術者のために、オープン・システム技術のポイントを整理します。

SEスキルアップNOTE

上級ソフトウェア技術者になるための実践計画

小暮裕明 著

B5判 160頁

定価1,650円

本書では、10年計画で上級SEになる、という目標を設定し、「プログラミング技術」からはじまって、「ドキュメント技術」、「ソフトウェア工学」、「折衝技術」、「見積り・プロジェクト管理」、「企画/開発力」といった順序で、SEがマスターしておくべき技術を、ケース・スタディをまじえながら、実践的に紹介していきます。

読者対象は、これからSEをめざそうというフレッシュマン、および新人を教育しなければならない立場にあるベテラン技術者/管理職の方々です。

マイコン技術者 スキルアップ事典

ハードに強いエンジニアになるためのデータバンク

長嶋洋一 著

B5判 2色刷(一部) 180頁


定価1,650円

本書は、「技術不安」を解消して、自信をもってエンジニア人生に出帆してほしい、という願いから企画されました。全体の構成は、〈イントロダクション〉で「マイコン技術者の仕事地図」を示し、ついで個々の技術内容を〈事典編〉で整理しました。事典は、〈基礎〉、〈パソコン活用〉、〈マイコン開発〉、〈チップ関連〉、〈信号と信頼性〉、〈情報収集とドキュメント技術〉、〈ASIC〉、〈分散処理〉の8項目です。

Z80ファミリ・ハンドブック

Z80 CPU・PIO・CTC・DMA・SIO の使い方のすべて

額田忠之 著



CQ出版社

- 本書掲載記事の利用についてのご注意 — 本書掲載記事には著作権があり、また工業所有権が確立されている場合があります。したがって、個人で利用される場合以外は所有者の承諾が必要です。また、掲載された回路、技術、プログラムを利用して生じたトラブル等については、小社ならびに著作権者は責任を負いかねますのでご了承ください。
- 本書に関するご質問について — 文章、数式等の記述上で不明な点についてのご質問は、必ず往復はがきか返信用封筒を同封した封書にてお願いいたします。ご質問は著者に回送し直接回答していただきますので、多少時間がかかります。また、本書の範囲を超えるご質問には応じられませんので、ご了承ください。

まえがき

Z80 CPUが世に現われてからはや10年にならんとしていますが、技術革新、世代交代の早いこのエレクトロニクス界にあって、実に10年の間マイクロプロセッサの王者としてZ80が君臨し、今後もその座を維持し続けるであろうことは驚異に値することではないでしょうか。

Z80 CPUが長期間このような地位を占めてこられた理由はいろいろありますが、第一にいえることはZ80 CPUが優秀な性能をもった周辺LSI(PIO, CTC, SIO, DMA)により、がっちりと身を守り、Z80ファミリを構成したことです。これらの周辺LSIの機能は、現時点においても最高のレベルにあり、かつZ80 CPUと一緒に使うことにより、フル機能を発揮できるように設計されています。

世の中は8ビットCPUの時代から16ビット、または32ビットCPUの時代に移行しつつあるように見えます。この理由は、マイクロプロセッサの利用方法が高度化し、8ビットCPUではパフォーマンス的に不十分であることもありますが、一番大きな理由はダイレクト・アドレッシングできるメモリの容量にあります。

ご存知のように最近のメモリの低価格化には目を見はるものがあり、マイクロプロセッサの下に1Mバイトくらいのメモリを置く応用もまれではなくなっています。

ところが、Z80などで代表される8ビットCPUによりダイレクト・アドレッシングできるメモリの容量は64Kバイトであり、それ以上のメモリ容量を制御しようとすると、複雑なバンク構造をとらなければならない、それを制御するソフトウェアに対して大きな負担と困難を強いるだけでなく、パフォーマンス的にも犠牲を覚悟しなければなりません。

したがって、大容量のメモリを容易に制御できる16ビット以上のCPUの利用が今後ますます広がっていくことは誰もが認めるところですが、それではZ80で代表される8ビットCPUは不要になるか? というとその答は“ノー”であり、今後もZ80 CPUおよびそのファミリは使われ続けていくことでしょう。あまり大きなメモリを必要としない応用、たとえば比較的単純なコントロール・アプリケーションなどでは、64Kバイトもメモリがあれば十分です。

また16ビット、32ビットCPUの世界では、CPUの価格そのものは8ビットCPUに比べて必然的に高くなります。したがって8ビットCPUで十分できることを

16ビット以上のCPUでやらせることは非常にムダであるということができます。たとえばI/Oオペレーションなどがあげられます。

16ビット以上のCPUの応用においても、キーボードやプリンタ、フロッピー・ディスク、さらにはハード・ディスクなどのI/Oが使われますが、これらのI/Oの制御に高価なCPUを使うことには、大きなムダがあります。

したがって単純なI/Oオペレーションなどはすべて8ビットCPUに委せ、高価ではあるが高性能な16ビット以上のCPUには算術演算などの、より複雑な仕事に専念させるという機能分散が進んでいくに違いありません。

16ビット、または32ビットCPUバスの下に、複数のI/Oコントロール・モジュールがぶら下がり、各I/Oコントロール・モジュールにはそれぞれZ80 CPUと周辺LSIが使われ、キーボード、フロッピー・ディスクやハード・ディスクなどのI/Oがぶら下がります。

また、シリアル・インターフェース用のI/Oコントロール・モジュールを考えることもでき、これはリンク・レベルのプロトコルを制御し、上位のCPUとはデータのやりとりだけをします。つまり、雑用はすべての8ビットCPUに委せ、高価なCPUは本業に専念できます。

このような夢(実際には夢ではなくこのような使いかたはよくされている)が実現可能な理由の一つには、Z80ファミリのICが非常に低価格で入手できることがあげられます。事実、秋葉原などではZ80A CPUは数100円で売られています。あれだけ高機能を持ったCPUがその程度の値段で買えるのですから、今後も目的に応じてZ80およびそのファミリを使用していく必要がありますし、かつ使用せざるをえないケースに直面することでしょう。

このように「Z80は永遠である」という観点から、本書ではZ80 CPU、およびその周辺LSIについて詳しく説明をしてあります。今後Z80を学ぶ人にとっては教科書として、またすでに使用されている人にとってはハンド・ブックのようなものとして使われることを期待しています。

1984年11月

著者

Z80ファミリ・ハンドブック

CONTENTS

第1章 Z80 CPU編 7

Z80 CPUの特徴	8
Z80 CPUの構成	8
Z80 CPUの基本動作	12
Z80 CPUの信号とタイミング	17
Z80 CPUの信号/Z80 CPUのタイミング/OPコード・フェッチ・サイクル(M1サイクル)/メモリ・リード・サイクル/メモリ・ライト・サイクル/I/Oリード/ライト・サイクル/割り込み認識サイクル/NMI認識サイクル/バス・リクエスト認識サイクル/HALT状態からの脱出/リセット・タイミング	
Z80 CPUの割り込み	33
NMI/INT割り込み/INT割り込みのイネーブル/ディスエーブル/INT割り込みのモード	
Z80 CPUとのインターフェース	37
EPROMとのI/F/スタティックRAMとのI/F/I/OとのI/F	

第2章 Z80 CPU命令編 57

Z80はなぜ命令数が多いのか	58
Z80の命令の形式	59
Z80のアドレッシング・モード	59
Z80のフラグ・レジスタ	63
Z80命令の機能	70
命令群別索引	71
Z80のプログラム例	145

第3章 Z80ファミリLSI編 155

3.0 Z80ファミリの周辺LSI	156
-------------------	-----

CONTENTS

Z80周辺LSIの特徴/Z80ファミリのLSIとZ80 CPUとのインターフェース/Z80ファミリLSIのあらまし

3.1	Z80 PIO編	162
	Z80 PIOの構成/Z80 PIOの動作モード/Z80 PIOのプログラミング/Z80 PIOのプログラム例/Z80 PIOの変った応用	
3.2	Z80 CTC編	180
	Z80 CTC/Z80 CTCの構成/Z80 CTCの動作モード/Z80 CTCのプログラミング/Z80 CTCのプログラム例	
3.3	Z80 DMA編	194
	●DMAとは何か? なぜDMAを必要とするか—194	
	●Z80 DMA—202	
	●Z80 DMAのコントロール・レジスタ—215	
	●Z80 DMAのタイミング—233	
	●Z80 DMAの使いかた(ハードウェア)—244	
	●Z80 DMAのプログラミング—249	
3.4	Z80 SIO編	265
	●シリアル・コミュニケーションのあらまし—265	
	●Z80 SIO—269	
	●Z80 SIOのインターフェースと割り込み—279	
	●Z80 SIOのコントロール・レジスタ—284	
	●Z80 SIOのプログラミング—295	

付 録

321

A.1	Z80シングル・ボード・コンピュータと モニタ・プログラム	322
A.2	Z80周辺LSIの割り込み制御について	361
A.3	Z80と64KダイナミックRAMとの インターフェース	368
A.4	Z80 CPU命令一覧表	377

第1章

Z80 CPU編

Z 80 CPUの特徴

Z 80 CPU(以下Z 80)は発表当時(1976年)、マイクロプロセッサの世界を牛耳っていたインテル社の8080 Aを駆逐すべく、かつ8080 Aのユーザーをも奪い取ってしまうことを目的として開発されたCPUであり、その設計理念は「8080 Aとの互換性を保ちつつ、よりパフォーマンスの高いCPUを作る」ことにありました。したがってZ 80の特徴を述べる際には、いやでも8080 Aを引き合いに出さなくてはなりません。

Z 80と8080 Aとの比較を行うと、読者は“8080 AはまるでダメなCPU”という印象を受けられると思いますが、8080 Aは人類が始めて創り出した(1975年)本格的なマイクロプロセッサであり、依然としてこの世界における“星”であることをお忘れなく。そしてZ 80は8080 Aの改良版である、ということを常に念頭においてください。

以下にZ 80の特徴を列挙し、個々に説明を加えていきます。

① 8080 Aのソフトウェアと完全な互換性がある

何と云ってもZ 80最大の特徴は、8080 Aのソフトウェアと完全な互換性があるということです。つまり、8080 A用に作られたプログラムが、何の変更を加える必要もなく、Z 80上で動作することができることです。

Z 80では、8080 Aが持つ命令をすべて含み、かつその上に有用な命令を付け加えていったからです。もしZ 80にこの特徴がなかったとしたら、Z 80が現在ある地位にいたことができたかどうかは、大いに疑問です。

② 8080 Aにはない、有用な命令が多くある

命令の種類の数えかたは人によって多少異なりますが、一般的には8080 Aの持つ命令の種類は78種、Z 80のそれは158種となっています。つまり、Z 80は8080 Aの約2倍の命令数があるわけです。Z 80で増設された命令のうち、とくに有用なものは以下のとおりです。

- ・ブロック転送命令、およびストリング・サーチ命令
- ・ビット操作命令(セット、リセット、テスト)
- ・インデックス・レジスタを使う命令

③ インデックス・レジスタがある

8080 Aではインデックス操作をするときには、レジスタHLにレジスタBC、またはDEの内容をダブル・アッド(DAD)してアドレッシングをしていましたが、Z 80にはインデックス・レジスタが二つあり、これを用いてインデックス・レジスタが示すアドレスの+

127～128バイトの範囲をアクセスできるようになりました。

④ レジスタ・セットが2組ある

Z 80ではアキュムレータ、フラグ・レジスタ、ならびにレジスタB～Lが2セットずつあり、命令によってどちらのレジスタ・セットを使用するかの指定ができます。したがって、一方をふつうのルーチンが使用し、他方を割り込みルーチンが使用するというようなことも可能であり、割り込みルーチンがレジスタをセーブする必要がなくなり、同ルーチンのオーバ・ヘッドを減らすことが可能です。

ただし、インデックス・レジスタ、およびスタック・ポインタは1セットしかありません。おそらく開発時のLSIの集積度の関係でしょうが、これらのレジスタも2セットあれば、Z 80はさらに使いやすくなっていたことでしょう。

⑤ 割り込みモードが三つある

Z 80にはモード0～モード2という三つの割り込みモードがあります。モード0およびモード1は、8080 Aと互換性のあるRSTタイプの割り込みモードです。Z 80はリセットされるとモード0の割り込みモードになり、8080 Aのソフトウェアとの互換性を保ちます。モード2はZ 80オリジナルのベクトル式割り込みモードであり、128個の割り込みベクトルにより、メモリの任意のアドレスへ飛びこむことのできるモードです。

⑥ 5V単一電源で動作する

8080 Aは3種類の電源(+5V, +12V, -5V)を必要としましたが、Z 80は+5V電源だけで動作します。

⑦ クロックが簡単である

8080 Aでは ϕ_1 , ϕ_2 という2相のTTLレベルではないクロックを必要としましたが、Z 80はTTLレベルに近いシングル・フェーズのクロックだけで動作します。


Z 80 CPUの構成

図1にZ 80の内部構成を示します。以下に各構成要素の働きを説明します。

■ ALU(Arithmetic Logical Unit)

これは日本語でいうと“算術論理演算機構”といういかめしい名前になりますが、通常はALUと呼びます。この部分はCPU内部で必要とする論理演算、および算術演算を実行します。これらの演算の種類を細かく分

〈図1〉
Z80 CPUの内部構成



けると、次のようになります。

- ・加算(Add)
- ・減算(Subtract)
- ・論理積(AND)
- ・論理和(OR)
- ・排他論理和(Exclusive OR)
- ・比較(Compare)
- ・左右シフト、および回転(Shift and Rotate)
- ・インクリメント(Increment)
- ・デクリメント(Decrement)
- ・ビット・セット(Set Bit)
- ・ビット・リセット(Reset Bit)
- ・ビット・テスト(Test Bit)

■インストラクション・レジスタ

インストラクション・レジスタ(Instruction Register)は、日本語では“命令レジスタ”と呼ぶこともあります。このレジスタにはCPUがメモリからフェッチ(Fetch: 取り出す)した命令がストアされ、その内容にしたがって、CPUコントロール部が必要な制御信号を、CPU内部および外部に配ります。

■アドレス・バッファ(Address Buffer)

このアドレス・バッファはラッチ付きの16ビット3ステート・バッファです。CPUがメモリやI/Oをアクセスするときのアドレス、およびメモリ・リフレッシュ用のリフレッシュ・アドレスを出力する必要があるときには、レジスタ・セットの中の適当なレジスタの内

容を、このアドレス・バッファにセットし、アドレス・バス(A₀~A₁₅)上に出力します。

■データ・バス・バッファ(Data Bus Buffer)

このデータ・バス・バッファは、CPUがメモリやI/Oと命令やデータのやりとりをするための双方向性3ステート・バッファです。CPUがメモリから命令やデータを読んだり、I/Oからデータを読んだりするとき、また外部から割り込みベクトルを読んだりするときには、このバッファはCPU外部→CPU内部の向きに信号を伝達し、CPUがメモリやI/Oに対してデータを書き込むときには、CPU内部→CPU外部の向きに信号を伝達します。

■CPUコントロール(CPU Control)

この部分はCPUの中核部であり、他の構成要素はすべてこのCPUコントロールの制御下で動作します。レジスタ・セットの内容をアドレス・バッファやデータ・バス・バッファに送ること、読み込んできた命令をインストラクション・レジスタにストアし、その内容に応じてCPU内部の各構成要素を制御したり、CPU外部に対して必要な制御信号を出力したりするのも、このCPUコントロールの働きです。

またCPU外部から入力される信号、 $\overline{\text{WAIT}}$ (CPUを待たせる)、 $\overline{\text{INT}}/\overline{\text{NMI}}$ (割り込み要求)、 $\overline{\text{BUSRQ}}$ (バス・リクエスト)、それに $\overline{\text{RESET}}$ (リセット)信号などを認識し、適当な動作を行うのもこのCPUコントロールの働きです。

■レジスタ・セット (Register Set)


Z80のレジスタ・セットは、208ビット(8×26)のスタティックRAMにより構成されています。CPUコントロールの制御により、このレジスタ・セットの内容はアドレス・バッファに出力されたり、データ・バッファに出力されます(メモリやI/Oにレジスタの内容を書き込むとき)。

またメモリやI/Oから読み込まれたデータは、データ・バッファを介してレジスタ・セットに書き込まれます。さらにレジスタ・セットの内容に対して演算を施す必要のある場合には、レジスタ・セットの内容が内部バスを經由してALUに送られ、ALUの演算結果が内部バスを通じてレジスタ・セットに書き込まれます。

図2にZ80のレジスタ・セットのみを抜き出した図を示します。Z80にはアキュムレータ、フラグ・レジスタ、ならびにレジスタB~Lが2組あります。これら2組のレジスタ・セットに対して、通常私たちは“表レジスタ”、および“裏レジスタ”と呼んでいます。表レジスタには、A、F、B~Lの名が付けられており、裏レジスタには'(ダッシュ)を付け、A'、F'、B'~L'と呼びます。

これら2組のレジスタ・セットの機能は完全に同等ですが、一時点にはどちらか1組のレジスタ・セットしか使えません。またアキュムレータ(A)、およびフラグ・レジスタ(F)とレジスタB~Lは、それぞれ独立に表または裏の選択が可能です。つまり、アキュムレータとフラグ・レジスタは表を使い、レジスタB~Lは裏

〈図2〉 Z80 CPUのレジスタ・セット



を使う、というようなことが可能です。

表レジスタと裏レジスタの選択は、EXAFという命令とEXXという命令によって行います。図3に表レジスタと裏レジスタの切り替えの概念図を示します。Z80の内部には二つのフリップフロップ、EXAFフリップフロップとEXXフリップフロップとがあり、前者はEXAF命令が実行されるごとにトグルし、後者はEXX命令が実行されるごとにトグルします。

Z80のパワーON時、またはリセット後のこれらのフリップフロップの状態がどうなっているかについて、プログラマは関知する必要はありません。場合によ


ってはアキュムレータ、およびフラグ・レジスタは表側が選ばれ、レジスタB~Lは裏側が選ばれていたとしてもかまいません。Z80における表/裏レジスタの使用法は、どちらのセットを使っているのかというよりも、むしろ現在使っているセットを交換しさえすればよいのですから。

次に各レジスタの機能、および役割りについて、簡単に説明をします。

●アキュムレータ(A, A') 算術演算(加算、減算)および論理演算(論理積、論理和、排他論理和)などのいわゆる“演算”は、すべてこのアキュムレータ内のデータに対して施され、演算結果はこのアキュムレータにストアされます。また、メモリやI/Oとのデータのやりとりにもこのレジスタが多く使われます。

●フラグ・レジスタ(F, F') 算術演算、

〈図3〉 表レジスタと裏レジスタの切り替え



論理演算、シフト/ローテイト演算、ビット・テストなどの演算結果(ゼロ/ノンゼロ、キャリーの有無など)がストアされます。このレジスタの内容を、条件付きジャンプ命令により判定することができます。

●レジスタB~L(B'~L') これら6個のレジスタは“汎用レジスタ”と呼ばれており、データの一時的なセーブ・エリア、カウンタなど、いろいろな目的で使われます。また、これらのレジスタは、二つずつペアにして(BとC, DとE, HとL), 16ビットのレジスタ・ペアとして使用することができ、メモリをアクセスする際のアドレス・ソースとしても使うことができます。

またZ80の命令の中には、これらのレジスタに特殊な意味を持たせることがあります。たとえばメモリ同士のブロック・トランスファ命令(LDIR)では、レジスタ・ペアDEはデスティネーション・アドレス、HLはソース・アドレス、BCはレンジス・カウンタとして用います。

このような例は他にも多くあります。図4にZ80の命令における、レジスタの特殊な使いかたをまとめます。

●インデックス・レジスタ(IX, IY) Z80には二つの16ビット・インデックス・レジスタ、IXとIYがあります。これら二つのレジスタの機能はまったく対称です。IXまたはIYを用いてメモリをアクセスする命令には、ディスプレイメント部分があり、IXまたはIYの内容の+127~-128番地の範囲のメモリを参照することができます。

●プログラム・カウンタ(PC) プログラム・カウンタはパラレル・ロード可能な16ビット・カウンタであり、次に実行すべき命令のアドレスを保持しています。CPUはこのカウンタが示すメモリ・アドレスから命令を1バイト・フェッチするごとに、カウンタの内容を1だけ進めます。

ジャンプ命令やコール命令の実行時、および割り込みを受け付けたときには、新しい命令のアドレスがパラレル・ロードされます。このカウンタはリセット信号により、ゼロ・クリアされますので、CPUはリセット後にはゼロ番地の命令から実行を開始します。

●スタック・ポインタ(SP) スタック・ポインタの説明をする前に、まずスタックというものの概念を説

明します。このスタックというのは、レジスタの内容を一時的にメモリにセーブしたり、サブルーチン・コールの際のリターン・アドレスをセーブしたり、割り込み時に割り込まれたプログラムのプログラム・カウンタの値をセーブしたりするのに用いるメモリ領域のことです。

スタック上にデータをセーブすることをプッシュ(PUSH)、スタックからデータをリストアすることをポップ(POP)するといいます。またプッシュ操作はメモリの高位番地から低位番地の向きへと行われますので、プッシュ・ダウン・スタックと呼ばれることもあります。

スタック・ポインタというのは、スタック上の次にプッシュすべきアドレスを保持している、16ビットのアップ/ダウン・カウンタであり、LD SP, nn他いくつかの命令により初期設定ができます。

以下図5により、スタック・ポインタとスタックの動作を説明します。

- ① まず初めの状態として、スタック・ポインタ(SP)は1000H*番地を指しており、スタック上には何もプッシュされていないものとします。
- ② レジスタ・ペアBCをスタック上にセーブする、PUSH BC命令を実行したとします。これによりZ80は、SPの内容を1だけ減じ、それが示すアドレス(図では0FFFH)にレジスタBをプッシュし、さらにSPの内容を1だけ減じたアドレスに、レジスタCをプッシュします。

したがって、この命令を実行した後のSPの値は、0FFEH(1000H-2H)となります。このようにZ80のSPは「次にプッシュすべきアドレス+1」を示しています。


- ③ さらにレジスタ・ペアDEをスタック上にセーブする、PUSH DE命令を実行すると、レジスタDおよび

*最後のHはHexadecimal(16進数)を意味する

〈図4〉汎用レジスタの特殊な使いかた

命 令	レジスタの使いかた	命 令	レジスタの使いかた
LDI LDIR	HL : ソース・アドレス DE : デスティネーション・アドレス	IN r, (C) OUT r, (C)	C : I/Oアドレス
LDD LDDR	BC : レンゲス・カウンタ	INI INIR IND INDR OUTI OTIR OUTD OTDR	B : カウンタ C : I/Oアドレス HL : メモリ・アドレス
CPI CPIR CPD CPDR	HL : ソース・アドレス BC : レンゲス・カウンタ		
DJNZ	B : カウンタ		

〈図5〉 スタックおよびスタック・ポインタの説明図



レジスタEがスタック上にセーブされ、SPの値はさらに2減じられてOFFCHとなります。

- ④ 次にスタック上からデータをレジスタE、およびDにリストアする命令、POP DE を実行すると、SPが示すアドレス(0FFCH)のデータがレジスタEにポップされ、その後SPの値は1だけ加えられます。そしてもう一度SPが示すアドレス(0FFDH)のデータがレジスタDにポップされたのち、SPの値に1が加えられます。

その結果、SPの値は0FFFEHとなります。このようにポップの観点から見るとSPは、次にポップすべきメモリ・アドレスを指しています。

- ⑤ スタック上からデータをレジスタC、およびBにポップする命令、POP BC を実行すると、両レジスタにデータがポップされ、SPの値は初めの1000Hに戻ります。

以上のスタックおよびスタック・ポインタに関する説明は、PUSH命令およびPOP命令の実行に限りませんが、サブルーチン・コールの場合には、CALL命令実行時にリターン・アドレスがCPUにより自動的にプッシュされ、サブルーチンへジャンプし、サブルーチンの最後にRET命令を実行することにより、リターン・アドレスがPCにポップされ、CALL命令の次の命令に戻ることができます。

また割り込み発生時には、割り込まれたプログラムの次のアドレスが自動的にプッシュされ、割り込みルーチンの最後にRETI命令を実行することにより、割り込まれたプログラムの次のアドレスがPCにポップされますので、元のルーチンを続行することができます。

スタックという概念の持つすばらしさは、「ある一定の大きさを持ったメモリ領域(スタック)を何度でも再使用できる」という点にあります。プッシュすることにより、スタック領域の一部を借用しますが、ポップすることにより不要になった領域を他の使用のために

返却するからです。スタック・ポインタはその貸し借りを管理する目付役といえましょう。

- **インタラプト・レジスタ(I)** Z80がモード2の割り込みモードに設定されているときには、割り込みベクトルの下位8ビットは割り込み源から供給されます。

Z80は割り込みベクトルの上位8ビットとして、このインタラプト・レジスタの内容を用い、合計16ビットのメモリ・アドレスを構成し、割り込みルーチンのアドレス・テーブルから割り込みルーチンのアドレスを得、そこにジャンプします。このインタラプト・レジスタに値をロードするには、LD I, A命令を用います。


- **リフレッシュ・レジスタ(R)** Z80はダイナミックRAMをリフレッシュする機能を持っています。Z80はリフレッシュ・サイクルのときに、このレジスタの内容をアドレス・バスの下位8ビットに出力した後、下位7ビットの値を1だけ進めます。このレジスタのビット7の状態は変化しません。LD R, A命令によりこのレジスタの値をセットし、LD A, R命令によりこのレジスタの値を読むことは可能ですが、通常は、たとえダイナミックRAMを使う場合であっても、このレジスタに対して何らかのプログラミングをする必要があることはありません。

このレジスタの内容はZ80がリセットされると、ゼロ・クリアされます。なぜそうなのか判じかねますが、Z80をリセットしても、ダイナミックRAMの内容を保持していただきたいような場合には、非常にじゃまな性質です。

Z80 CPUの基本動作

- Z80 CPUに限らず、通常のCPUが行う基本動作は、
- ① メモリから命令をフェッチ(Fetch—取り出す)する。

〈図6〉 Z80 CPUの簡略化モデル



② フェッチした命令を解釈し (Decode), 必要な機能を実行する。

であるということが出来ます。

ここでは、Z80 CPUの基本動作を理解するために、Z80 CPUの簡略化モデルを作り、上記①、②の過程がどのように進んでいくかを見ていくことにします。

図6にここで用いる、Z80 CPUの簡略化モデルを示します。実際のZ80 CPUは40ピン構成であり、電源供給ピンとGNDを除くと、38本の信号源がありますが、このモデルではアドレス・バス16本、データ・バス8本、それにメモリおよびI/Oに関する制御線4本の合計28本だけです。

まずこれらの信号源の意味を簡単に説明しておきます。

● **アドレス・バス (A₁₅~A₀)** CPUから出力される16本のアドレス・ラインであり、メモリから命令をフェッチするときや、メモリからデータを読む (Read) とき、ならびにメモリにデータを書き込む (Write) とき、このアドレス・バスを使用してメモリ・アドレスを指定します。


また、I/Oに対してデータを読み書きするときには、アドレス・バスの下位8本 (A₇~A₀) 上に、I/Oアドレスを出力します。

● **データ・バス (D₇~D₀)** CPUがメモリから命令をフェッチするとき、メモリやI/Oからデータを読む場合、ならびにメモリやI/Oに対してデータを書き込むときに、このデータ・バスを用いてデータ (命令も含む) のやりとりをします。

このデータ・バスは双方向性であり、CPUからメモリまたはI/Oに対してデータを書き込むときには出力となり、メモリまたはI/Oからデータを読み込むときには入力となります。

● **MREQ (Memory Request)** CPUがメモリやデー

〈図7〉 Z80のメモリ空間とI/O空間



タを読み込むとき、およびメモリに書き込むときに、この信号は“L”になります。

● **IORQ (I/O Request)** CPUがI/Oとデータのやりとりをするときに、この信号は“L”になります。

● **RD (Read)** CPUがメモリ、またはI/Oからデータを読むときに、この信号は“L”になります。

● **WR (Write)** CPUがメモリ、またはI/Oに対してデータを書き込むときに、この信号は“L”になります。

以上の説明では“メモリ”および“I/O”という言葉は何の説明もなしに使用してきましたが、ここで両者の意味を明確にしておきます。

Z80 CPUはデータ・バスを通じて外界とデータ (命令も含む) のやりとりをしますが、その外界というのはメモリ空間とI/O空間のことです。図7にZ80 CPUにおけるメモリ空間とI/O空間の概念図を示しました。

メモリ空間というのは、16本のアドレス・バス (A₁₅~A₀) と $\overline{\text{MREQ}}$ 信号により選択される、64 Kバイト (2¹⁶) の空間のことであり、これを通常“メモリ”と呼んでいます。

また、I/O空間というのは8本のアドレス・バス (A₇~A₀) と $\overline{\text{IORQ}}$ 信号により選択される、256 バイト (2⁸) の空間のことであり、これを通常“I/O”と呼びます (使用するI/O命令を限定することにより——IN A, (n) や OUT (n), A命令を使用しない——I/O空間は64 Kバイトになりますが、ここでは一応256バイトとしておきます)。

したがってメモリ空間とI/O空間の差異は、極端に言えば $\overline{\text{MREQ}}$ により選択されるか、 $\overline{\text{IOREQ}}$ により選択されるかだけですので、I/O空間ををまったく使用せず、メモリ空間の一部をI/O空間として使用することも可能です。こうした使いかたをメモリ・マップトI/O

(Memory Mapped I/O) と呼びます。

CPUによっては(たとえばモトローラの680X), I/O空間という概念を持たず, 初めからメモリ空間の一部をI/O空間として使用するよう設計されたものもあります。このようなCPUの場合には, もちろんメモリ・マップトI/Oなどという用語も存在しません。

次にCPU内部に関しては, この簡略化モデルでは, プログラム・カウンタ(PC)とアキュムレータ(A), それにインストラクション・レジスタ(IR)だけを設定します。

それでは前置きが長くなりましたが, Z80の基本動作の説明に入ります。この説明ではZ80が

- ①メモリからデータを読み取る命令を実行する場合
- ②メモリにデータを書き込む命令を実行する場合
- ③I/Oからデータを読み取る命令を実行する場合
- ④I/Oにデータを書き込む命令を実行する場合

を取りあげますが, いずれの場合も, 命令は1000H番地にあるものとして扱います。

①メモリからデータを読み取る命令

この種の命令の代表的な例は, LD A, (nn)命令です。この命令は3バイトからなり, 第1バイトはOPコード(命令の種類を示すコード)であり, 第2, 第3

バイトはメモリ・アドレスです。例として次の命令を取りあげます。

LD A, (4231H) (3AH, 31H, 42H)


この命令のOPコードは3AHであり, メモリ・アドレスは4231H番地です。8080Aの場合と同様にZ80においても, メモリ・アドレスは下位バイト, 上位バイトの順になります。この命令の機能はメモリの4231H番地のデータをアキュムレータに読み込むことです。

さきに命令は1000H番地にあると約束しましたので, OPコード3AHは1000H番地にあり, メモリ・アドレスの下位バイト31Hは1001H番地, 上位バイト42Hは1002H番地にあることになります。

図8にこの命令を実行するときのCPUの動作を示します。CPUはまず命令をフェッチするためにPCの内容(1000H)をアドレス・バス上に出し, メモリからデータを読むために, \overline{MREQ} と \overline{RD} を“L”にします。これにより, CPUは命令のOPコード(3AH)を読み取り, この命令は3バイトからなることを知ります。

次にCPUはこの命令の実行に必要なアドレス部分を得るために, 1001H番地および1002H番地のデータを読み取ります。これでCPUはこの命令に関してすべきことはすべてわかりましたので, 命令の実行に入ります。

〈図8〉
LD A, (4231H) (3A 3142)
命令を実行するときの
CPUの動作



CPUはOPコード3AHを見て、「この命令は命令の第2バイトおよび第3バイトで指定されたメモリ・アドレスのデータを読み取り、それをアキュムレータに入れる」ということを知っていますので、アドレス・バス上にメモリ・アドレス4231Hを出力し、 $\overline{\text{MREQ}}$ および $\overline{\text{RD}}$ を“L”にし、4231H番地のデータを読み取り、それをアキュムレータにストアします。

②メモリにデータを書き込む場合

この種の命令の代表的な例は、LD (nn), A命令です。この命令もやはり3バイトからなり、第1バイトはOPコード、第2バイトおよび第3バイトはメモリ・アドレスです。例として次の命令を取りあげます。

LD (1234H), A (32H, 34H, 12H)

この命令のOPコードは32Hです。この命令の機能はアキュムレータの内容を、命令の第2バイトおよび第3バイトにより示されるアドレスのメモリに書き込むことです。第2バイトおよび第3バイトが反転しているのは、前出のLD A, (4231H)命令と同じです。したがってこの命令ではアキュムレータの内容をメモリの1234H番地に書き込みます。

図9にCPUがこの命令を実行するときの動作を示します。CPUはPCの内容1000Hをアドレス・バス上に

出力し、 $\overline{\text{MREQ}}$ および $\overline{\text{RD}}$ を“L”にして、命令のOPコード32Hを読み取ります。次にCPUは1001H番地および1002H番地のデータ(メモリ・アドレス)を読み取り、アキュムレータの内容を書き込むべきメモリのアドレス(1234H)を知ります。

そこでCPUはこのアドレス、1234Hをアドレス・バス上に乗せ、アキュムレータの内容をデータ・バス上に乗せた後に、 $\overline{\text{MREQ}}$ および $\overline{\text{WR}}$ を“L”にして、データ・バス上のデータを指定されたメモリ(1234H番地)に書き込みます。


③I/Oからデータを読み取る場合

この種の命令の代表的なものは、IN A, (n)命令です。この命令は2バイトからなり、第1バイトはOPコード(DBH)であり、第2バイトはI/Oポート・アドレスです。例として次の命令を取りあげます。

IN A, (55H) (DBH, 55H)


この命令のOPコードはDBHであり、I/Oポート・アドレスは55Hです。この命令の機能は、命令の第2バイトにより指定されたI/Oポートからデータを読み取り、それをアキュムレータにストアすることです。

図10にこの命令を実行するときのCPUの動作を示します。CPUはまずメモリの1000H番地、および1001




〈図9〉
LD(1234H), A(323412)命令を実行するときのCPUの動作

〈図10〉
IN A, (55H) (DB 55)命令
を実行するときのCPUの
動作



〈図11〉
OUT (00H), A(D300)命
令を実行するときのCPU
の動作



H番地から命令を読み取ります。

次に命令の第2バイトと同じデータ(I/Oポート・アドレス)をアドレス・バスの下位8ビットに乗せ、 $\overline{\text{IORQ}}$ および $\overline{\text{RD}}$ を“L”にしてポート55Hからデータを読み取り、それをアキュムレータにストアします。

④I/Oに対してデータを書き込む場合

この種の命令の代表的なものは、OUT (n), A命令です。この命令は2バイトからなり、第1バイトはOPコード(D3H)であり、第2バイトはI/Oポート・アドレスです。例として次の命令を取りあげます。

OUT (00H), A (D3H, 00H)

この命令はI/Oポート、00Hに対してアキュムレータの内容を書き込みます。図11にこの命令を実行する際のCPUの動作を示します。


CPUはまず1000H番地および1001H番地のメモリから命令を読み取ります。そして命令の第2バイト(I/Oポート・アドレス)と同じデータをアドレス・バスの下位8ビットに乗せ、アキュムレータの内容をデータ・バス上に乗せた後に、 $\overline{\text{IORQ}}$ と $\overline{\text{WR}}$ を“L”にして、アキュムレータの内容をI/Oポート00Hに書き込みます。

Z80 CPUの信号とタイミング

Z80 CPUの信号

Z80 CPUは40ピンDIPに納められており、40本の信号が入り出します。ここではZ80 CPUの各ピンに流れる信号について説明します。図12にZ80の各ピ

〈図13〉 機能別に分けたZ80の信号



〈図12〉 Z80 CPUの各ピンの信号



ンの割り当てを示します。

この図はZ80のパッケージの各ピンの名称を、ピン①から④⑩までピン番号順に示したのですが、図13にはZ80のピンに流れる信号を機能別に分けた図を示します。オシロスコープなどでZ80のピン状態を調べたりするときには図12が便利で、CPUを含むロジックを作ったりするときには、図13が便利です。図14にZ80の各ピンの機能を示します。

なおこれまでに“H”や“L”という用語を無造作に使ってきましたが、“H”というのは信号の電圧レベルが、2.0V以上のことをいい、“L”というのは0.8V以下の電圧レベルを意味します。

Z80 CPUのタイミング

Z80が命令を実行する場合、次に示す五つの過程の組み合わせにより行います。

- ① 命令のOPコードをメモリから読む過程
- ② メモリから命令のOPコード以下を読んだり、メモリからデータを読む過程
- ③ メモリにデータを書き込む過程
- ④ I/Oからデータを読む過程
- ⑤ I/Oにデータを書き込む過程

「Z80 CPUの基本動作」の項で取りあげた、LD A, (nn)命令の場合には、①②②②の過程を経て命令を実行し、LD (nn), A命令の場合には①②②③の過程が行われました。またIN命令の場合には①②④、OUT命令の場合には①②⑤の過程が用いられていました。

これらの各過程のことを“マシン・サイクル”と呼びます。つまりZ80は、異なるマシン・サイクルの組み合わせにより命令を実行します。

Z80ではこれらの各マシン・サイクルに対して、次のような呼びかたをします。

- ① OPコード・フェッチ・サイクル(M1サイクル)

〈図 14〉 Z 80 の信号説明

(L: 0.8V以下 H: 2.0V以上)

ピン名	信号名	入/出力	有効極性	機能
A ₀ ~A ₁₅	Address Bus (アドレス・バス)	出力 3ステート	H	<ul style="list-style-type: none"> ・16ビットのアドレス・バスであり、A₀がLSB、A₁₅がMSBである。 ・CPUがメモリをアクセスするときには、このアドレス・バスにより、0000 H~FFFFH間の64 Kバイトのメモリ空間中の1バイトをアドレッシングする。 ・IN A_n(n)およびOUT(n)、A命令の場合、I/Oアドレス(n)はA₀~A₇上に出力され、00 H~FFH間の256バイトのI/O空間中の1バイトをアドレッシングする。なお、これらの命令の場合、A₈~A₁₅上にはアキュムレータの内容が出力される。 ・IN A_n(n)およびOUT(n)、A以外のI/O命令では、レジスタCの内容がA₀~A₇上に出力され、レジスタBの内容がA₈~A₁₅上に出力されるので、64 KバイトのI/O空間をアドレッシングできる。 ・ダイナミックRAM用のリフレッシュ・アドレスはA₀~A₆上に出力される。 ・BUSAK信号が“L”であるときには、このアドレス・バスは、ハイ・インピーダンスになる。
D ₀ ~D ₇	Data Bus (データ・バス)	双方向性 3ステート	H	<ul style="list-style-type: none"> ・8ビットの双方向性データ・バスであり、D₀がLSB、D₇がMSBである。 ・CPUがメモリをアクセスするとき、およびI/Oをアクセスするときには、このデータ・バスを用いてデータのやりとりをする。 ・BUSAK信号が“L”のときには、このデータ・バスは、ハイ・インピーダンスになる。 ・割り込みベクトルもこのデータ・バスを通じてCPUに送られる。
$\overline{M1}$	Machine Cycle One (M1サイクル)	出力	L	<ul style="list-style-type: none"> ・この信号が“L”であると、CPUがM1サイクル(OPコード・フェッチ・サイクル)を実行していることを示す。 ・割り込み認識シーケンスにおいては、この信号とIORQが同時に“L”となる。
\overline{MREQ}	Memory Request (メモリ・リクエスト)	出力 3ステート	L	<ul style="list-style-type: none"> ・CPUがメモリ・アクセスをするとき、およびメモリ・リフレッシュ・サイクルに、この信号は“L”になる。 ・BUSAK信号が“L”のときには、この信号は、ハイ・インピーダンスになる。
\overline{IORQ}	I/O Request (I/Oリクエスト)	出力 3ステート	L	<ul style="list-style-type: none"> ・CPUがI/Oアクセスをするときに、この信号は“L”になる。 ・割り込み認識シーケンスにおいては、この信号とM1が同時に“L”になる。 ・BUSAK信号が“L”のときには、この信号はハイ・インピーダンスになる。
\overline{RD}	Read (リード)	出力 3ステート	L	<ul style="list-style-type: none"> ・CPUがメモリ、またはI/Oからデータを読み取るときに、この信号は“L”になる。 ・BUSAK信号が“L”のときには、この信号はハイ・インピーダンスになる。
\overline{WR}	Write (ライト)	出力 3ステート	L	<ul style="list-style-type: none"> ・CPUがメモリ、またはI/Oに対してデータを書き込むときに、この信号は“L”になる。 ・BUSAK信号が“L”のときには、この信号はハイ・インピーダンスになる。
\overline{RFSH}	Refresh (リフレッシュ)	出力	L	<ul style="list-style-type: none"> ・CPUがダイナミックRAM用のリフレッシュ・アドレスをA₀~A₆上に出力しているときに、この信号は“L”になる。外部回路はこの信号と、\overline{MREQ}が同時に“L”になったときに、リフレッシュ動作を行う。
\overline{HALT}	Halt (ホールド)	出力	L	<ul style="list-style-type: none"> ・この信号はCPUがHALT命令を実行すると“L”になる。この後CPUは割り込みまたはNMIが発生するまで、先の命令を実行することはせず、NOP命令を繰り返す。
\overline{WAIT}	Wait (ウェイト)	入力	L	<ul style="list-style-type: none"> ・CPUがメモリ、またはI/Oをアクセスしようとしたときの適当なタイミングに、この信号を“L”にするとCPUはウェイト・ステートに入り、この信号が“H”になるまでメモリ、またはI/Oのアクセスを先に延ばす。
\overline{INT}	Interrupt Request (割り込み要求)	入力	L	<ul style="list-style-type: none"> ・この信号が“L”であると次の2条件 <ol style="list-style-type: none"> ① CPU内部の割り込みイネーブルFFがセットされている ② \overline{BUSRQ}信号が“H”である ときに、CPUはそのとき実行していた命令の終了時に割り込み要求を受け付け、IORQおよびM1を“L”にして割り込みベクトルを外部から取り込む。

$\overline{\text{NMI}}$	Non Maskable Interrupt (ノン・マスクابل・インタラプト)	入 力	L	・この信号が“L”であると、CPU内部の割り込みイネーブルFFの状態にかかわらず、 $\overline{\text{BUSRQ}}$ 信号が“L”でない限り、その時点に実行していた命令の終了時にNMIを発生する。この信号はネガティブ・エッジで有効である。
$\overline{\text{RESET}}$	Reset (リセット)	入 力	L	・この信号が“L”であると(最低3クロック期間)、CPUの状態はリセットされ次のようなことがらが行われる。 ① プログラム・カウンタの値が0000 Hになる ② 割り込みイネーブル・フリップフロップがリセットされる ③ インタラプト・レジスタ(I)が00 Hになる ④ リフレッシュ・レジスタ(R)が00 Hになる ⑤ 割り込みモードがモード0になる
$\overline{\text{BUSRQ}}$	Bus Request (バス・リクエスト)	入 力	L	・この信号が“L”であると、CPUはその時点に実行していたマシン・サイクルの終了時に、アドレス・バス、データ・バス、ならびに他の制御信号をハイ・インピーダンスにし、バスの使用を外部にゆだねる。
$\overline{\text{BUSAK}}$	Bus Acknowledge (バス・アクトウリッジ)	出 力	L	・CPUは $\overline{\text{BUSRQ}}$ 信号を認識し、バスをハイ・インピーダンスにした後に、この信号を“L”にしてバスが外部に対して“解放”されたことを示す。
ϕ	Phase Clock (フェーズ・クロック)	入 力		・CPUに対するシングル・フェーズのクロックであり、電気的条件の中のHレベルの最低値は $V_{CC}-0.6\text{V}$ であるので、通常のTTLによりドライブするときには、330 Ω 程度の抵抗でプル・アップする必要がある。

- ② メモリ・リード・サイクル
- ③ メモリ・ライト・サイクル
- ④ I/Oリード・サイクル
- ⑤ I/Oライト・サイクル

OPコード・フェッチ・サイクルというのは、命令の第1バイト(OPコード)をメモリから読み込むためのマシン・サイクルですので、どのような命令を実行する場合にも必ずあり、かつ一番最初の実行されるマシン・サイクルですので、M1(Machine Cycle 1)サイクルとも呼ばれます。

M1サイクルは各命令の実行時に必ず1回はありますが、常に1回であるとは限りません。Z80の命令の中には、DDH、EDH、またはFDHをOPコードとする命令がありますが、これらの命令のほとんどは第2OPコードを持っています。したがってこうした命令が実行されるときには、M1サイクルも2回あります。


図15にZ80のマシン・サイクルの例を示します。各

マシン・サイクルはクロックの立ち上がり時点に開始され、M1サイクル、およびI/Oリード/ライト・サイクルは4クロック期間、メモリ・リード/ライト・サイクルは3クロック期間からなります。1マシン・サイクル中の各クロック期間に対して順に $T_1 \sim T_4$ 、 T_w^* ならびに T_w という名を付け、1クロック期間のことをステートと呼びます。

以下にZ80のマシン・サイクルのタイミングについて詳細に説明します。以上に述べたマシン・サイクルのほかに、Z80には「割り込み認識サイクル」、「NMI認識サイクル」があり、これらについても説明をします。

OPコード・フェッチ・サイクル(M1サイクル)のタイミング

図16にOPコード・フェッチ・サイクルのタイミングを示します。このサイクルでは T_1 の始めにPCの内容



〈図15〉
Z80 CPUのマシン・サイクルの例

(次に実行すべき命令のアドレス)がアドレス・バス上
に出力され、ほとんど同時に $\overline{M1}$ 信号が“L”になりま
す。


次に同じ T_1 の中頃に、 \overline{MREQ} および \overline{RD} 信号が“L”
になります。メモリから読み取られたデータ(OPコード)
は、 T_3 のクロックの立ち上がり時点でCPU内に取り
込まれます。

OPコードのフェッチ動作は T_1 および T_2 の2クロッ

ク期間で終了しますが、その後CPUは T_3 および T_4 を
用いて、フェッチしたOPコードの解読を行いながら、
ダイナミックRAM用のリフレッシュ動作に入ります。

これにはまず T_3 の始めにアドレス・バスの下位7
ビットにリフレッシュ・アドレスを乗せ、同時に \overline{RFSH}
信号を“L”にします。次に T_3 の中頃に \overline{MREQ} 信号を
“L”にして、ダイナミックRAMの周辺回路に対してリ
フレッシュ動作を促し、 $M1$ サイクルを終了します。

〈図16〉
OPコード・フェッチ・サイ
クル($M1$ サイクル)のタイ
ミング



〈図17〉
1ウェイトが入った $M1$ サ
イクル




図16のタイミング・チャートにはクロック ϕ の立ち上がり、または立ち下がりと各信号の変化時点との間の遅延時間を表す記号が記入されています。たとえば $\overline{\text{MREQ}}$ の立ち下がりと T_1 のクロックの立ち下がりとの間の遅延時間は、 $t_{DL\phi(MR)}$ です。また $\overline{\text{MREQ}}$ と T_3 の立ち上がりとの間の遅延時間は $t_{DH\phi(MR)}$ です。

これらの遅延時間は、実際にZ80 CPUを用いたシステムのロジック設計を行うときには、常に念頭におく必要があります。これらを見逃して設計したシステムは、たとえ動いたとしても“まぐれ当たり”であり、通常は結構ひどい目に会うものです。遅延時間の実際の値については、後に示す「Z80 CPUのAC特性」(図31, 30ページ)をごらんください。

また図16では T_2 のクロックの立ち下がり時点の $\overline{\text{WAIT}}$ 信号は“H”になっていますが、この時点に $\overline{\text{WAIT}}$ 信号が“L”であると、CPUは T_2 と T_3 の間にウェイト・ステート T_w を挿入します。そしてこのウェイト・ステート中のクロックの立ち下がり時点に再度 $\overline{\text{WAIT}}$ 信号の状態をサンプルし、その状態が“L”であると次のクロック・サイクルも、ウェイト・ステートとなります。

このウェイト・ステートを抜け出して T_3 ステートに進むためには、ウェイト・ステートのクロックの立ち下がり時点の $\overline{\text{WAIT}}$ 信号の状態が“H”であることが必要です。

図17に $\overline{\text{WAIT}}$ 信号により、一つのウェイト・ステートを挿入した場合のM1サイクルのタイミングを示し、

図18に二つのウェイト・ステートを挿入した場合のタイミングを示します。

$\overline{\text{WAIT}}$ 信号の状態は、 T_2 および T_w のクロックの立ち下がり時点にサンプリングされますが、実際にはセットアップ・タイム($t_{S(WT)}$)とホールド・タイム(T_H)があります。つまり $\overline{\text{WAIT}}$ 信号は T_2 または T_w のクロックの立ち下がり時点より、セットアップ・タイムだけ前に状態が確定していなければならない、また同じクロックの立ち下がり時点より、ホールド・タイムの期間、同じ状態を保持しておかなければなりません。


この約束を守らない場合には、 $\overline{\text{WAIT}}$ 信号を“L”にしてもCPUがウェイト・ステートに入らなかったり、ウェイト・ステート中に $\overline{\text{WAIT}}$ 信号を“H”にしても、同ステートを抜け出せない、というような事態を招きかねません。

また T_2 または T_w のクロックの立ち下がり時点を中心にした、セットアップ・タイムとホールド・タイムの期間以外のタイミングにおける $\overline{\text{WAIT}}$ 信号の状態は、CPUの動作に影響を与えません。ここで示したタイミング・チャートでは、 $\overline{\text{WAIT}}$ 信号の状態がCPUの動作と無関係である期間を破線で示してあります。


CPUはメモリから読み取ったデータ・バス上のデータ(OPコード)を、 T_3 のクロックの立ち上がり時点に、内部に取り込みますが、データ・バス上のデータに関しても、セットアップ・タイム($t_{S(D)}$)とホールド・タイム(t_H)の約束があります。

つまり、メモリから読み取られたOPコードは、 T_3 の

〈図18〉 2ウェイト・ステートが入ったM1サイクル



〈図19〉 6クロックからなるM1サイクル



クロックの立ち上がりより、セットアップ・タイムだけ前にデータ・バス上に乗っていないと、RD信号が“H”になった後、ホールド・タイムの期間、データ・バスの状態を保持しておく必要があります。

今までに示したM1サイクルは、 T_w 状態を含んだ場合でも、 $T_1 \sim T_4$ で終わっていましたが、命令によっては $T_1 \sim T_5$ 、あるいは $T_1 \sim T_6$ を用いる場合があります。Z80の命令の中には、1バイトだけでかつM1サイクルだけで終わってしまうような命令があります。このような命令の場合、M1サイクルを T_5 または T_6 まで引き延ばして、M1サイクル中に命令の実行を終了

してしまいます。

たとえば条件付きRET命令(RET cc)において、条件が満足されない場合には、 $T_1 \sim T_5$ にて命令の実行が終わります。またレジスタ・ペアに対する、INCまたはDEC命令もやはり1バイト命令ですが、この命令ではM1サイクルが $T_1 \sim T_6$ により構成され、M1サイクル中に命令の実行が終わります。 T_5 および T_6 を用いてレジスタ・ペアのインクリメント、またはデクリメント操作を行うからです。

図19に6クロックからなる、M1サイクルのタイミングを示します。図からわかるように、 T_5 および T_6 はCPU内部動作に使われるので、これらの状態ではMREQ、RDなどのデータ・バスを制御する信号は出力されません。

メモリ・リード・サイクルのタイミング

〈図20〉 メモリ・リード・サイクルのタイミング




図20にメモリ・リード・サイクルのタイミングを示します。メモリ・リード・サイクルは、 $T_1 \sim T_3$ の3状態からなります。

まず T_1 の始めにアドレス・バス上に読み取るべきメモリのアドレスが出力され、次に T_1 の中頃にRD信号が出力されます。メモリから読み出されたデータは、 T_3 のクロックの立ち下がり時点に、CPU内に取り込まれます。データのセットアップ・タイム、およびホールド・タイムは、それぞれ $t_{S\phi}(D)$ と t_H です。

図20と図16(M1サイクルのタイミング)を比べてみておわかりのように、M1サイクルに比較してこのメモリ・リード・サイクルにおけるメモリ・アクセス

はずい分ゆるくなっています。両サイクルとも、アドレスおよびMREQ信号が出力されるタイミングは同じですが、CPUがデータを内部に取り込むタイミングは約半クロック分異なり、M1サイクルではT₃の立ち上がり時点、メモリ・リード・サイクルではT₃の立ち下がり時点です。

したがって4MHzのクロックを用いた場合、クロック周期は250nsですので、両サイクルにおいて必要なアクセス・タイムは約125ns異なります。しかしながら通常のメモリは、命令のOPコードやOPコード以下の命令、データなどが混在しますので、M1サイクルのタイミングで動作できるように設計する必要があります。


メモリ・リード・サイクルにおいても、T₂のクロックの立ち下がり時点にWAIT信号の状態がサンプルされ、その状態が“L”であると、CPUはウェイト・ステートを挿入します。図21に1ウェイト・ステートを挿入した場合の、メモリ・リード・サイクルのタイミングを示します。

メモリ・ライト・サイクルのタイミング

図22にメモリ・ライト・サイクルのタイミングを示します。このサイクルもメモリ・リード・サイクルと同じく、T₁~T₃の3ステートからなります。まず、T₁の始めころに、データを書き込むべきメモリのアドレスが、アドレス・バス上に出力されます。

次に同じT₁の中頃に、データ・バス上に書き込むべ

〈図21〉1ウェイト・ステートを挿入したメモリ・リード・サイクル



きデータが出力され、同時にMREQ信号が“L”になります。そして、次のT₂のクロックの立ち下がり時点にWR信号が“L”になります。

このメモリ・サイト・サイクルにおいても、T₂の立ち下がり時点にWAIT信号の状態がサンプルされ、その状態が“L”であると、T₂とT₃の間にウェイト・ステートT_wが挿入されます。図22ではT₂の立ち下がり時点のWAIT信号の状態は“H”ですので、ウェイト・ステートはなく、T₂からT₃へとすぐに進んでいます。図23に1ウェイト・ステートを挿入した場合の、メモリ・ライト・サイクルのタイミングを示します。

I/Oリード/ライト・サイクルのタイミング


図24にI/Oリード・サイクルとI/Oライト・サイクルのタイミングを示します。両サイクルはT₁、T₂、T_w、ならびにT₃の4ステートからなります。

I/Oリード・サイクルではT₁の始めにI/Oアドレスがアドレス・バス上に出力され、T₂の始め頃にIORQ信号とRD信号が“L”になります。そしてT₃の立ち下がり時点にデータ・バス上のデータ(I/Oポートのデータ)がCPU内に取り込まれます。

I/Oライト・サイクルでは、やはりT₁の始め頃にI/Oアドレスがアドレス・バス上に出力され、T₁の中頃にデータ・バス上にI/Oにライトすべきデータが出力されます。次にT₂の始めにIORQ信号、およびWR信号が出力されます。

これらのマシン・サイクルでは、T₂の立ち下がり時点におけるWAIT信号の状態とは関係なく、T₂とT₃の間に強制的にウェイト・ステートが挿入されます。CPUにより強制的に挿入されたウェイト・ステートのことをT_w*と呼び、WAIT信号により挿入されたウェ


〈図22〉メモリ・ライト・サイクルのタイミング




イト・ステート、 T_w と区別します。

T_w^* ステートが挿入される理由は次のとおりです。I/Oリード/ライト・サイクルでは、 T_2 の始めに $\overline{\text{IORQ}}$ 信号が出力されます。 $\overline{\text{WAIT}}$ 信号の状態が他のマシン・サイクルと同じく、 T_2 の立ち下がり時点でサンプルされるとすると、I/Oは $\overline{\text{IORQ}}$ 信号を受信してから非常にわずかな時間内に、アドレスをデコードし、かつ $\overline{\text{WAIT}}$ 信号をセットアップ時間を考慮して出力する必要があります。

〈図23〉 1ウェイト・ステートを挿入したメモリ・ライト・サイクル



〈図24〉 I/Oリード/ライト・サイクルのタイミング



このため、 T_2 の後に強制的に T_w^* を挿入し、 $\overline{\text{WAIT}}$ 信号の状態のサンプル点を、 T_w^* のクロックの立ち下がりとすることにより、前述の時間的きびしさをなくすようにしているのです。

図24では T_w^* ステートのクロックの立ち下がり時点の $\overline{\text{WAIT}}$ 信号の状態は“H”なので、 T_w^* の次は T_3 になっていますが、 T_w^* のクロックの立ち下がり時点の $\overline{\text{WAIT}}$ 信号の状態が“L”であると、 T_w^* の次にふつうのウェイト・ステートが挿入されます。図25に1ウェイト・ステートを挿入した、I/Oリード/ライト・サイクルのタイミングを示します。

割り込み認識サイクルのタイミング

割り込み認識サイクル(Interrupt Acknowledge Cycle)というのは、CPUが割り込み要求($\text{INT} = \text{“L”}$)を受け付け、要求元から割り込みベクトルをリードするためのマシン・サイクルです。このマシン・サイクルを理解するには、Z80の割り込みに関する知識が必須ですが、それについては後述の「Z80の割り込み」の項をごらんください。

また、ここでは主としてZ80のモード2割り込みのマシン・サイクルについて述べますが、モード0、およびモード1についても説明します。


図26に割り込み認識サイクルのタイミングを示します。通常このマシン・サイクルは、割り込み要求を受け付け、割り込みベクトルをリードするまでのことをいいますが、図26には割り込みルーチンの先頭の命令をフェッチするところまで記述してあります。割り込み時における、Z80の動作を完全に説明したかったからです。

この割り込み認識サイクルが起動されるのには、EI(イネーブル・インタラプト)命令により、CPU内部の割り込みイネーブル・フリップフロップがセットされており、かつ $\overline{\text{BUSRQ}}$ 信号が“H”である必要があります。

さて、このマシン・サイクルは次のようなステップからなります。

- ① 命令の最後のマシン・サイクルの最後のステートのクロックの立ち上がり時に、 $\overline{\text{INT}}$ 信号の状態をサンプルす

〈図25〉 1ウェイト・ステートを挿入したI/Oライト・サイクルのタイミング



- る。
- ② 割り込みベクトルをフェッチする。このサイクルは“スペシャルM1”サイクルとも呼ばれ、 $\overline{M1}$ および \overline{IORQ} 信号を共に“L”にすることにより、割り込み要求元から割り込みベクトルをリードします。
 - ③ PCの上位バイトを(SP-1)にセーブする。
 - ④ PCの下位バイトを(SP-2)にセーブする。
 - ⑤ ②で読み取った割り込みベクトルから、割り込みルーチンのアドレス・テーブルをアクセスし、割り込みルーチンの先頭アドレスをメモリからリードする(下位バイト)。
 - ⑥ 割り込みルーチンのアドレスの上位バイトをリードする。
 - ⑦ ⑤、⑥で求めた割り込みルーチンのアドレスからOPコードをフェッチする。

前記②の割り込みベクトルをリードするサイクルには、自動的にウェイト・サイクル T_w^* が二つ挿入されます。Z80の割り込みはデイジー・チェイン式の優先制御方式ですので、デイジー・チェインの末端まで信号が伝搬するための時間を、これらの T_w^* により保証しています。

また、このサイクルは \overline{RD} 信号の代わりに \overline{IORQ} が用いられている点を除くと、タイミング自体は通常のM1サイクルとそっくりですので、“スペシャルM1”サイクルと呼ばれます。



図26はモード2の割り込みのタイミングを示したものです。モード0およびモード1ではどのようなのか説明します。モード0では①~④の過程はモード2の場合とまったく同じですが、⑤および⑥の過程が省略されます。モード0では割り込みベクトルそのものが、割り込みルーチンのアドレスを示しているからです。

モード1の場合もタイミング自体はモード0とまったく同じですが、②で読み取った割り込みベクトルの値は無視されます。モード1では、ベクトルの値とは無関係に“RST 38 H”命令を実行するからです。

NMI認識サイクルのタイミング

NMIというのは、Non Maskable Interruptの略であり、“マクスできない割り込み”という意味です。 \overline{INT} 信号による割り込み要求は、EIおよびDIという命令により、割り込みを許可したり禁止したりすることができますが、このNMIは禁止することができず、常に割り込むことができる割り込み要求です。

図27にNMI認識サイクルのタイミングを示します。NMI認識サイクルは、 \overline{NMI} 信号を“L”にすることにより起動されます。CPUは \overline{NMI} 信号が“L”になると、その立ち下がりにより、内部のNMIフリップフロップをセットします。NMIフリップフロップをセットするには、 \overline{NMI} 信号は最低、 $T_w(\overline{NMI})$ だけの時間、“L”である必要があります(28, 29ページ)。



〈図 26〉

割り込み認識サイクルのタイミング (モード 2)

NMIフリップフロップの状態は、命令実行時の最後のマシン・サイクルの最後のステートの立ち上がり時点にサンプリングされ、このフリップフロップがセットされていると、次のマシン・サイクルは、NMI認識サイクルとなります。

このマシン・サイクルは通常M1サイクルとまったく同じですが、CPUが読み取ったデータは何の意味もありません。したがってこのマシン・サイクルで意味があるのは、ダイナミックRAMのリフレッシュ動作だけです。次の2マシン・サイクルはメモリ・ライト・サイクルであり、これらのサイクルを用いて、CPUはPCの内容をスタックにセーブします。

PCの内容をセーブするマシン・サイクルの次には、M1サイクルが続き、アドレス・バス上には0066Hが出力されます。つまりCPUはNMIを検出すると、0066H番地の命令を実行します。0066H番地にはNMIに対処するプログラム(NMIルーチン)を書きしておく必要があります。

CPU内部のNMIフリップフロップがリセットされるタイミングは、Zilog社のマニュアルからは明らかではありませんが、0066H番地の命令を実行するM1サイクルが終了した時点と考えるのが妥当です。

バス・リクエスト認識サイクルのタイミング

バス・リクエスト認識サイクル(Bus Request/Acknowledge Cycle)というのは、CPUが $\overline{\text{BUSRQ}}$ 信号を認識して、アドレス・バス、データ・バス、ならびにコントロール・バス($\overline{\text{MREQ}}$, $\overline{\text{IORQ}}$, $\overline{\text{RD}}$, $\overline{\text{WR}}$, $\overline{\text{RFSH}}$)をハイ・インピーダンスにするためのマシン・サイクルです。


通常はCPUがこれらのバスの制御権を完全に握っているのですが、このマシン・サイクルを経て、バスの状態がハイ・インピーダンスになると、バスはCPUが接がっていないのとまったく同じ状態になります。したがってCPU以外の制御回路がバスをコントロールすることにより、CPUを介さないデータの転送をすることができます。

このように、CPUに対してバスの制御権を放棄させ、外部の制御回路によりバスをコントロールし、データの転送を行うことを、DMA(Direct Memory Access)データ転送といい、その制御を行う外部回路のことをDMAコントローラと呼びます。DMAデータ転送の目的は、CPUを介さずに高速でデータの転送を行うことです。

図28にバス・リクエスト認識サイクルのタイミングを示します。CPUは任意のマシン・サイクルの最後のステートのクロックの立ち上がり時点に $\overline{\text{BUSRQ}}$ 信号の状態をサンプリングします。ここで $\overline{\text{BUSRQ}}$ 信号の状態が“L”であると、次のクロックの立ち上がり時点にCPUは、 $\overline{\text{BUSAK}}$ 信号を“L”にし、アドレス・バス、データ・バス、およびコントロール・バスの状態をハイ・インピーダンスにします。この状態をDMAサイクルと呼び、 $\overline{\text{BUSRQ}}$ 信号が“L”である限り続きます。


$\overline{\text{BUSRQ}}$ 信号のサンプリングには、セットアップ・タイム($t_{S(BQ)}$)とホールド・タイム(t_H)を満足する必要があります。

DMAサイクルを終結させるには、 $\overline{\text{BUSRQ}}$ 信号を“H”に戻します。DMAサイクル中、CPUは各クロックの立ち上がり時点に $\overline{\text{BUSRQ}}$ 信号の状態をサンプリングし、その状態が“H”であるのを検出すると、次のク



〈図28〉
バス・リクエスト認識サイ
クルのタイミング

〈図 27〉 NMI認識サ



ロックの終わり頃に $\overline{\text{BUSAK}}$ 信号を“H”に戻し、その次のクロックの立ち上がり時点からバスの制御を再開します。

前項の割り込み要求の場合は、各命令の切れ目ごとに割り込み要求信号 ($\overline{\text{INT}}$, $\overline{\text{NMI}}$) のサンプリングを行っていましたが、このバス・リクエスト認識サイクルは、各マシン・サイクルの切れ目ごとに入ることができます。

したがって M1 サイクルとメモリ・リード・サイクルを二つ用いるような命令の実行が、各マシン・サイクルの間にいくつかの DMA サイクルが挿入されて、行

われるようなことも可能です。


DMA サイクル中は、CPU はバスの制御をいっさい行わないので、ダイナミック RAM のリフレッシュ機能 ($\overline{\text{RFSH}}$) も停止します。

ですから Z80 のリフレッシュ機能だけを用いてダイナミック RAM のリフレッシュ操作を行っているような場合、長時間 DMA サイクルを続けると、メモリの内容が破壊される場合もあるので注意を要します。


HALT 状態からの脱出

Z80 には HALT (停止) という命令があります。CPU

〈図 29〉 HALT 状態からの脱出



イクルのタイミング



はこの命令を実行すると、最後のステート (T₄) の終わりに $\overline{\text{HALT}}$ 信号を "L" にします。そして次のマシン・サイクルから命令を先に進めることを中止して、M1サイクルだけからなるNOP命令を反復します。このM1サイクルは通常のM1サイクルとまったく同じように行われますが、データ・バスから読み取られたデータ (OPコード) は無視され、CPU内部にて強制的にNOP命令 (00H) が挿入されます。この状態をHALT状態と呼びます。図29にHALT状態からの脱出のタイミングを示します。

このHALT状態から脱出できるのは、割り込み要求 ($\overline{\text{INT}}$ または $\overline{\text{NMI}}$) が受け付けられたときだけです。HALT状態においても、割り込み要求はT₄のクロックの立ち上がり時点でサンプリングされ、 $\overline{\text{INT}}$ または $\overline{\text{NMI}}$ 信号が "L" であると、割り込みが発生し、割り込みルーチンにコントロールが移ります。割り込みが受け付けられた時点でHALT状態は解除され、T₄の終わり頃に $\overline{\text{HALT}}$ 信号は "H" に戻ります。

割り込みルーチンの実行が終り、その最後に RETI または RETN 命令を実行することにより、HALT命令の次の命令へと進むことができます。HALT状態における割り込みの受け付けは、通常の場合とまったく同じように行なわれます。 $\overline{\text{INT}}$ 信号による割り込みが

受け付けられるには、EI命令により割り込み可の状態になっていなければなりません。

また、 $\overline{\text{INT}}$ 信号と $\overline{\text{NMI}}$ 信号による割り込み要求が同時に発生した場合には、NMIのほうが優先度が高いため、NMIが先に受け付けられます。


HALTという命令は“割り込みが発生するまで何もしないで待つ”という意味を持っていますが、割り込みというものは本来同時並行処理を行うことを可能にするためにあみ出されたくふうであり、“割り込みが発生するまで何もしない”ということは、割り込みの機能を否定しているようなものです。

最近のシステムでは高度の割り込み技法を使って同時並行処理を行い、CPUの能力をギリギリまで使っているのが現状ですので、HALT命令により割り込みが起こるまで待っているような使いかたはほとんど行われていません。

リセット・タイミング

図30にZ80CPUのリセット・タイミングを示します。Z80CPUをリセットするには、最低3クロック期間、 $\overline{\text{RESET}}$ 信号を "L" にしておく必要があります。 $\overline{\text{RESET}}$ 信号を受け付けると、Z80 CPUはアドレス・バス、およびデータ・バスをフローティング状態にし、

〈図 31〉 Z 80 CPUの一般的なタイミング・チャート



〈図 32〉 Z 80, -A, -B CPUのAC特性

(単位 ns)

信号名	記号	パラメータ	Z80		Z80A		Z80B	
			最小値	最大値	最小値	最大値	最小値	最大値
φ	t_c	クロック周期	400	式12	250	式12	165	式12
	$t_{W(\phi H)}$	クロック・パルス幅("H")	180		110		65	
	$t_{W(\phi L)}$	クロック・パルス幅("L")	180	2000	110	2000	65	2000
	t_r, t_f	クロックの立ち上がり/立ち下がり時間		30		30		20
A ₀₋₁₅	$t_{D(AD)}$	アドレス出力の遅延時間		145		110		90
	$t_{F(AD)}$	フローティングになるまでの遅延時間		110		90		80
	t_{acm}	MREQに対するアドレス安定時間(メモリ・サイクル)	125(式1)		65(式1)		35(式1)	
	t_{aci}	IORQ, RD, WRに対するアドレス安定時間(I/Oサイクル)	320(式2)		180(式2)		110(式2)	
	t_{ca}	RD, WR, MREQ, IORQに対するアドレス保持時間	160(式3)		80(式3)		35(式3)	
	t_{caf}	クロックの立ち上がりからフローティングになるまでの遅延時間		110		90		80
	D ₀₋₇	$t_{D(D)}$	データ出力の遅延時間		230		150	
$t_{F(D)}$		フローティングまでの遅延時間		90		90		80
$t_{S\phi(D)}$		M1サイクルにおけるクロックの立ち上がりに対するセットアップ・タイム	50		35			30
$t_{S\bar{\phi}(D)}$		M2~M5サイクルにおけるクロックの立ち下がりに対するセットアップ・タイム	60		50		40	
t_{dcm}		WRに対するデータ安定時間(メモリ・サイクル)	190(式4)		80(式4)		25(式4)	
t_{dci}		WRに対するデータ安定時間(I/Oサイクル)	20(式5)		-10(式5)		-55(式5)	
t_{cdf}		WRが"H"になってからのデータ保持時間	120(式6)		60(式6)		30(式6)	
	t_H	ホールド・タイム		0		0		0
MREQ	$t_{DL\bar{\phi}(MR)}$	クロックの立ち下がりから"L"になるまでの遅延時間		100		85		70
	$t_{DH\phi(MR)}$	クロックの立ち上がりから"H"になるまでの遅延時間		100		85		70
	$t_{DH\bar{\phi}(MR)}$	クロックの立ち下がりから"H"になるまでの遅延時間		100		85		70
	$t_{W(MRL)}$	パルス幅("L")	360(式7)		220(式7)		135(式7)	
	$t_{W(MRH)}$	パルス幅("H")	170(式8)		110(式8)		65(式8)	
IORQ	$t_{DL\phi(IR)}$	クロックの立ち上がりから"L"になるまでの遅延時間		90		75		65
	$t_{DL\bar{\phi}(IR)}$	クロックの立ち下がりから"L"になるまでの遅延時間		110		85		70
	$t_{DH\phi(IR)}$	クロックの立ち上がりから"H"になるまでの遅延時間		100		85		70
	$t_{DH\bar{\phi}(IR)}$	クロックの立ち下がりから"H"になるまでの遅延時間		110		85		70
RD	$t_{DL\phi(RD)}$	クロックの立ち上がりから"L"になるまでの遅延時間		100		85		70
	$t_{DL\bar{\phi}(RD)}$	クロックの立ち下がりから"L"になるまでの遅延時間		130		95		80
	$t_{DH\phi(RD)}$	クロックの立ち上がりから"H"になるまでの遅延時間		100		85		70
	$t_{DH\bar{\phi}(RD)}$	クロックの立ち下がりから"H"になるまでの遅延時間		110		85		70
WR	$t_{DL\phi(WR)}$	クロックの立ち上がりから"L"になるまでの遅延時間		80		65		60
	$t_{DL\bar{\phi}(WR)}$	クロックの立ち下がりから"L"になるまでの遅延時間		90		80		70
	$t_{DH\bar{\phi}(WR)}$	クロックの立ち下がりから"H"になるまでの遅延時間		100		80		70
	$t_{W(WRL)}$	WRのパルス幅	360(式9)		220(式9)		135(式9)	
MI	$t_{DL(MI)}$	クロックの立ち上がりから"L"になるまでの遅延時間		130		100		80
	$t_{DH(MI)}$	クロックの立ち上がりから"H"になるまでの遅延時間		130		100		80
RFSH	$t_{DL(RF)}$	クロックの立ち上がりから"L"になるまでの遅延時間		180		130		110
	$t_{DH(RF)}$	クロックの立ち上がりから"H"になるまでの遅延時間		150		120		100
WAIT	$t_{S(WT)}$	クロックの立ち下がりに対するセットアップ・タイム	70		70		60	
HALT	$t_{D(HT)}$	クロックの立ち下がりから"L"または"H"になるまでの遅延時間		300		300		260
INT	$t_{S(IT)}$	クロックの立ち上がりに対する、セットアップ・タイム	80		80		70	
NMI	$t_{W(NML)}$	NMIのパルス幅	80		80		70	
BUSRQ	$t_{S(BQ)}$	クロックの立ち上がりに対する、セットアップ・タイム	80		50		50	
BUSAK	$t_{DL(BA)}$	クロックの立ち上がりから"L"になるまでの遅延時間		120		100		90
	$t_{DH(BA)}$	クロックの立ち下がりから"H"になるまでの遅延時間		110		100		90
RESET	$t_{S(RS)}$	クロックの立ち上がりに対するセットアップ・タイム	90		60		60	
	$t_{F(C)}$	MREQ, IORQ, RD, WRがフローティングになるまでの遅延時間		110		90		80
	t_{mr}	IORQが"L"になる前に、MIが"L"になる時間(割り込み認識サイクル)	920(式10)		565(式10)		365(式10)	

・式番号が記入してあるものは、 t_c 、 $t_{W(\phi H)}$ および $t_{W(\phi L)}$ が最小値で $t_r = t_f = 20ns$ とした場合、その他の場合には次頁の表により計算する。
 ・Z80CPUはスタティック動作ができるように設計されているが、 $t_{W(\phi H)}$ の値が $200\mu s$ を超えるような場合の動作は保証されない。

〈図 32〉 つづき

式番号	記号	Z80	Z80A	Z80B
1	t_{acm}	$t_{W(\phi H)} + t_f - 75$	$t_{W(\phi H)} + t_f - 65$	$t_{W(\phi H)} + t_f - 50$
2	t_{aci}	$t_C - 80$	$t_C - 70$	$t_C - 55$
3	t_{ca}	$t_{W(\phi L)} + t_r - 40$	$t_{W(\phi L)} + t_r - 50$	$t_{W(\phi L)} + t_r - 50$
4	t_{dcm}	$t_C - 210$	$t_C - 170$	$t_C - 140$
5	t_{dci}	$t_{W(\phi L)} + t_r - 180$	$t_{W(\phi L)} + t_r - 140$	$t_{W(\phi L)} + t_r - 140$
6	t_{cdf}	$t_{W(\phi L)} + t_r - 80$	$t_{W(\phi L)} + t_r - 70$	$t_{W(\phi L)} + t_r - 55$
7	$t_{W(\overline{MRL})}$	$t_C - 40$	$t_C - 30$	$t_C - 30$
8	$t_{W(\overline{MRH})}$	$t_{W(\phi H)} + t_f - 30$	$t_{W(\phi H)} + t_f - 20$	$t_{W(\phi H)} + t_f - 20$
9	$t_{W(\overline{WRL})}$	$t_C - 40$	$t_C - 30$	$t_C - 30$
10	t_{mr}	$2t_C + t_{W(\phi H)} + t_f - 80$	$2t_C + t_{W(\phi H)} + t_f - 65$	$2t_C + t_{W(\phi H)} + t_f - 50$
12	t_C	$t_{W(\phi H)} + t_{W(\phi L)} + t_r + t_s$		

〈図 33〉

Z80 CPUのDC特性と容量特性

■DC特性

記号	パラメータ	最小値	最大値	単位	テスト条件
V_{ILC}	クロック入力の“L”レベル	0.3	0.45	V	
V_{IHC}	クロック入力の“H”レベル	$V_{CC} - 0.6$	$V_{CC} + 0.3$	V	
V_{IL}	入力“L”レベル	-0.3	0.8	V	
V_{IH}	入力“H”レベル	2.0	V_{CC}	V	
V_{OL}	出力“L”レベル		0.4	V	$I_{OL} = 1.8 \text{ mA}$
V_{OH}	出力“H”レベル	2.4			$I_{OH} = -250 \mu\text{A}$
I_{CC}	電源電流 Z80 Z80A Z80B		150 200 200	mA	
I_{LI}	入力漏れ電流		10	μA	$V_{IN} = 0 \sim V_{CC}$
I_{LEAK}	フローティング状態における 3ステート出力の漏れ電流	-10	10^3	μA	$V_{OUT} = 0.4 \sim V_{CC}$

■容量特性 (25°C, 1 MHz)

記号	パラメータ	最小値	最大値	単位	注
C_{CLK}	クロック容量		35	pF	測定に関与しない ピンはクラウンド
C_{IN}	入力容量		5		
C_{OUT}	出力容量		10		

制御信号 (\overline{MREQ} , \overline{IORQ} など) を“H”にします。
RESET信号が“H”になると、3クロック目の立ち上がり時点からM1サイクルが開始され、0000H番地の命令の実行が始まります(33ページ)。


RESET信号に関して注意すべきことは、この信号についてもセットアップ・タイムとホールド・タイムがあることです。しかしながら通常は十分に長いRESET信号を印加するので、これらに注意を払う必要はほとんどありません。

以上でZ80 CPUのタイミングの項を終わりますが、図31～図33に、Z80(2.5MHz)、Z80A(4MHz)、Z80B(6 MHz)の一般的なタイミング・チャート、ならびにAC特性、DC特性を示します。

本項で示したタイミング・チャートには、各マシン・サイクルにおいて着目すべき時間的定数の記号が示されていますが、それらはここで示す一般的なタイミング・チャートからとったものです。実際の値については、図32のAC特性をごらんください。

筆者の経験からすると、個々のマシン・サイクルを

〈図 30〉
リセット・タイミング



検討する際には、図31のタイミング・チャートから、時間的定数を求めてくるのは、相当骨の折れることです。したがって本項のタイミング・チャートに示された、時間的定数を示す記号はきっと役に立つはずで

Z 80 CPUの割り込み

Z 80 には 2 種類の割り込み要求、

- ① INT信号によるマスク(Mask——禁止)可能な割り込み(以降INT割り込み)
- ② NMI信号によるマスク不可能な割り込み(以降NMI)

があります。NMIはINT割り込みより優先度が高く、両者が同時に発生した場合、NMIのほうが先に受け付けられます。前項ではこれらの割り込みのタイミングについて説明をしましたが、ここではこれらをプログラミングする立場から説明します。

NMI(Non Maskable Interrupt)

前述したようにNMIは文字どおり、「マスクすることができない割り込み」であり、常に受け付けられます。したがってINT割り込みの処理ルーチンの実行中であろうと、NMI割り込みルーチンの実行中であろうと、NMI信号の立ち下がりが検出されさえすれば、常にNMIが発生します。

NMIはシステムの非常事態、たとえば電源異常、メモリ・パリティ・エラー発生などの状態を、一早くプログラムに伝えるためにあります。

Z 80 はNMIを認識すると、その時点のPCの内容をスタックにセーブした後に、0066H番地の命令にジャ


ンプします。したがってNMI処理ルーチンの先頭アドレスは、常に0066H番地にしておく必要があります。そしてNMI処理ルーチンの最後には、RETN命令を実行し、NMIが発生する前のルーチンに戻ります。図 34 にNMI発生時のプログラムの動きを示します。

Z 80 を使っている人の中には「NMIはRETN命令を実行しなければ、再度発生しない」と考えている人がたまにはいますが、これが誤りであることを示す実験をやってみました。

図 35 にこの実験を行うための簡単なロジックを示します。このロジックはOUT (1EH), A命令を出すと、IORQの立ち下がり時点でワンショットをトリガします。このワンショットは約 100 ns のパルスを出力し、このパルスはZ 80 CPUのNMIピンに接続されています。

前記のロジックに対して、Prog●に示すプログラム

〈図 34〉 NMI発生時のプログラムの動き




メイン・ルーチンの命令4を終了したときにNMIが発生

〈Prog●〉 NMIテスト・プログラム

```

;*****
;***          NMI TEST          ***
;*****
0000      31 0000          LD      SP,STACK      ;SET STACK POINTER
0003      D3 1E          OUT      (1EH),A        ;TRIGGER ONE SHOT
;
;
;
0066      31 0000      NMI:  LD      SP,STACK      ;RESET STACK POINTER
0069      D3 1E          OUT      (1EH),A        ;TRIGGER ONE SHOT
;
0000      STACK EQU     0000H          ;
;
END
    
```

〈図 35〉 NMIテストのためのロジック



を動かしてみます。このプログラムを0000H番地からスタートさせると、まずOUT (1EH), A命令が実行されます。この命令により出力されるIORQ信号の立ち下がり時にワンショットがトリガされ、NMI信号がZ80に入力されます。

Z80はこのNMI信号の立ち下がり時に、内部のNMIフリップフロップをセットし、OUT (1EH), A命令の最後のマシン・サイクル(I/Oライト・サイクル)の最後のステートのクロックの立ち上がり時点に、NMIフリップフロップがセットされていることを認識し、NMIを発生します。

NMIが発生すると0066H番地に飛んできます。このプログラムでは、0066H番地でスタック・ポインタをリセットしたのち、再びOUT (1EH), A命令を実行します。このOUT (1EH), A命令が実行されると前の説明と同じ過程が繰り返され、再度NMIが発生し、以後0066H番地の命令(LD SP, STACK)と0069H番地の命令(OUT (1EH), A)を永久に繰り返すようになります。

0066H番地でスタック・ポインタをリセットしている理由は、こうしておかないとメモリ中がスタックとして使われ、結果的にはProg●自体を破壊してしまうからです。

INT割り込み

INT割り込みはマスク可能な割り込みであり、EI (Enable Interrupt)命令により割り込みを許可し、DI (Disable Interrupt)命令により、割り込みを禁止することができます。またNMIが発生するとINT割り込みは強制的に禁止されます。さらにZ80のINT割り込みには、モード0~モード2の3種類の割り込みモードがあります。

ここではまずINT割り込みの許可/禁止(イネーブル/ディスエーブル)のメカニズムについて説明し、次に各割り込みモードについて説明します。

INT割り込みの

イネーブル/ディスエーブル

Z80におけるINT割り込みのイネーブル/ディスエーブル制御は、二つの割り込みイネーブル・フリップフロップ、IFF₁およびIFF₂により行います。図36にこれら二つのフリップフロップの状態が変化する要因と、フリップフロップの状態を示します。

Z80がリセットされると、両フリップフロップともリセット("0")されます。EI命令が実行されると、両フ

〈図 36〉 IFF₁とIFF₂の動作

要因	IFF ₁	IFF ₂	コメント
リセット	0	0	
DI命令	0	0	
EI命令	1	1	
INT割り込み受け付け	0	0	
NMI受け付け	0	X	IFF ₁ =0
RETN命令	IFF ₂	X	IFF ₂ →IFF ₁
LD A,I命令	X	X	IFF ₂ →パリティ・フラグ
LD A,R命令	X	X	IFF ₂ →パリティ・フラグ

X: 変化しない

リップフロップはセット("1")され、DI命令が実行されると両方ともリセットされます。

また、INT割り込みが受け付けられると、IFF₁、IFF₂はともにリセットされます。そしてINT割り込みが許可されるのは、両リップフロップがともにセットされているときだけです。

これまでの話からすると、「何だ、リップフロップ1個で十分じゃないか」と思われますが、NMIが発生しない限り、その答は「イエス」です。ところがZ80ではNMIが発生すると、INT割り込みを強制的に禁止すると述べましたが、その制御に一役買うのがIFF₂です。

NMIを受け付けると、Z80はIFF₁をリセットします。IFF₂の状態はそのままであり、NMI直前のIFF₁の状態を示しています。IFF₁がリセットされたので、以後INT割り込みは禁止されます。そしてこの状態はNMI処理ルーチン内でEI命令を実行するか、RETN命令を実行するまで続きます。

RETN命令を実行すると、IFF₂にセーブされたIFF₁の状態がIFF₁に戻されます。したがって、NMIが発生する直前にEI状態であったとすれば、RETN命令によってその状態が回復されます。つまり、Z80ではNMIが発生する直前のEI/DI状態をセーブしておき、RETN命令によってNMIが起きる直前の状態に戻す動作が行われます。

たとえNMIが発生したところで、INT割り込みのイネーブル/ディスエーブル状態を変えたくない、というようなユーザーのために、IFF₂の状態をチェックする手段があります。LD A, IまたはLD A, R命令を実行すると、IFF₂の状態をステータス・フラグ中のパリティ・フラグ(V)にセットしてくれます。したがって、このフラグを調べて、もしセットされていれば、EI命令を出すことにより、INT割り込みのイネーブル状態を継続することができます。

なおEI命令について付言しておく、実際には割り込みがイネーブルされるのは、EI命令の次の命令が実行された後です。割り込みルーチンの最後には通常、EI命令とRETI命令が並んでいますが、割り込みがイネーブルされるのは、RETI命令の実行後であるということです。

またEI命令とDI命令を連続して実行した場合、割り込みは発生しません。EI命令の次の命令が終わった後に割り込みはイネーブルされるはずですが、DI命令によりディスエーブルされてしまうからです。短期間だけ割り込みをイネーブルしたいときには、EI、NOP、DIの順に命令を実行すれば、NOP命令の後に割り込みを発生させることができます。

INT割り込みのモード

Z80にはモード0～モード2という、3種類の割り込みモードがあります。ここではこれらの各割り込みモードにおけるZ80の動作を説明します。

■モード0割り込み

モード0は8080Aの割り込みとまったく同じ割り込みモードです。Z80はリセットされると、このモード0になり、8080Aのソフトウェアとの互換性を保ちます。Z80が他の割り込みモード(モード1またはモード2)にあるときには、IM0という命令を実行すると、モード0になります。

モード0の割り込みは、割り込み認識サイクルにおいて、割り込み源から任意の命令を読み込んで、それを実行するモードです。割り込み認識サイクルのタイミングの項では、割り込みモードをモード2であると仮定し、割り込み源は割り込みベクトルをCPUに送ると説明しましたが、このモード0では割り込み源は任意の命令をCPUに送ることができます。割り込み認識サイクルは、M1サイクルとほとんど変わらないのでこのようなことが可能です。

しかしながら、このモード0における割り込み認識サイクルでは、PCを自動的にスタック上にセーブする動作は行われませんので、割り込まれたプログラムのPCをスタック上にセーブできるような命令をCPUに送ってやる必要があります。したがって、割り込み源はRST n命令、またはCALL nn命令をCPUに送るのがふつうです。


RST n命令は、1バイト命令であり、OPコード中の3ビットにより、RST 00H～RST 38H命令に変化しますので、比較的簡単な外部回路を設けるだけで、8種類の割り込みを識別できます。8種類の割り込みだけでは物足りない場合には、3バイトからなるCALL nn命令をCPUに送ります。

この場合、原理的には64K種類の割り込みを識別できますが、3バイトの命令を送る必要があるため、外部回路は複雑になります。8080A用に作られた、初期のインタラプト・コントローラ、8214はRST命令を発生し、後の8259はCALL命令を発生します。図37に以上の説明をまとめた図を示します。

■モード1割り込み

IM1という命令を実行すると、割り込みモードは、モード1になります。このモードでは、Z80は割り込み認識サイクル時に割り込み源から読み取った命令を無視し、内部で強制的にRST 38H命令を挿入します。したがって割り込み源は、割り込み認識サイクル時に、

〈図 37〉
モード 0 割り込み



データ・バス上に何も乗せる必要がなく、割り込みが受け付けられると、常に0038H番地へ飛びます。

8080Aにおいても、データ・バスをプル・アップしておき、割り込み認識サイクル時に割り込み源がデータ・バス上に何も乗せなければ、CPUは命令FFH (RST 38H)を実行するので、このモード 1 も 8080 A とコンパチブルな割り込みモードということが出来ます。

■モード 2 割り込み

モード 2 割り込みは Z 80 の特徴の一つに数えられ

るものであり、これこそ Z 80 本命の割り込みモードである、ということが出来ます。このモード 2 割り込みの特徴は、次のとおりです。


- ① 1 バイトの割り込みベクトルを送るだけで、128 種類の割り込みを識別できる。
- ② 割り込みルーチンのアドレス・テーブルをメモリ上のどこにでも置くことができる。

Z 80 をこのモード 2 にするには IM 2 という命令を実行します。モード 2 では割り込み認識サイクル時に、割り込み源から読み込んだ割り込みベクトルを下位 8 ビットとし、インタラプト・レジスタ (I) の内容を上位 8 ビットとして、合計 16 ビットのメモリ・アドレスを作り、そのアドレスのメモリから割り込みルーチンのアドレスを求め、そのアドレスへジャンプします。


図 38 にモード 2 割り込みのメカニズムを示します。割り込みルーチン・アドレス・テーブルというのは、各割り込みベクトルの値に対応した割り込みルーチンのアドレスをセットしたテーブルであり、1 ベクトルについて 2 バイトを占め、最高 128 個 (256 バイト) のアドレスをセットすることができます。

この割り込みルーチン・アドレス・テーブルの先頭番地は、割り込みベクトル 00 H に対応し、256 バイト境界 (XX00H 番地) にする必要があります。テーブルには、割り込みルーチンのアドレスの下位 バイトを偶数番地に置き、上位バイトを

〈図 38〉 モード 2 割り込みのメカニズム



〈図 39〉 モード 2 割り込みの例



奇数番地にセットします。

このテーブルのアドレスの上位 8 ビット (XX00H の XX) は、インタラプト・レジスタ (I) の値により決まります。このインタラプト・レジスタには、LD I, A という命令により値をセットします。

図 39 にしたがって、割り込み源が CPU に送った割り込みベクトルから、割り込みルーチンへジャンプする過程を説明します。この例では、インタラプト・レジスタ (I) の値は 80H です。したがって、割り込みルーチンのアドレス・テーブルは 8000H 番地から始まります。


モード 2 割り込みが発生し、割り込み源がベクトル 64H を CPU に送ったと仮定します。CPU はこのベクトル 64H とインタラプト・レジスタ (I) の内容 80H とにより、メモリの 8064H 番地をアクセスし、ベクトル 64H に対応する割り込みルーチンのアドレスの下位バイト (35H) を得、次に 8065H 番地をアクセスし、割り込みルーチンのアドレスの上位バイト (50H) を得ます。

これにより、割り込みルーチンのアドレスが 5035H であることがわかったので、CPU はベクトル 64H に対応する割り込みルーチンのアドレス、5034H 番地へジャンプします。

モード 2 割り込みでは、割り込み源が CPU に送る割り込みベクトルのビット 0 は常にゼロでなければなりません。したがって、ベクトルの識別は 7 ビットにより行われますので、最高 128 種類の割り込みベクトルを持つことができます。Prog ② にモード 2 割り込みをセットアップするプログラムを示します。

モード 2 割り込みでは、最高 256 バイトのアドレス・テーブルを確保する必要がありますが、絶対に使わないベクトルの値に対応するアドレス・テーブルのメモ

〈図 40〉 一般的な EPROM の特性



t_{ACC}	アドレス確定後、出力データが有効になりうる時間
t_{CE}	\overline{CE} が "L" になってから、出力データが有効になるまでの時間
t_{OE}	\overline{OE} が "L" になってから、出力データが有効になるまでの時間
t_{OH}	アドレスが変化した後の出力データのホールド・タイム
t_{DF}	\overline{OE} が "H" になった後、出力データ・ラインがハイ・インピーダンスになるまでの時間

リは何に使ってもかまいません。

例としてベクトル F0H ~ FEH だけを使うような場合、XX00H ~ XXEFH (XX はインタラプト・レジスタの値) 番地は割り込みとは無関係になるので、命令を置こうとデータ領域として使おうがいかうにかまいません。

Z80 CPU とのインターフェース

これまで、「メモリからデータを読む」とか、「I/O にデータを書き込む」というような言葉を何のためらいもなく使ってきました。しかしながら、Z80 がメモリや I/O とデータのやりとりをするためには、メモリおよび I/O というハードウェアが必要であり、このハードウェアは Z80 のタイミング、および電気的特性を守っている必要があります。

通常のメモリ・チップや I/O チップは、そのままでは CPU に接続することができず、多少の論理回路^{ロジック}を介して接続します。ここでは Z80 CPU とメモリや I/O を接続するための方法について説明します。この接続を行うための論理的条件、電気的條件、それらを満足させるのに必要な論理回路等を総称して「インターフェース」といいます。

まず、はじめに Z80 と EPROM、およびスタティック

<Prog②> モード2割り込みのセットアップ

```

;*****
;****  SETTING UP FOR MODE 2 INTERRUPT  ****
;*****
0000 31 0000 BEGIN: LD SP,STACK ;SET STACK POINTER
0003 21 F800 LD HL,TABLE ;LOAD INTERRUPT ROUTINE
; ADDRESS TABLE BASE
0006 7C LD A,H ;
0007 ED 47 LD I,A ;SET INTERRUPT REGISTER
0009 ED 5E IM 2 ;SET MODE 2 INTERRUPT
000B FB EI ;ENABLE INTERRUPT
;
;
; ORG 0185H
; INTERRUPT ROUTINE (VECTOR=00)
0185 INT00:
;
; ORG 0800H
; INTERRUPT ROUTINE (VECTOR=01)
0800 INT01:
;
; ORG 0A80H
; INTERRUPT ROUTINE (VECTOR=02)
0A80 INT02:
;
; ORG 0F00H
; INTERRUPT ROUTINE (VECTOR=03)
0F00 INT03:
;
;
;
; ORG 2100H
; INTERRUPT ROUTINE (VECTOR=F8)
2100 INTF8:
;
; ORG 4678H
; INTERRUPT ROUTINE (VECTOR=FA)
4678 INTFA:
;
; ORG 7800H
; INTERRUPT ROUTINE (VECTOR=FC)
7800 INTFC:
;
; ORG 0CF87H
; INTERRUPT ROUTINE (VECTOR=FE)
CF87 INTFE:
;
; ORG 0F800H
; INTERRUPT ROUTINE ADDRESS TABLE
F800 TABLE: DW INT00 ; VECTOR=00
F802 DW INT01 ; VECTOR=01
F804 DW INT02 ; VECTOR=02
F806 DW INT03 ; VECTOR=03
;
;
; ORG TABLE+0F8H
F8F8 DW INTF8 ; VECTOR=F8
F8FA DW INTFA ; VECTOR=FA
F8FC DW INTFC ; VECTOR=FC
F8FE DW INTFE ; VECTOR=FE
;
0000 STACK EQU 0000H ;STACK FRAME
;
END

```


RAMとのインターフェースについて説明します。ダイナミックRAMとのインターフェースについては、対象が比較的大きいので、稿を分けて説明します。


EPROMとのインターフェース

ここで取りあげるEPROMは、2716(2 Kバイト)、2732(4 Kバイト)、および2764(8 Kバイト)の3種類です。図40に一般的なEPROMの特性を示します。EPROMはアドレス入力(11本~13本)と出力データ(8本)、それに制御信号、 \overline{OE} (Output Enable)と \overline{CE} (Chip Enable)を持っています。

EPROMは \overline{CE} 信号が“L”になると、内部の制御回路がイネーブルされ、アドレス入力をデコードすることにより、2 K、4 Kまたは8 Kバイトあるメモリ・セルの中の1バイトを選択し、データを出力バッファにセットします。出力バッファにセットされたデータは、 \overline{OE} 信号が“L”になるとデータ・ライン上に出力されます。


図41にZ80とEPROMとの一般的なインターフェース例を示します。EPROMのアドレス入力には、その容量に応じた数のアドレス・ラインを接続します。2 Kバイトの容量であれば $A_0 \sim A_{10}$ を、4 Kバイトの場合には $A_0 \sim A_{11}$ 、8 Kバイトの場合には $A_0 \sim A_{12}$ を接続します。 \overline{OE} 入力にはRD信号をそのまま接続します。出力データ・ラインは、そのままZ80のデータ・バスに接続すればよく、EPROMが複数個ある場合には、ワイヤードOR接続をすることができます。

〈図41〉 Z80とEPROMとの一般的なインターフェース



最後に残ったのは各EPROMに対する \overline{CE} 信号です。いくつかあるEPROMの中の特定のものを選択するには、選択すべきEPROMの \overline{CE} だけを“L”にする必要があります。この仕事を行うのが、メモリ・アドレス・デコーダです。このデコーダは、直接EPROMに接続されたアドレス以外のアドレスをデコードし、どのEPROMが選択されているのかの判定を行い、選択されているEPROMに対してのみ、 \overline{CE} 信号を出力します。

メモリ・アドレス・デコーダは、アドレスの判定を行うだけでなく、Z80が本当にメモリをアクセスしているという識別も行う必要があります。このため、MREQ信号およびRFSH信号が、同デコーダに入力さ



〈図42〉 EPROM 2716とのインターフェース

れています。Z80はメモリからデータを読むときには、必ずMREQを“L”にします。したがって、アドレスをチェックすると同時にMREQが“L”になっていることを確認する必要がありますため、MREQ信号も入力されています。

またZ80はリフレッシュ・サイクル時にもMREQを“L”にしますが、このときのMREQはメモリに対するリード動作とは関係がありませんので、RFSH信号が“L”のときには、どのEPROMに対しても、CE信号を出さないようにするために、RFSH信号もこのデコーダに入力されています。


図42～図44に2716、2732、2764とのインターフェース例を示します。図42の2716とのインターフェースでは、2716が2個使われており、それぞれの

アドレスは0000H～07FFHおよび0800H～0FFFHです。メモリ・アドレス・デコーダとして、3-8デコーダのLS138を用い、これはA₁₅とA₁₄が“L”でかつMREQ信号が“L”でRFSH信号が“H”のときにイネーブルされます。


このアドレス・デコーダは、A₁₁～A₁₃をデコードし、アドレス範囲、0000H～3FFFH(16K)を2Kバイトごとに八つにデコードします。そして出力の下二つが2716に接続されています。2716を3個以上使用するときには、LS138の残りの出力をメモリ・アドレスに応じて、2716のCEに接続すれば、図42の回路により最高8個の2716とインターフェースできます。

図43の2732とのインターフェースでも、アドレス・デコーダとしてLS138が使われています。このデコー

〈図43〉
EPROM 2732とのインターフェース



〈図44〉
EPROM 2764とのインターフェース



ダは、 A_{15} と \overline{MREQ} 信号が“L”で \overline{RFSH} が“H”のときにイネーブルされ、 $A_{12} \sim A_{14}$ をデコードして、アドレス範囲0000H~7FFFH(32K)を4Kバイトごとの八つに分けます。

図44は2764とのインターフェースです。2764は1個当たり8Kバイトなので、アドレス・デコーダは $A_{13} \sim A_{15}$ をデコードし、0000H~FFFFH(64K)のアドレス範囲を8分割しています。デコーダのLS138は \overline{MREQ} 信号が“L”で、かつ \overline{RFSH} 信号が“H”のときにイネーブルされます。

■どれくらいのアクセス・タイムが必要か?

前項ではEPROMとZ80のインターフェースについて説明をしましたが、その説明の中には時間の概念がまったく含まれていませんでした。ここではZ80のタイミングに基づいて、EPROMをZ80に接ぐには、どれくらいのアクセス・タイムを持つ、EPROMを使えばよいかを考えてみます。

メモリを使う際、常にこのことを考えておかないと、遅すぎて使いものにならなかつたり、速すぎるものを使用してお金をムダにしたりするハメに陥りかねません。

図45にZ80のM1サイクル、およびメモリ・リード・サイクルにおけるEPROMの動作タイミングを示

します。このタイミング・チャートには、Z80固有の時間的定数と、EPROMおよびその周辺回路固有の時間的定数が含まれています。両者を区別するため、EPROMおよびその周辺回路に固有の時間には*(アスタリスク)を付けてあります。

この図からわかるように、必要なEPROMのアクセス・タイムは、

・M1サイクルでは、

$$T_A = 1.5\phi - t_{DL\bar{\phi}(MR)} - t_{DEC}^* - t_{S\phi(D)}$$

・メモリ・リード・サイクルでは、

$$T_B = 2.0\phi - t_{DL\bar{\phi}(MR)} - t_{DEC}^* - t_{S\phi(D)}$$

となります。


ただし ϕ はCPUのクロック周期であり、 t_{DEC}^* はアドレス・デコーダの遅延時間です。

この二つの式からわかるように、 T_A と T_B の間には、常に $T_A \leq T_B - 0.5\phi$ の関係が成り立ちますので、EPROMのアクセス・タイムを考える場合、M1サイクルにおける値が最悪ケースとなります。

したがって、M1サイクルで間に合うようなアクセス・タイムを持ったEPROMを使っていれば、メモリ・リード・サイクルにおいても十分であるということが出来ます。

T_A および T_B の式に実際の値を代入し、Z80(2.5 MHz)、Z80 A(4 MHz)、Z80 B(6 MHz)を動作させる

〈図45〉 Z80とEPROMのタイミング



T_A : \overline{CE} が出力されてから、データが確定する必要のある時間(M1サイクル)

$$T_A = 1.5\phi - t_{DL\bar{\phi}(MR)} - t_{DEC}^* - t_{S\phi(D)}$$

T_B : \overline{CE} が出力されてから、データが確定する必要のある時間(メモリ・リード・サイクル)

$$T_B = 2.0\phi - t_{DL\bar{\phi}(MR)} - t_{DEC}^* - t_{S\phi(D)}$$

ϕ : クロック周期 t_{DEC}^* : アドレス・デコーダの遅延時間

のに必要な、EPROMのアクセス・タイムを図46に示します。この図からわかるようにZ80、Z80A、Z80Bを用いる場合に必要なEPROMのアクセス・タイムは、それぞれ375 ns、217 ns、112.5 nsとなります。

では現在入手可能なEPROMのアクセス・タイムはどれくらいなのでしょう。インテル社のデータ・ブックから、ここで取りあげたEPROMの時間的定数(遅延時間)を拾い出し、図47に示します。

図42~図44の回路では、 \overline{OE} には \overline{RD} 信号を直接接続し、アドレス・デコーダの出力を \overline{CE} に接続してありますので、EPROMのアクセス・タイムとして、 t_{CE} をとる必要があります。 t_{CE} で一番小さな値を持っているのは、2732 A-2(200 ns)と2764-2(200 ns)ですので、図42~図44の回路を用いる限り、Z80Bに対応できるEPROMは今のところないということが出来ます。

データのホールド・タイムについて一言しますと、Z80のホールド・タイムは0であり、EPROMの場合 \overline{CE} または \overline{OE} が“H”になってからのデータのホールド・タイムは100 nsくらいありますので、設計に際し

て何の考慮も入れる必要はありません。

ここで述べたEPROMのアクセス・タイムに関する説明は、後に述べるスタティックRAMのアクセス・タイムについても適用できます。

■アクセス・タイムを稼ぐ方法

前項の説明からおわかりのように、Z80AおよびZ80BをCPUとし、それらを最高速度で動かすと、相当速いEPROMが必要となります。メモリの速度がCPUの速度に追いつかないときには、ウェイト・ステートを用いるのが常とう手段ですが、ここでは別の方法を試みます。

前項では、EPROMの \overline{CE} 信号を \overline{MREQ} 信号が“L”になった時点に出力し、 \overline{OE} 信号として \overline{RD} 信号を用いていました。したがって、EPROMは \overline{MREQ} 信号が“L”になるより、ずいぶん前にアドレスが確定しているにもかかわらず、 \overline{MREQ} 信号が“L”になるまで、メモリ・セルのアクセスを開始することができません。

ここでは、EPROMの \overline{CE} を常に“L”にし、 \overline{MREQ} 信号により \overline{OE} を作ってみることにします。こうすると、Z80のアドレス・バスの状態が確定した時点から、EPROMのアクセスが開始されます。

図46からわかるように、EPROMの特性は \overline{CE} が“L”になってからのアクセス・タイム(t_{CE})と、アドレスが確定してからのアクセス・タイム(t_{ACC} :ただし \overline{CE} =“L”)の値は同じです。

よってZ80は、 \overline{MREQ} 信号が“L”になるよりも前にアドレスを確定しますので、EPROMの \overline{CE} を常に“L”にし、 \overline{MREQ} 信号により \overline{OE} を作ることににより、アクセス・タイムを稼ぐことができます。 \overline{OE} が“L”になって

〈図46〉 必要なEPROMのアクセス・タイム
〔図45の T_A と T_B の値(max)〕

時間 タイプ	ϕ	$t_{DL\phi}(MR)$	t_{DEC}	$t_{S\phi}(D)$	t_A	t_B
Z80	400	100	73	50	375	575
Z80A	250	85	38	35	217	342
Z80B	167	70	38	30	112.5	196

(単位はns)

	LS04	LS08	LS138
	15	20	38


〈図47〉 EPROMの遅延時間
(単位: ns)

時間 タイプ	2716	2716-1	2716-2
t_{ACC}	450	350	390
t_{CE}	450	350	390
t_{OE}	120	120	120

時間 タイプ	2732A	2732A-2	7232A-3
t_{ACC}	250	200	300
t_{CE}	250	200	300
t_{OE}	100	70	150

時間 タイプ	2764	7264-2	2764-3
t_{ACC}	250	200	300
t_{CE}	250	200	300
t_{OE}	100	70	150

〈図48〉 EPROMの \overline{CE} を常に“L”にした場合のインターフェース



から、出力データが出るまでの時間は、EPROMのアクセス・タイム(t_{ACC} , t_{CE})に比べて、十分小さいからです。

図48にEPROMの \overline{CE} を常に“L”にし、 \overline{MREQ} 信号により、 \overline{OE} を作った場合のインターフェースを示します。またこの場合のZ80とEPROMのタイミングを図49に示します。前に説明しましたが、M1サイクルにおける場合が最悪ケースですので、この図にはM1サイクルだけしか示してありません。この図からわかるように、 \overline{CE} を常に“L”にした場合に必要なEPROMのアクセス・タイム T_A は、

$$T_A = 2\phi - t_{D(AD)} - t_{S\phi(D)}$$

となります。図50にZ80, Z80A, Z80Bをそれぞれ最高速度で動作させた場合の T_A の値を示します。図45の T_A の値と比べていただければ、ここで述べた方法によりアクセス・タイムを相当稼ぐことができることが、おわかりになるとと思います。

ここで心配になるのは、 \overline{OE} が“L”になってから、EPROMの出力データが確定するまでの時間(図49の T_{OE})です。図49から、

$$T_{OE} = 1.5\phi - t_{DL\phi(MR)} - t_{DEC^*} - t_{S\phi(D)}$$

となります。


図51にZ80, Z80A, Z80Bをそれぞれ最高速度で動作させた場合に必要な T_{OE} の値を示します。図47からわかるように、EPROMの t_{OE} の値は70 ns~120 nsなので、Z80Bを6 MHzで動作させた場合にも、特殊なEPROMを使う必要はなく、ふつうのもので間に合うことができます。

スタティックRAMとのインターフェース

ここで取りあげるスタティックRAMは、2K×8ビット構成の6116です。この6116はリード/ライト可能なメモリですので、ライト・イネーブル(\overline{WE})端子を持ち、かつデータ・ラインは双方向性ですが、リード動作に関しては、EPROMの2716とまったく同じ動きをします。

図52にZ80とスタティックRAM 6116とのインターフェースのブロック図を示します。また図53に回路図を示します。前出の図42の2716とのインターフェース回路図と比べてみると、ピン②の信号が異なるのと、メモリ・アドレス・デコーダの回路がちょっと違っているだけであることがおわかりになることでしょう。メモリ・アドレス・デコーダの回路が異なる

〈図49〉 \overline{CE} を常に“L”にした場合のZ80とEPROMのタイミング



$$T_A = 2\phi - t_{D(AD)} - t_{S\phi(D)}, T_{OE} = 1.5\phi - t_{DL\phi(MR)} - t_{DEC^*} - t_{S\phi(D)}$$

〈図50〉 \overline{CE} を常に“L”にした場合に必要なEPROMのアクセス・タイム T_A (単位: ns)

タイプ	時間	ϕ	$t_{D(AD)}$	$t_{S\phi(D)}$	t_A
Z80		400	145	50	605
Z80A		250	110	35	355
Z80B		167	90	30	214

$$t_A = 2\phi - t_{D(AD)} - t_{S\phi(D)}$$

〈図51〉 \overline{CE} を常に“L”にした場合、 \overline{OE} が“L”になってから出力データが確定する必要のある時間 T_{OE} (単位: ns)

タイプ	時間	ϕ	$t_{DL\phi(MR)}$	t_{DEC^*}	$t_{S\phi(D)}$	t_{OE}
Z80		400	100	73	50	377
Z80A		250	85	73	35	182
Z80B		167	75	73	30	72.5

$$t_{OE} = 1.5\phi - t_{DL\phi(MR)} - t_{DEC^*} - t_{S\phi(D)}$$

のは、RAMのアドレスを8000 Hから取ったためです。

まず6116の動作から説明していきます。図54に、6116のリード・サイクルのタイミングを示します。6116からデータを読む場合には、アドレス $A_0 \sim A_{10}$ をセットし、チップ・セレクト(\overline{CS})およびアウトプット・イネーブル(\overline{OE})を“L”にします。

\overline{CS} を“L”にすると、6116はメモリ・アクセスを開始し、 $A_0 \sim A_{10}$ により2Kバイトあるメモリ・セル中の1

バイトを選択し、データをアウトプット・バッファにセットします。このアウトプット・バッファのデータは \overline{OE} を“L”にすることにより、データ・ライン(I/O₀~I/O₇)上に出力されます。リード・サイクル中は、ライト・イネーブル(\overline{WE})は“H”にしておく必要があります。

図53の回路では \overline{MREQ} ="L", \overline{RFSH} ="H"で、かつ A_{15} ="H", A_{14} ="L"のときに、アドレス・デコーダ(LS138)がイネーブルされ、 A_{11} ~ A_{13} の値にしたがって、アドレス・デコーダから6116に対してチップ・セレクト信号(\overline{CS})が出力されます。6116の \overline{OE} にはRD信

号が直接接続されています。6116の \overline{OE} の状態は \overline{CS} ="L"でないときは無効なので、このような接続が可能です。


6116のリード・サイクルにおけるアクセス・タイムを考える場合、図45のEPROMのタイミングをそのまま適用することができます。したがって図45の値をそのまま用いることができますので(LS08とLS00の差はあるが、ほとんど同じ)、必要なリード・アクセス・タイムは、Z80, Z80A, Z80Bを用いる場合、それぞれ375 ns, 217 ns, 112.5 nsとなります。

それでは6116のアクセス・タイムはどれくらいであるか


かというと、図54の t_{ACS} (\overline{CS} アクセス・タイム)をごらんください。これによると、 \overline{CS} が“L”になってからの6116のアクセス・タイムは、6116/P-2が120 ns, 6116/P-3が150 ns, 6116/P-4が200 nsです。

したがって、Z80およびZ80Aの場合には、アクセス・タイムが200 nsの6116/P-4で十分間に合います。しかしながら、Z80Bの場合には必要なアクセス・タイムは112.5 nsであり、一番速い6116/P-2のアクセス・タイムは120 nsです。したがって図53の回路そのままでは、Z80Bと6116とのインターフェースはできないということができません。しかしながら、図53のLS138をS138に置き換えることにより、 t_{DEC}^* が27 ns減ります(遅延時間: LS138=38 ns, S138=11 ns)。こうすればZ80Bを用いる場合に必要なアク

〈図52〉 Z80とスタティックRAM 6116とのインターフェース・ブロック図




〈図53〉 Z80とスタティックRAM 6116とのインターフェースの回路図



セス・タイムは 139.5 ns となり、6116/P-2 が使えることとなります。このように CPU の速度が速くなると、LS-TTL ではダメで、S タイプを使わなければならないことがよくあります。

次に 6116 のライト・サイクルのタイミングについて説明をします。図 55 に 6116 のライト・サイクルのタ


イミングを示します。6116 に対してデータを書き込む場合には、まずアドレス ($A_0 \sim A_{10}$) をセットし、 \overline{CS} を "L" にします。ついでデータ・ライン ($I/O_0 \sim I/O_7$) 上に書き込むべきデータを乗せ、 \overline{WE} を "L" にします。この際 \overline{OE} は "H" にして、6116 内部のアウトプット・バッファをディスエーブルしておく必要があります。



〈図 54〉
6116 のリード・サイクル・タイミング

項目	記号	6116/P-2	6116/P-3	6116/P-4	説明
リード・サイクル・タイム	t_{RC}	120*	150*	200*	1 回のリード・サイクルに要する時間
アドレス・アクセス・タイム	t_{AA}	120	150	200	$\overline{CS} = "L"$ のときに、アドレスが確定してからデータがアウトプット・バッファにセットされるまでの時間
\overline{CS} アクセス・タイム	t_{ACS}	120	150	200	$\overline{CS} = "L"$ になってから、データがアウトプット・バッファにセットされるまでの時間
\overline{OE} 出力遅延時間	t_{OE}	80	100	120	$\overline{OE} = "L"$ になってから、アウトプット・バッファのデータがデータ・ライン上に出力されるまでの時間
出力ホールド・タイム	t_{OH}	10	15	15	アドレスが変化しても、出力データが変化していない時間
\overline{OE} 出力遅延時間	t_{OHZ}	40	50	60	\overline{OE} が "H" になってから、出力データ・ラインがハイ・インピーダンスになるまでの時間
\overline{CS} 出力遅延時間	t_{CHZ}	40	50	60	\overline{CS} が "H" になってから、データ・ラインがハイ・インピーダンスになるまでの時間

(単位 ns. * を付したものは最小値、その他は最大値)



〈図 55〉
6116 のライト・サイクル・タイミング

項目	記号	6116/P-2	6116/P-3	6116/P-4	説明
ライト・サイクル・タイム	t_{WC}	120	150	200	1 回のライト・サイクルに要する時間
\overline{CS} パルス幅	t_{CW}	70	90	120	\overline{CS} のパルス幅
アドレス有効時間	t_{AW}	105	120	140	\overline{WE} が "H" になる前に、アドレスが確定していなければならない時間
アドレス・セットアップ・タイム	t_{AS}	20	20	20	\overline{WE} が "L" になる前に、アドレスが確定していなければならない時間
\overline{WE} パルス幅	t_{WP}	70	90	120	\overline{WE} のパルス幅
アドレス・ホールド・タイム	t_{WR}	5	10	10	\overline{CS} または \overline{WE} が "H" になってから、アドレスを保持しておく必要のある時間
\overline{OE} 出力遅延時間	t_{OHZ}	40*	50*	60*	\overline{OE} が "H" になってから、データ・ラインがハイ・インピーダンスになるまでの時間
データ・セットアップ・タイム	t_{DW}	35	40	60	\overline{WE} または \overline{CS} が "H" になる前に、データを確定しておく必要のある時間
データ・ホールド・タイム	t_{DH}	5	10	10	\overline{WE} または \overline{CS} が "H" になってから、データを保持しておく必要のある時間

(単位: ns * を付したものは最大値、その他は最小値)

図53からメモリ・ライト・サイクルの動作を追ってみることにします。Z80のメモリ・ライト・サイクルでは、まずメモリ・アドレス(A₀~A₁₅)が出力され、次にデータ・バス(D₀~D₇)上にデータが乗せられ、 $\overline{\text{MREQ}}$ 信号が“L”になり、少し時間をおいて $\overline{\text{WR}}$ 信号が“L”になります。

メモリ・アドレス・デコーダは、 $\overline{\text{MREQ}} = \text{“L”}$ 、 $\overline{\text{RFSH}} = \text{“H”}$ で、かつA₁₅ = “H”, A₁₄ = “L”の条件で、A₁₁~A₁₃の値により、デコーダの出力としてのチップ・セレクト信号($\overline{\text{CS}}$)を6116に供給します。そして $\overline{\text{WR}}$ が“L”になると、データ・バス上のデータが、A₀~A₁₀により選択された6116中のメモリ・セルに書き

込まれます。

図56にZ80のメモリ・ライト・サイクルにおける、Z80自体と6116、およびメモリ・アドレス・デコーダのタイミングを示します。この図中の*印(アスタリスク)を付けた時間は、Z80のメモリ・ライト・サイクルにおいて、図53の回路が動作する場合の、6116に関連した時間であり、これらの時間は図55に示した値を満足していなければならないものです。

図53の回路がZ80のメモリ・ライト・サイクルで動作した場合の、各時間値を図57に示します。この図と図55を比べるとわかるように、図57に示した値はZ80、Z80A、Z80Bのいずれとインターフェースした場合にも、6116のタイミングを満足しています。

余談になりますが、誰もが思う疑問「6116はどのタイミングにデータをメモリに書き込むのだろうか?」ということについて考えてみます。6116のデータ・シートによりますと、「書き込みは $\overline{\text{CS}}$ と $\overline{\text{WE}}$ がともに“L”のときに行われる」と書いてあります。この文章は間違っていないのですが、 $\overline{\text{CS}}$ と $\overline{\text{WE}}$ がともに“L”ということは、両信号が“L”になった時点、両信号が“L”になった中間時点、それに両信号が“L”である最後の時点のいずれをも考えることができます。


実際にはライト・データに対して、 $\overline{\text{CS}}$ または $\overline{\text{WE}}$ が“H”になった時点からのセットアップ・タイム(t_{DW})とホールド・タイム(t_{DH})の規定がありますので、6116がデータをメモリに書き込む時点は、 $\overline{\text{CS}}$ または $\overline{\text{WE}}$ が“H”になった時点と考えるのが妥当です。

I/Oとのインターフェース

ここではZ80とI/O(入出力ポートや周辺LSI)とのインターフェースについて説明をします。I/Oとメモリとの差異は平たくいってしまえば、データのやりとり制御に $\overline{\text{IORQ}}$ 信号が使われるか、 $\overline{\text{MREQ}}$ 信号が使われるかにあるだけです。

I/Oの中でもっとも単純でかつ重要なのは、フリップフロップによる出力ポートと、3ステート・バッファによる入力ポートです。複雑な周辺LSIもCPUと面しているのは、これらの単純な入出力ポートであり、その先に複雑なロジック

〈図56〉 Z80と6116のライト・サイクルのタイミング



t_{DEC} : メモリ・アドレス・デコーダの遅延時間
6116のタイミングに対応する時間に、*印がつけてある

〈図57〉 6116とZ80をインターフェースした場合の各信号の時間 (メモリ・ライト・サイクル)

時間	求める式	Z80	Z80A	Z80B
t_{AW}	$2.5\phi - t_{D(AD)} + t_{DH}(WR)$	855	515	327.5
t_{AS}	$1.5\phi - t_{D(AD)} + t_{DL}(WR)$	455	265	160.5
t_{CW}	$2.0\phi - t_{DL}(MR) + t_{DH}(MR)$	700	415	264
t_{WP}	最小値が決められている	360	220	135
t_{DW}	$2.0\phi - t_{D(D)} + t_{DH}(WR)$	570	350	204
t_{DH}	$0.5\phi - t_{DH}(WR) + t_{F(D)}$	100	45	13.5

(単位: ns. 下線を引いた項は最小値を示し、その値はゼロであるとして計算してある)

がぶら下がっているといっても過言ではありません。

■フリップフロップによる出力ポート

図 58 にフリップフロップ、LS 273 を用いた単純な出力ポートを示します。この回路の I/O アドレス・デコーダは、 $A_3 \sim A_7$ が "L" でかつ \overline{IORQ} 信号が "L" のときにイネーブルされ、 $A_0 \sim A_2$ をデコードし、ポート・セレクト信号(ポート 00H ~ ポート 07H)を 8 個出力します。

LS273 による出力ポートのアドレスは 00H であり、ポート 00 H 信号と \overline{WR} 信号により、データ・バス上のデータをフリップフロップにラッチします。Z 80 の I/O ライト・サイクルにおける \overline{IORQ} と \overline{WR} のタイミングはほとんど同じですので、この回路では \overline{WR} の立ち上がり時点で、データをラッチすることになります。

このポートにデータ 55H を書き込むときには、次のような命令を実行します。

```
LD  A, 55H
OUT (00H), A
```

この命令により、データ 55 H が LS 273 にラッチされ、LS 273 のピン②、⑥、⑫、⑯が "H" になり、他の出力は "L" になります。

データをラッチするタイミングは、 \overline{WR} の立ち下がり時点でもよいのですが、立ち上がり時点にしたほうがより安全であることを、図 59 により説明します。


I/O ライト・サイクルにおいて \overline{WR} 信号の立ち下がり時点とデータ・バスの状態が確定する時点との時間間隔は t_{dci} というパラメータにより規定されており、Z 80 A を 4 MHz で動作させた場合の最悪値は -20 ns です。

このことは最悪ケースの場合、データが確定するのは \overline{WR} の立ち下がりも 20 ns 遅れることがありますを示しています。したがって、運の悪い場合にはデータが確定する前に \overline{WR} が "L" になることもありうるわけです。

またフリップフロップには、データ・セットアップ・タイムの規定があり、クロックよりデータが先に確定している必要があります。LS 273 の場合、データ・セットアップ・タイムの最小値は 20 ns です。したがってこの時間をも考えに入れると、 \overline{WR} の立ち下がりてフリップフロップをトリガするのは、ますます危険になってきます。

ところが \overline{WR} の立ち上がり時点でフリップフロップをトリガすれば絶対に安全です。図 59 からわかるように、 \overline{WR} の立ち上がりのタイミングとデータが変化するタイミングは、たとえ $t_{F(D)}$ をゼロと見積っても、決してオーバーラップするこ

〈図 58〉 フリップフロップ LS 273 による出力ポート
(ポート・アドレスは 00 H)




とはなく、その上フリップフロップのセットアップ・タイムも十分以上にあることがわかります。

この問題に限らず、ロジック設計をするときには常に最悪ケースを考慮しておかないと、使用した IC のメーカーが異なったり、温度や電圧の変動により動かなくなったりすることがよくあります。

図 58 の回路では、I/O アドレス・デコーダは、 $A_0 \sim A_7$ をすべてデコードしているため、256 個の I/O アドレスをすべて識別できますが、場合によっては「オレはそんなにたくさん I/O を使わない、8 個もあれば十分だ」というようなこともよくあります。このようなときには、ややインチキではありますが、 $A_0 \sim A_7$ の各アドレス・ビットに各 I/O ポートを対応させることにより、I/O アドレス・デコーダを単純にすることができます。図 60 にアドレス・ビットによる I/O ポートの選択を示します。


この方法では I/O アドレスとして、01 H, 02 H, 04 H...40 H, 80 H のようにアドレス・ビットの中のどれか 1 ビットだけしか "1" にならないようなアドレス

〈図 59〉 I/O ライト・サイクルにおける \overline{WR} とデータのタイミング
(時間は Z 80 A の場合で、単位は ns)



(\overline{WR} の立ち下がりてフリップフロップをトリガすると、危険な場合がある)

〈図 60〉 アドレス・ビットによるポートの選択



を用います。したがってアドレス・デコーダは他のアドレス・ビットの組み合わせに関知せず、 A_7 が“H”であればポート 80 Hを選択し、 A_5 が“H”であればポート 20 Hを選択します。

■ 3ステート・バッファによる入力ポート

図 61 に 3ステート・バッファLS 244 を用いた、入力ポートを示します。I/Oアドレス・デコーダの回路は図 57 の場合とまったく同じといつてよいくらいで、異なるのは \overline{WR} の代わりに \overline{RD} が用いられている点です。この入力ポートのI/Oアドレスは 00 Hであり、このポートからデータを読み取るには次の命令を実行します。

IN A, (00 H)

この命令により、LS 244 の入力ピン(②, ④, ⑥, ⑧, …)の状態が、CPUのアクキュレータに読み込まれます。

〈図 61〉 LS 244 を用いた入力ポート





図 61 の回路では、IN 命令の実行中にLS 244 の入力ピンの状態が変化すると、正しいデータがCPUに届かない場合があります。図 62 によりこのケースを説明します。

I/Oリード・サイクルではZ 80 は、 T_3 のクロックの立ち下がり時点でデータ・バス上のデータをCPU内に取り込みますが、その時点の少し前にポート・データが変化すると、CPUがデータを取り込むタイミングにおけるデータ・バス上のデータは不確定となり、CPU内に取り込まれるデータは保証されません。

「I/Oリード・サイクル中には、ポート・データは絶対に変化しない」という保証のあるシステムでは、図 61 の入力ポートで十分なのですが、ポート・データがいつ変化するかわからないようなシステムでは、CPUがI/Oリード・サイクルを実行しているときには、たとえポート・データが変化しても、データ・バス上のデータを変化させないようにふうが必要で

〈図 62〉 I/Oリード・サイクル中に入力ポートのデータが変化した場合



す。これには 3ステート・バッファの代わりに 3ステート・バッファ付きのラッチを用います。図 63 にLS 373 を用いた入力ポートを示します。この回路ではRD信号によりポート・データをLS 373 内部のフリップフロップにラッチしてしまうので、RD信号が“L”である期間は、ポート・データが変化しても、データ・バス上のデータは変化しません。

■ 16ビットI/Oアドレスを用いる

いままでの説明では、I/Oアドレスは

A₀~A₇の8ビットであるとしてきました。Z80では16ビットのI/Oアドレスを使うことができます。入出力命令の中の、OUT (n), AとIN A, (n)命令では、nの値(I/Oアドレス)がA₀~A₇に出力され、A₈~A₁₅にはアキュムレータの値が出力されます。

ところがZ80固有の入出力命令、OUT (C), rやIN r, (C)命令では、レジスタCの値がA₀~A₇上に出力され、レジスタBの値がA₈~A₁₅上に出力されます。したがって、入出力命令としてこれらの命令だけを使う場合には、I/Oアドレスとして16ビットのアドレスを使うことができます。図64に16ビットのI/Oアドレスを用い、2KバイトのメモリをI/Oとして使う例を示します。

図64ではスタティックRAM 6116はI/Oアドレス8000H~87FFH番地の範囲にあり、8000H番地にデータ55Hを書き込む場合には、

```
LD BC, 8000H
LD A, 55H
OUT (C), A
```

とすればよく、87FF番地のデータを読むには、

```
LD BC, 87FFH
IN A, (C)
```

とすればよいわけです。

このように16ビットのI/Oアドレスを使用した場合には、レジスタBの値が変化するような入出力命令、たとえばOTIRやINIRなどは使えません。これらの命令ではレジスタBはデータ・レンジ・カウンタとして使われますので、1バイトのデータを転送するたびに、1だけ減じられるからです。


16ビット・アドレスを使用するという考えは、Z80 DMAを使うときにも有効です。Z80 DMAは16ビットのI/Oアドレスを出力できます。したがってDMAデータ転送により、大量のメモリ・データをI/O空間のバッファ・メモリに転送することができます。このような応用としては、CRTリフレッシュ回路のリフレッシュ・バッファなどがあげられます。

この場合には16ビットのI/O空間は、DMAデータ転送でしかデータのやりとりをしない、というような条件を付ければ(I/Oアドレス・デコーダの条件にBUSAKを追加する)、入出力命令におけるA₈~A₁₅の値はどんな値になってもよく、8ビットI/OアドレスのI/Oと混在が可能です。


■Z80ファミリの周辺LSIとのインターフェース

単純な入出力ポートとのインターフェースもだいじ

〈図63〉ラッチ付き入力ポート。I/Oリード・サイクル中にポート・データが変化しても、データ・バスの状態は変わらない



〈図64〉16ビットI/Oアドレスを用いたI/O空間のRAM




ですが、Z80 CPUを使う際には、Z80ファミリの周辺LSI(PIO, CTC, SIO, DMAなど)とのインターフェースもたいせつです。Z80ファミリの周辺LSIはかなり高度の機能を持っていますので、これらを使わないという手はありません。

図65にZ80ファミリの周辺LSIである、SIO, PIO, CTCとのインターフェースを示します。DMAも周辺LSIの中の一つですが、これはI/Oというよりもデータ転送用のバス・コントローラですので、ここでは取り扱いません。

図65からわかるように、これら三つの周辺LSIとZ80とのインターフェースはほとんど同じである、ということが出来ます。異なる点があるとすれば、PIOにはRESETピンがないくらいなものです。これらのLSIはすべてIORQピンがあるので、I/Oアドレス・デコーダはアドレスだけをデコードします。またアドレスは通常上位6ビットだけをデコードし、下位2ビット

〈図 65〉 周辺LSIとのインターフェース



(A₀とA₁)は直接LSIに接続し、これらの2ビットによりLSI内部のポートを選択します。

これらのLSIにはすべてM1信号が接続されていますが、これはZ80の割り込み認識サイクルを可能にするためです。割り込み要求線(INT)は、ワイヤードOR接続ができるように、各LSIの出力型式がオープン・ドレイン型になっていますので、+5Vにプル・アップする必要があります。またこれらのLSIにはWRピンはなく、RDピンだけしかありません。これらのLSIはIORQが“L”でRDが“H”のときにはWRが“L”であると解釈するからです。

IEIおよびIEOの接続は、Z80ファミリの周辺LSIの特徴をなす、「デジジー・チェイン式の優先割り込み制御」を可能にするためのものです。図65の接続では、


SIOの割り込み優先度が一番高く、CTCが一番低くなっています。これらのことに関する詳しい説明は、「Z80周辺LSIの割り込み制御について」をごらんください(361ページ)。

■WAIT信号の使いかた

WAIT信号の機能は元もとCPUの速度に比較して遅いメモリやI/Oサイクルを引き延ばしするためのものでした。しかしながら現在入手できるメモリやI/Oは十分に高速なので、こうした目的のためにWAIT信号を用いることは、ごくまれにしかありません。

ごくまれにWAIT信号が用いられるケースとしては、CRTリフレッシュ回路がCPUにウェイトをかけて表示用のデータをメモリから読み取る場合や、割り込

〈図 66〉 メモリ・サイクル(M1サイクル、メモリ・リード/ライト・サイクル)に1ウェイト・ステートを挿入する回路



〈図 67〉 図 66 の回路の時間的定数の値とTTLの遅延時間(単位: ns)

タイプ 記号	Z80	Z80A	Z80B
t_c	400	250	165
$t_{DL\phi(MR)}$	100	85	70
t_a	100	40	12.5
$t_s(WT)$	70	70	60
必要な t_a+t_b の値	130以下	55以下	22.5以下

パラメータ	ICタイプ	LSタイプ	Sタイプ
t_a	FFのセットアップ・タイプ	20	3
t_b	FFの出力遅延時間	40	9
t_c	NANDゲートの遅延時間	15	5
t_b+t_c		55	14

FF: LS74/S74, NANDゲート LS00/S00

この図からZ80Bを6MHzで動作させるときには、SタイプのTTLを用いる必要があることがわかる。

みデジ・チェーンの伝搬時間を稼ぐために、ウェイト・ステートを用いて、割り込み認識サイクルを引き延ばす場合などがあげられます。

$\overline{\text{WAIT}}$ 信号が用いられることが少なくなるとはいえ、 $\overline{\text{WAIT}}$ 信号の使いかたそのものは基本テクニックであり、使うと使わないとにかかわらず、だれもが知っていなければならない技法です。

■メモリ・サイクルにおけるウェイト

図66にメモリ・サイクルに1ウェイト・ステートを挿入するための回路を示します。この図にはM1サイクルにおけるタイミングが示されていますが、この回路はメモリ・リード/ライト・サイクルにおいても動作します。

この回路は $\overline{\text{MREQ}}$ が“L”になると、その直後のクロックの立ち上がり時点でFF₁のQが“L”になり、その次のクロックの立ち上がり時点でFF₂のQが“L”になります。 $\overline{\text{WAIT}}$ 信号はFF₁のQが“L”でFF₂のQが“H”である1クロック期間だけ“L”になります。


またこの図には各信号の遅延時間、およびセットアップ・タイムが記入されています。この回路がきちんと動作するための時間的要素は、FF₁のデータ・セットアップ・タイム(t_a)、FF₁の出力遅延時間(t_b)、NANDゲートの遅延時間(t_c)ならびにT₂のクロックの立ち下がり時点に対する $\overline{\text{WAIT}}$ 信号のセットアップ・タイム($t_s(\text{WT})$)です。

図67にZ80、Z80A、Z80Bをそれぞれ最高速度で動作させた場合の各時間の最悪値を示します。またこの図にはLSタイプ、およびSタイプのフリップフロップ(LS74とS74)とNANDゲート(LS00とS00)の時間的定数も示してあります。

この図から、フリップフロップのデータ・セットアップ・タイムについては、Z80およびZ80AではLS74で十分であり、Z80Bの場合にはS74を使わないといけないことがわかります。また $\overline{\text{WAIT}}$ 信号のセットアップ・タイムを満足させるには、フリップフロップとNANDゲートの遅延時間の和、 t_b+t_c の値は、Z80、Z80A、Z80Bの場合、それぞれ130ns、55ns、22.5nsとなります。

この t_b+t_c の値は、LSタイプのTTLを用いたときには55nsであり、Sタイプときには14nsになります。したがって、Z80およびZ80Aの場合にはLSタイプのTTLで間に合い、Z80Bの場合にはSタイプのTTLを

〈図68〉メモリ・サイクルに0~5個のウェイト・ステートを挿入する回路。図のタイミング・チャートは、スイッチ3をショートした場合の例



用いなければなりません。


このようにCPU周辺の回路を設計する際には、常に時間に気を配っておく必要があります。図66のような非常に簡単な回路でさえ、LSタイプのTTLを使うか、SタイプのTTLを使うかを、きちんと計算して決める必要があります。

図66の回路では $\overline{\text{MREQ}}$ により無条件に $\overline{\text{WAIT}}$ 信号を出力していますが、特定のメモリ・アドレスをアクセスする場合だけ、ウェイト・ステートを挿入したいような場合には、 $\overline{\text{MREQ}}$ とメモリ・アドレス・デコーダの出力の論理積を $\overline{\text{MREQ}}$ の代わりに使います。またM1サイクルだけでウェイト・ステートを挿入したい場合には、 $\overline{\text{MREQ}}$ とM1の論理積を使えばよいことになります。

図68にスイッチの切り替えにより、0~5個のウェイト・ステートを挿入する回路を示します。この回路では、 $\overline{\text{MREQ}}$ が“H”のときには174はクリアされています。 $\overline{\text{MREQ}}$ が“L”になると、174はクリア状態は解除され、その後のクロックの立ち上がり時点で、174の出力1Qが“H”になり、以降のクロックの立ち上がり時点で、2Q~6Qが順に“H”になっていきます。

この回路では、スイッチのどこをショートするか

〈図69〉I/Oサイクルに1ウェイト・ステートを挿入する回路とそのタイミング



より、 \overline{MREQ} が“L”になってから \overline{WAIT} が“H”になるまでのクロック数を、0~5の範囲で設定できます。図68には、3クロック期間の \overline{WAIT} 信号を出力する場合のタイミングが示されています。

■I/Oサイクルにウェイト・ステートを挿入する

図69にI/Oサイクル中にウェイト・ステートを一つ追加するための回路と、その動作タイミングを示します。この回路は、図66の \overline{MREQ} を \overline{IORQ} に変えただけで、その他はまったく同一です。しかしながら、 \overline{MREQ} が“L”になるタイミングと、 \overline{IORQ} が“L”になるタイミングは約半クロック・サイクルだけズレていますので、回路の動作タイミングは異なります。

図66の回路は T_2 のクロックの立ち下がり時点で、 \overline{WAIT} 信号が“L”になっていましたが、図69では T_{w^*} のクロックの立ち下がり時点で“L”になっています。

まったく同じ回路が異なるタイミングで動作が可能ということは、図66または図69の回路が素晴らしいというよりは、Z80のタイミングが綿密に設計されているからというべきでしょう。したがって、これらの回路のFF₁の入力として、 \overline{MREQ} と \overline{IORQ} の論理和を用いれば、メモリ・サイクルにおいてもI/Oサイクルにおいても動作可能です。

■バスのバッファリングについて


Z80の出力信号のファン・アウトは約2mAであり、SタイプのTTLなら1個、LSタイプのTTLなら5個の入力をドライブできます。したがってZ80の出力信号に、あまり多くのTTLがぶら下がるよ

うなことの無い小さなシステムでは問題になりませんが、比較的規模の大きなシステムでは、バスのバッファリングを行うのがふつうです。

図70にバス・バッファリングの概念図を示します。この図からわかるように、バス・バッファリングには二つ区別があります。その一つはCPU回りのバッファであり(図70のバッファ①)、他はメモリやI/O回りのバッファ(図70のバッファ②)です。

図71にCPU回りのバッファを示します。アドレス・バスとコントロール・バス1は、LS244によりバッファリングされており、データ・バスは双方向性のドライバ、LS245により、バッファリングされています。また入力信号である外部コントロール・バス2の

〈図70〉バスのバッファリング



信号は、+5Vにプルアップされており、オープン・コレクタのドライバにより、ワイヤードOR接続ができるようになっています。LS 244やLS 245を使用していたのでは、信号の遅延時間が問題になるような場合には、74FシリーズのTTLを使えばよいと思います。

図71の回路の中で注目すべきことは、LS 245の方向制御ピン(ピン①)に接続された二つのゲートです。LS 245のピン①が“H”だと、データはCPU→外部の方向に伝達され、“L”のときには外部→CPUの向きに伝達されます。したがってふつうに考えれば、LS 245のピン①にはRD信号を接続すればよいはずですが、そうしたのでは外部から割り込みベクトルを読むことができなくなります。


すでに述べたように、Z80の割り込み認識サイクルでは、M1信号とIORQ信号をともに“L”にして、CPUは割り込みベクトルを読み取ります。したがって、これらの信号がともに“L”のときにも、データ・バス・ド

ライバ(LS 245)の方向を、外部→CPUの向きにする必要があります。二つのゲートはRD信号が“L”の場合、およびIORQとM1が“L”のときに、データ・バス・ドライバの方向を外部→CPUの向きにする働きをしています。

これとは逆に、LS 245の入出力ピンを入れ替えて(ピン②↔ピン⑩など)、WR信号によりデータ・バス・ドライバの向きを制御する方法も考えられますが、このようにすると、WR信号が“L”になるまで、CPUの出力データは外部データ・バス上に乗らないことになるのでよい方法であるとはいえません。

図71の回路では、データ・バス・ドライバは通常、CPU→外部の方向に向いており、RD信号が“L”になったとき、および割り込み認識サイクルにおいてのみ、外部→CPUの向きに変わります。

図71の回路ではDMAデータ転送を完全に無視してきましたが、この回路に対して何の変更も加えずに



〈図71〉
CPU回りのバッファ回路
(図70のバッファ①に相当する)

DMAデータ転送が可能です。図72にDMAデータ転送を考慮した場合の構成を示します。図71の回路にZ80 DMAを追加し、DMAとCPUの間にBUSRQ信号とBUSAK信号を接続します。そしてDMAリクエストのために、RDY信号を外部コントロール・バス2に追

加します。

Z80 DMAはCPUに対してBUSRQを出し、CPUからBUSAKをもらすと、アドレス・バス、データ・バス、ならびにコントロール・バスをCPUとまったく同じように制御して、DMAデータ転送を行います。したがって外部バスの先に接がっているメモリやI/OはCPUによりデータ転送をしているのか、DMAによりデータ転送をしているのかについてまったく気にする必要がありません。

図73にメモリやI/Oの回りのバス・バッファの回路を示します。この回路の中のアドレス・バッファとコントロール・バス・バッファは、図71の回路の場合とまったく同じです。NMI、INTそれにWAITなどは通常ワイヤードOR接続されるので、オープン・コレクタのドライバ7406により駆動しています。

この回路の中で注意すべき点は、データ・バス・ドライバの方向制御(LS 245のピン①)です。LS 245のピン①が“L”であると、データはピン⑱→ピン②の向きにドライブされます。この向きにLS 245がドライブされるのは、

① メモリやI/Oがセレクトされ、かつRD信号が“L”のとき
② 割り込みベクトルが読み込まれるとき


です。①はセレクト・メモリ、またはセレクトI/Oが“L”で、かつRDが“L”のときに、LS 32の一方の入力が“L”になることを意味します。②に関しては、IEIが“H”でIEOが“L”のときに、IORQおよびMIがともに“L”(割り込み認識サイクル)の場合に、LS 32のもう一つの入力が“L”になることにより制御されています。

Z80における優先割り込み制御用のデジタイズ・チェーンは、IEIが“H”である割り込みソースだけが割り込みを発生することができ、割り込みを要求している場合にはIEOを“L”にすることになっているからです。


■クロック・ジェネレータ、およびリセット回路

図74にクロック・ジェネレータの例を二つ示します。図74(a)はクリスタルとTTLによるオシレータを用いた場合で、

〈図72〉 DMAを考慮した場合のバッファリング




コントロール・バス・バッファ




アドレス・バッファ




データ・バス・ドライバ



〈図73〉
メモリやI/O回りの
バッファ(図70のバッ
ファ②)




(a) TTLによるオシレータ




(b) 市販のオシレータを用いる

〈図74〉
Z80用のクロック・ジェネレータ



(a) LS14によるパワー・オン・クリア回路



(b) 555を用いたリセット

〈図75〉
リセット回路

図(b)は市販の14ピンDIPタイプのオシレータを用いた場合です。

Z80のクロックの“H”レベルの最小値は、 $V_{CC} - 0.6$ Vと規定されており、したがってふつうは $V_{CC} = 5$ Vで使用しますので、最低4.4 V必要となります。このためZ80のクロック入力に接続されているインバータの出力は330Ωの抵抗により、プルアップされています。またクロック入力の立ち上がり/立ち下がり時間に

対するスペックも結構きびしいのですが(Z80, Z80 A: 30 ns, Z80 B: 20 ns)、筆者の経験では図74の回路で動作しなかったことは一度もありません。

図75にリセット回路の例を二つ示します。図75(a)は7414を用いたパワー・オン・リセット回路です。図(b)はタイマ用IC 555を用いたリセット回路であり、パワー・オン・リセット、およびマニュアル・リセットができます。

第2章

Z80 CPU命令編

この章では前半でZ80の命令の概念、アドレッシング・モード、フラグ・レジスタの機能について説明をし、後半では個々の命令の意味について詳解し、さらに比較的多用されるであろうと思われる、サブルーチン集を紹介します。

Z80 はなぜ命令数が多いのか

8080 Aの命令数が78種であるのに対して、Z80の命令数は158種もあります。Z80は8080 Aが持っている命令をすべて包含し、かつ80種も多くの命令を持っています。ここでいう命令数というのは、“基本命令”の数であり、レジスタによるバリエーションまでを含めていません。

レジスタによるバリエーションまでを含めて考えると、8080 Aの命令数は244種となり、Z80では実は696種となります。でははじめにZ80はどのようにして、このように命令数を増やしたのかについて考えてみましょう。

8080 Aの命令のOPコードは1バイトです。図1に8080 Aで使われているOPコードを示します。図中のアミのかかっている白い部分のコードは、8080 Aでは使われていないコードです。図からわかるように空いているOPコードはたったの12個だけなのです。したが

って、ふつうに考えたのでは、わずか12種類の命令しか増やすことはできません。


ではZ80ではどのようにふうをしたのでしょうか。Z80ではもちろんこれらの空いているOPコードをすべて利用しましたが、その中のOPコード、DDH、EDH、ならびにFDHに関しては“第2 OPコード”という概念を導入しました。つまりこれら三つのOPコードを第1 OPコードとし、まず8080 Aの命令ではないことを宣言し、その後続くOPコード(第2 OPコード)により命令の種類を規定しました。

このくふうによりDDH、EDH、FDHなどのOPコードに続く、1バイトの第2 OPコードが命令の内容を示すのですから、これだけでも $256 \times 3 = 768$ 種の命令を増やすことができます。図2に8080 AのOPコードの空きを、Z80ではどのように使ったかを示します。

第2 OPコードを設けたことによる欠点は明らかです。第1 OPコードは単にZ80固有の命令であることを示す記号(印)でしかないのですから、命令の長さが1バイト長くなってしまいます。Z80では第2 OPコードを持つ命令をフェッチする際には、M1サイクルを2度実行します。したがって命令の長さが1バイト増えてしまうだけでなく、命令の実行時間も4ステート多くかかることとなります。

しかしながら、この欠点も第2 OPコードを持つ命令


〈図1〉 8080 Aで使用されているOPコード(アミの部分、空白部は空きコード)



〈図2〉 Z80における8080 Aの空きコードの使いかた

空きOPコード	命 令
0 8	EX AF, AF'
1 0	DJNZ
1 8	JR e
2 0	JR NZ, e
2 8	JR Z, e
3 0	JR NC, e
3 8	JR C, e
C B	ビット操作命令
D 9	EXX
DD	IXを使う命令
ED	その他の命令
FD	IYを使う命令

〈図3〉 Z80の命令形式



の機能が十分強力であり、8080 Aの命令をいくつか組み合わせて実行する場合と比べて、命令の長さが短く、実行時間も速ければメリットに変わるわけです。例をあげて説明をしましょう。

いまインデックス・レジスタIXが示す値に、40Hを加えた値が示すメモリの内容をアキュムレータに加えることを考えてみます。Z80ではこれを次の1命令で実行してしまいます。

```
ADD A, (IX+40H)
```

この命令の長さが3バイト(DDH, 86H, 40H)で実行時間は19ステートです。

これと同じような機能を、8080 Aの命令で実行すると、

```
LXI B, 40H
DAD B
ADD M
```

となり、命令の長さは5バイト、実行時間は27ステートとなります。その上レジスタBCを使っているのも、その値を保存する必要がある場合にはさらに命令が増え、実行時間も長くなります。

この例はほんの一例にすぎません。Z80の第2 OPコードを持つ命令は非常に強力であり、第2 OPコードを持つことが欠点となるような命令は、こと8080 Aと比較する限りにおいてはありません。

Z80の命令の形式

Z80には158種類の命令がありますが、これらの命令はすべてある決まった一定の形式を持っています。図3にZ80の命令形式を示します。

図(a)は1バイト命令です。この種の命令はOPコードだけからなります。図(b)は2バイト命令です。この種の命令は、OPコードと1バイトのオペランドからなります。オペランドはイミディエイト・データであることもありますし、ジャンプ先に対する相対アドレ

スであることもあります。

また図(c)は3バイト命令であり、OPコードと2バイトのオペランドからなります。2バイトのオペランドがある場合には、オペランドの下位バイトが先で、上位バイトが後になります。この規則は8080 Aにおいて設定されたものであり、Z80においても互換性の面から踏襲されています。2バイトからなるオペランドは、イミディエイト・データであることもありますし、データやジャンプ先のアドレスを示すこともあります。

8080 Aの命令形式は以上の(a)～(c)のタイプに限られています。Z80において新しく設けられた命令の中には、図(a)および(b)のタイプに含まれるものもありますが、大半は以下に述べる図(d)～(e)の形式を持っています。

図3(d)の形式の命令は2バイト命令ではありますが、両バイトともOPコードです。そして図(e)の命令は、2バイトのOPコードと、1バイトのディスプレースメントからなります。この種の命令はインデックス・レジスタを用いる命令です。図(f)の命令は2バイトのOPコードと、やはり2バイトのオペランドを持っています。オペランドの下位バイト、上位バイトについての約束ごとは図(c)の場合と同じです。

図(f)の命令はやはり2バイトのOPコードを持っていますが、残る2バイトはディスプレースメントとオペランドです。この場合オペランドはイミディエイト・データです。

Z80のアドレッシング・モード

アドレッシング・モードというのは、CPUが命令を実行するときに、命令実行の対象となるデータ(オペランド)をどこから持ってくるか、またはどこへしまうかを規定するモードです。

命令の機能を学ぶには、アドレッシング・モードに

〔図4〕 イミーディエイト・モード

〔例〕 LD A,05H		〔例〕 LD (IX+40H),05H	
OPコード	3EH	第1 OPコード	DDH
オペランド (イミーディエイト・データ)	05H	第2 OPコード	36H
		ディスプレイメント	40H
		オペランド (イミーディエイト・データ)	05H

(a)

(b)

〔図5〕 拡張イミーディエイト・モード

〔例〕 LD HL,1234H		〔例〕 LD IX,5678H	
OPコード	21H	第1 OPコード	DDH
オペランド (下位バイト)	34H	第2 OPコード	21H
オペランド (上位バイト)	12H	オペランド (下位バイト)	78H
		オペランド (上位バイト)	56H

(a)

(b)

H) をストアします。この例はイミーディエイト・モードとインデックス・モードを組み合わせたものですが、命令の第4バイトがイミーディエイト・データとして取り扱われますので、まさしくイミーディエイト・モードの命令です。

■拡張イミーディエイト・モード (Extended Immediate)

このアドレッシング・モードを持つ命令は3バイトまたは4バイトからなります。図5に拡張イミーディエイト・モードの命令の形式を示します。図(a)は3バイト命令であり、OPコードの後に2バイトのオペランドが続きます。この種の命令の例として

LD HL, 1234H

をあげました。この命令のOPコードは21Hであり、「レジスタ・ペアHLに、OPコードに続く2バイトのオペランドを入れる」という意味を持ちます。この命令を実行すると、OPコードの次のオペランドがレジスタLに入れられ、その次のオペラ

ンドはレジスタHに入れられます。

ンドはレジスタHに入れられます。

図(b)は4バイト命令の場合です。この種の命令としては、インデックス・レジスタに対してイミーディエイト・データをストアする場合をあげることができます。この例では、

LD IX, 5678H

を取りあげていますが、この命令の意味は「オペランドの下位バイトをIXの下位バイトに、オペランドの上位バイトのIXの上位バイトに入れる」ことです。

したがって、この例の命令を実行すると、オペランドの下位バイト(78H)がIXの下位8ビットにストアされ、オペランドの上位バイトがIXの上位8ビットにストアされます。

■イミーディエイト・モード(Immediate)

イミーディエイト・モードは命令自体の中に、その命令が対象とする1バイトのオペランドが含まれている場合のアドレッシング・モードです。図4にイミーディエイト・モードの命令の形式を示します。図(a)はふつうのイミーディエイト・モードの命令です。この種の命令ではOPコードの次のバイトをオペランド(イミーディエイト・データ)として取り扱います。

例としては、

LD A, 05H

命令をあげることができます。この命令のOPコードは3EHで、「OPコードの次のバイトをアキュムレータに入れる」ことを意味します。したがってOPコードの次のバイト05Hがアキュムレータに入れられます。

図(b)の場合は4バイト命令であり、2バイトのOPコードとディスプレイメント、それにオペランドを持っています。例としてあげたのは、

LD (IX+40H), 05H

命令です。

この命令ではインデックス・レジスタIXにディスプレイメント40Hを加えたアドレスにオペランド(05

■ページ・ゼロ・モード(Page Zero)

このアドレッシング・モードを持つ命令は、RST命令だけです。図6にRST命令の形式を示します。RST命令は1バイト命令であり、命令のビット3~5の値をnとすると、8×n番地に対するCALL命令を実行します。

したがって、nの値がゼロのときには0000H番地に対してCALL命令を実行し、nの値が7のときには38H(7×8=56)番地に対してCALL命令を実行します。

ページ・ゼロという意味は、アドレスの上位8ビットが常にゼロであることを意味します。ページという

概念は必須のものではありませんが、256バイトを1ページと呼ぶことがあり、0000H~00FFH番地のことをページ・ゼロと呼んだりします。

■相対アドレス・モード(Relative)

図7に相対アドレス・モードの命令の形式を示します。Z80において相対アドレス・モードが使われるのは、相対ジャンプ命令(JRおよびDJNZ)だけです。相対ジャンプ命令は2バイトからなり第1バイトはOPコード、第2バイトはオペランドであり、このオペランドはジャンプ先に対する相対アドレスです。

図7の例は2000H番地にあるJR命令であり、そのオペランドは46Hです。この命令を実行するとCPUはJR命令の次の番地(2002H)にオペランドの符号ビットを拡張した16ビットの値(0046H)を加えた値を求め(2002H+0046H=2048H)、その値が示すアドレス2048H番地へジャンプします。つまり相対アドレス・モードでは、PCの値+オペランドの値(符号拡張)により、実行命令のアドレスが求められます。

今の例はオペランドの値がプラスでしたが、オペランドのビット7(符号ビット)が“1”であると、マイナスになります。図7の例のオペランドの値を80H(-128)とした場合を考えてみましょう。この場合にはオペランドの符号ビットが左に拡張され、16ビットの値FF80Hが作られ、PCの値に加えられます。

$$2002H + FF80H = 1F82H$$

の計算が行われ、1F82H番地にジャンプすることになります。この計算の過程において、ビット15からビット16へのキャリーは無視されます。

相対アドレス・モードにおけるオペランドのとり得る値は00H~FFHで、00H~7FHがプラス、80H~FFHがマイナスです。したがってPCが示す値の-128(80H)~+127(7FH)の範囲をアドレッシングすることができます。

〈図6〉 ページ・ゼロ・モード(RST命令)

7	6	5	4	3	2	1	0
1	1	x	x	x	1	1	1

							飛び先
0	0	0					0 0 0 0 H
0	0	1					0 0 0 8 H
0	1	0					0 0 1 0 H
0	1	1					0 0 1 8 H
1	0	0					0 0 2 0 H
1	0	1					0 0 2 8 H
1	1	0					0 0 3 0 H
1	1	1					0 0 3 8 H

〈図7〉

〔例〕 JR 2048H

相対アドレス・モード

OPコード	18H	2000H番地
オペランド (ジャンプ先の 相対アドレス)	46H	2001H番地

■拡張アドレス・モード(Extended)

拡張アドレス・モードを持つ命令は、3バイトまたは4バイトからなり、1バイトまたは2バイトのOPコードの後に2バイトからなるオペランド・アドレスが続きます。図8に拡張アドレス・モードの命令の形式を示します。

このアドレス・モードの命令はオペランドそのものではなく、オペランドのアドレスを持っています。


図(a)の例は

LD HL, (1000H)

です。この命令のOPコードは2AHであり、オペランド・アドレスは1000Hです。この命令を実行すると、1000H番地の内容がレジスタLに入れられ、1001H番地の内容がレジスタHに入れられます。


〈図8〉 拡張アドレス・モード

〔例〕 LD HL, (1000H)




(a)

〔例〕 LD (2000H), BC




(b)

〈図9〉 インデックス・モード



(a)



(b)

同図(b)の例は、

LD (2000H), BC

です。この命令は2バイトのOPコード(EDH, 43H)を持ち、その後に2バイトのオペランド・アドレスが続きます。この命令を実行すると、レジスタCの値が2000H番地にストアされ、レジスタBの値が2001H番地にストアされます。

■インデックス・モード(Index)

インデックス・モードは、インデックス・レジスタIX, またはIYを用いる命令において使われます。図9にインデックス・モードの命令の形式を示します。このモードの命令は必ずOPコードが2バイトあり、第1OPコードは、インデックス・レジスタIXを用いるものは、DDHであり、IYを用いるものはFDHです。

インデックス・モードではオペランドのアドレスは、インデックス・レジスタの値とディスプレースメントの和により決まります。ディスプレースメントは、相対アドレス・モードの場合と同じように、符号拡張されます。

図9(a)の例は、

LD A, (IY+60H)

です。この命令は「インデックス・レジスタIYとディスプレースメント60Hを加えたアドレスの内容を、アキュムレータに入れる」ことを意味します。IYの値が1234Hであったとすると、1294H番地(1234H+0060H)の内容がアキュムレータに入れられます。

同図(b)の例は、

LD (IY+C8H), 87H

です。これは「インデックス・レジスタIYの値とディスプレースメントC8Hを加えたアドレスに、オペランド87Hを書き込め」という命令です。前と同様にIYの値を1234Hとすると、11FCH番地(1234H+FFC8H)にオペランド87Hが書き込まれます。

インデックス・レジスタの値とディスプレースメン

トの値を加える場合、ディスプレースメントの符号ビット(ビット7)は左に拡張され、16ビットの値としてインデックス・レジスタの値と加えられます。

ディスプレースメントのとり得る値は00H~FFHなので、インデックス・モードの場合にも、インデックス・レジスタの値の-128~+127番地の範囲をアドレッシングすることができます。

■レジスタ・モード(Register)

Z80の命令の多くは、OPコードの中に演算の対象とすべきレジスタを指定するビットを持っています。OPコードの中のビットの組み合わせにより、レジスタを指定することをレジスタ・モードのアドレッシングと呼びます。

レジスタ・モードの代表的な例として、

LD r, r'

命令と、

PUSH qq


命令を取りあげます。図10にこれらの命令の形式を示します。図10(a)はLD r, r'命令です。この命令はレジスタr'の内容を、レジスタrに移します。たとえばr'=000, r=111の場合にはLD A, B となり、レジスタBの内容がアキュムレータに移されます。

同図(b)はPUSH qq命令です。この命令はレジスタqqの内容をスタックに書き込みます。例としてqq=01とすると、PUSH DEとなり、レジスタ・ペアDEの内容がスタック・ポインタが示す値マイナス1(SP-1)のアドレスに書き込まれ、レジスタEの内容がスタック・ポインタが示す値マイナス2(SP-2)に書き込まれます。


このようにレジスタ・モードのアドレッシングでは、単一のレジスタが指定されることもあり、レジスタ・ペアが指定されることもあります。

■インプライド・モード(Implied)

〈図 10〉 レジスタ・モード



〈図 11〉 ビット・モード(BIT b, r)



英語のImplyという言葉が辞書で引くと「(暗に)〜の意味を含む」とあります。インプライド・モードのアドレッシングでは、命令自体にはレジスタを指定するようなビットはありませんが、命令の機能の約束ごととして演算の対象が決まっています。

Z80の論理演算命令(ADD, SUB, AND, OR, XOR, CP)では、ソース・オペランドは指定できますが、演算結果が現われるデスティネーションは、常にアキュムレータであると決まっています。このようなアドレッシングをインプライド・モードと呼びます。

■間接アドレッシング(Indirect)

Z80における間接アドレッシングは、レジスタ・ペアによりメモリ・アドレスを指定することをいいます。このモードの代表的な例は、

LD A, (HL)

です。この命令は、OPコードだけのたった1バイトの命令ですが、比較的大きなことをします。つまり、レジスタ・ペアHLで示されるメモリの内容を、アキュムレータにストアします。この種の命令としては他に、LD A, (BC)やLD A, (DE)命令があります。

またブロック転送命令(LDIRなど)やブロック・サーチ命令(CPIRなど)も間接アドレッシングを用います。LDIR命令ではソースのアドレスをレジスタ・ペアHLで示し、デスティネーションのアドレスはDEで示されます。

Z80で新しく設けられた入出力命令、OUT(C), rやIN r, (C)なども間接アドレッシングです。これらの命令の場合、アドレッシングされるのはメモリではなくI/Oですが、レジスタCによりI/Oアドレスが指定されます。

■ビット・モード(Bit)

ビット・モードのアドレッシングは、ビット操作命令(BIT, SET, RES)において用いられます。このモー

ドは、前述の各モードの一段下にあるということができません。

その意味は前述の各モードにしたがって、メモリ、またはレジスタのアドレッシングが決まった後に、はじめてこのビット・モードが有効となるからです。

図11にBIT b, r命令の形式を示します。この命令はレジスタ・モードのアドレッシングを持ち、これによりレジスタrが決定されます。その後第2 OPコード中の3ビットにより操作すべきビットが決まります。

Z80のフラグ・レジスタ


CPUは単に演算を実行するだけでなく、演算の後に演算結果を調べることができるようになっていなければなりません。CPUは演算をすると同時に、判断のできる機械だからです。そのためには、演算結果をしまっておく何らかの場所が必要です。この場所がフラグ・レジスタです。

Z80には6ビットのフラグ・レジスタがあります。その中の4ビットは条件付きジャンプ命令により判定することができ、2ビットは10進演算用の制御ビットです。

図12にZ80のフラグ・レジスタの構成を示します。フラグ・レジスタの各ビットのうち、C, Z, SおよびP/Vは条件付きジャンプ命令により、それらが“1”であるか“0”であるかをテストすることができます。

以下、各フラグ・ビットの意味を説明します。

〈図 12〉 Z80のフラグ・レジスタ



- S: Sign (符号)
- Z: Zero (ゼロ)
- H: Half Carry (ハーフ・キャリー)
- P-V: Parity Overflow (パリティ/オーバーフロー)
- N: Subtract Flag (減算フラグ)
- C: Carry (キャリー)
- X: 不使用

■キャリー・フラグ(C)


加算命令(ADD, ADC)の場合には、演算結果の最上位ビットから桁上がりを生じたときにセット("1")されます。減算命令(SUB, SBC, NEG, CP)の場合には、上位桁から借り(ボロー)を生じたときにセットされます。

また、データをシフト、または回転するローテイト命令では最上位ビット(左シフトのとき)、または最下位ビット(右シフトのとき)の状態がキャリー・フラグにセットされます。


キャリー・フラグを直接コントロールするSCF命令を実行すると、キャリー・フラグは強制的に"1"にセットされ、CCF命令を実行するとキャリー・フラグの状態は反転(0 → 1, 1 → 0)します。論理演算命令(AND, OR, XOR)を実行すると、キャリー・フラグは必ず"0"になります。

図13にADD A, B命令を実行したときのキャリー・フラグのようすを示します。図13(a)では桁上がりが発生していないので、キャリー・フラグは"0"となり、図(b)では桁上がりが生じているので、キャリー・フラグは"1"になっています。


〈図13〉 ADD A, B命令を実行したときのキャリー・フラグ(C)



〈図15〉 SUB B命令を実行したときのキャリー・フラグ(C)



〈図14〉 ADD HL, BC命令を実行したときのキャリー・フラグ(C)



HL=5555 H, BC=AAAFHのとき、実行結果はHL=0004 H, C=1となる

図14にはレジスタ・ペアに対する加算命令、ADD HL, BC を実行したときのキャリー・フラグのようすを示します。この例では演算結果(HL)のビット15からの桁上がりが発生しているため、キャリー・フラグは"1"になっています。

図15には減算命令、SUB B を実行したときのキャリー・フラグのようすを示します。減算命令は、引く数の補数を加えることにより実行され、加算時のキャリーを反転したものがキャリー・フラグにセットされます。

図(a)では補数を加算したときにキャリーが発生しますので、キャリー・フラグは"0"(桁借りなし)となり、図(b)では補数の加算時にキャリーが生じないので、キャリー・フラグは"1"(桁借りあり)となります。

■ゼロ・フラグ(Z)

ゼロ・フラグはその名のとおりに、演算結果がゼロであることを示すフラグです。加算命令(ADD, ADC)、減算命令(SUB, SBC, CP, NEG)、論理演算命令(AND, OR, XOR)、インクリメント/デクリメント命令(INC, DECならびにDAA)において、演算結果がゼロであるときに、このゼロ・フラグは"1"になり、ゼロでないときには"0"になります。

またZ80で新設されたローテイト/シフト命令(RL, RLC, RR, RRC, SLA, SRA, SRL, RLD, RRD)では、ゼロ・フラグが変化します。さらに8080AコンパチブルなIN A, (n)命令ではゼロ・フラグは変化しませんが、Z80で登場したIN r, (C)命令では読み込まれたデータにしたがって、ゼロ・フラグは変化します。


値	16進数	ビット・パターン
127	7F	01111111
126	7E	01111110
2	02	00000010
1	01	00000001
0	00	00000000
-1	FF	11111111
-2	FE	11111110
-127	81	10000001
-128	80	10000000

8ビット

値	16進数	ビット・パターン
32767	7FFF	0111111111111111
32766	7FFE	0111111111111110
2	0002	0000000000000010
1	0001	0000000000000001
0	0000	0000000000000000
-1	FFFF	1111111111111111
-2	FFFE	1111111111111110
-32767	8001	1000000000000001
-32768	8000	1000000000000000

16ビット

〈図16〉
符号付き整数の表現



〈図17〉
負の数を求める計算

ブロック入/出力命令(INI, IND, OUTI, OUTD, INIR, INDR, OTIR, OTDR)では、ゼロ・フラグはレジスタBの値がゼロであるか否かを示します。したがって、これらの命令のうち、 $\times\times\times R$ (Repeat)という命令はレジスタBの値がゼロになるまで反復されるので、この種の命令の実行終了時のゼロ・フラグは必ず“1”になります。

ストリング・サーチ命令(CPI, CPIR, CPD, CPDR)では、ストリング中に目的のデータが見つかったときに、ゼロ・フラグは“1”になります。インタラプト・レジスタやリフレッシュ・レジスタの内容を読む命令(LD A, IやLD A, R)においても、ゼロ・フラグが変化します。

ビット・テスト命令(BIT b, s)では、データのテストすべきビットを反転したものがゼロ・フラグにセットされます。したがって、データのテストすべきビットが“1”であるときにはゼロ・フラグは“0”になり、テストすべきビットである場合にはゼロ・フラグは“1”になります。

ゼロ・フラグに関して注意すべきことは、アキュムレータの値を反転するCPL命令では、ゼロ・フラグが変化しないことです。

■サイン・フラグ(S)

サイン・フラグは演算結果の符号を示します。演算結果が正(プラス)であれば、サイン・フラグは“0”になり、負(マイナス)であればサイン・フラグは“1”になります。

サイン・フラグの意味を理解するには、まず符号付きの数の表現を知る必要があります。図16に8ビットおよび16ビットの符号付き整数の表現方法を示します。

符号付き整数の表現では、最上位ビットは符号ビットとして取り扱われ、正の場合には“0”であり、負の場合には“1”となります。8ビット・データの場合には-128(80H)から+127(7FH)の範囲を表現でき、16ビット・データの場合には、-32768(8000H)から+32767(7FFFH)の範囲を表現できます。負の数の表現は、ゼロからその数を引き算すれば求まります。図17に8ビット・データの-2、および16ビット・データの-32766を求める計算を示します。

さて、以上の予備知識を基にして、サイン・フラグの説明をします。サイン・フラグは基本的には加算命令(ADD, ADC)および減算命令(SUB, SBC, CP, NEG)の結果の符号ビットの状態を示していますが、このほかにも論理演算命令(AND, OR, XOR)やINC, DEC命令、ローテイト/シフト命令, IN r, (C)

命令, LD A, I命令, LD A, R命令においても, 演算結果の符号ビットの状態がサイン・フラグにセットされます。

加算命令と減算命令におけるサイン・フラグの動きを例によって見ていきます。図18にADD命令の場合のサイン・フラグの動きを示します。図(a)の場合には, 演算結果の符号はプラスなので, サイン・フラグは“0”になっていますが, 図(b)の場合には, 演算結果の符号はマイナスなので, サイン・フラグは“1”になっ


ています。

SUB命令の場合のサイン・フラグの動きを図19に示します。図(a)の場合には, 演算結果の符号はプラスなので, サイン・フラグは“0”で, 図(b)では演算結果の符号はマイナスなので, サイン・フラグは“1”となります。



■パリティ/オーバーフロー・フラグ(P/V)

このP/Vフラグは大まかにいうと, 演算結果のパリ



〈図18〉
ADD命令におけるサイン・フラグ



〈図19〉
SUB命令におけるサイン・フラグ



〈図20〉
AND命令, およびRL命令におけるP/Vフラグの動き



ティ極性(偶数のとき“1”), またはオーバーフローを示しますが, 命令によっては特殊な意味を持つことがあります。

論理演算命令(AND, OR, XOR)やローテイト/シフト命令, それにDAA命令とIN r, (C)命令においては, このP/Vフラグはパリティ極性を示し, 演算結果のパリティ(“1”の数)が偶数の場合には“1”となり, 奇数の場合には“0”となります。図20にAND命令, およびRL命令の場合のP/Vフラグの動きを示します。図(a)では演算結果のパリティが偶数なので, P/Vフラグは“1”, 図(b)では演算結果のパリティが奇数なので, P/Vフラグはゼロになります。

加算命令(ADD, ADC)や減算命令(SUB, SBC)において, 符号付きの演算を行った場合, 結果にオーバーフローが生じたとき, このP/Vフラグは“1”になります。オーバーフローというのは, 演算結果の数がその演算が対象とするデータの幅を越えなければ, 表現できないような状態をいいます。

符号付きの表現では8ビット・データで表わすことのできる数の範囲は-128(80H)~+127(7FH)です。したがって, 8ビットの加算, または減算を行い, 結果の値が前記の範囲を越えた場合には, オーバフローとなります。16ビット演算の場合には, 演算結果が-32768(8000H)~+32767(7FFFH)の範囲を越えた場合, オーバフローとなります。

いかたを換えますと, オーバフロー・フラグがセットされるのは, 両オペランドの符号ビットがともに正(“0”)で, 結果の符号ビットが負(“1”)である場合と, 両オペランドの符号ビットがともに負で, 結果の符号ビットが正(“0”)である場合です。二つのオペランドの符号ビットをAnおよびBnとし, 結果の符号ビットをRnとした場合, P/Vフラグの状態を示す論理式は,


$$P/V = R_n \cdot \overline{A_n} \cdot \overline{B_n} + \overline{R_n} \cdot A_n \cdot B_n$$

となります。

図21に8ビットの加減算におけるP/Vフラグの動きを示します。図(a)と(c)では, 演算結果は-128~+127の範囲に入っているため, P/Vフラグは“0”で, 図(b)と(d)では, 演算結果は-128~+127の範囲を越えるため, P/Vフラグは“1”になっています。

このほかにP/VフラグはINC命令, およびDEC命令においても変化します。INC命令では演算前のオペランドの値が7FHのときにP/Vフラグはセットされ, DEC命令の場合には, 演算前のオペランドの値が80H

〈図21〉符号付き加減算におけるP/Vフラグの動き



のときにセットされます。

INCおよびDECという命令を, それぞれ「1を加算する命令」, および「1を減算する命令」ととらえれば, このP/Vフラグの動きを理解することができます。

またこのP/Vフラグは, ブロック移動命令(LDI, LDD)やストリング・サーチ命令(CPI, CPD, CPIR, CPDR)においては, レジスタ・ペアBCの値がゼロであるか否かを示します。レジスタ・ペアBCの値がゼロであるときは, P/Vフラグは“0”になり, ゼロでないときには, P/Vフラグは“1”になります。

さらにこのP/Vフラグが特殊な意味に使われているのは, LD A, I命令とLD A, R命令です。これらの命令では, P/VフラグはZ80内部の割り込みイネーブル・フリップフロップ(IFF)の状態を示します。

P/VフラグはIFFがセットされていれば(割り込み可)“1”となり, IFFがリセットされていると(割り込み不可)“0”になります。


■ハーフ・キャリー・フラグ(H)

このハーフ・キャリー・フラグは加算命令(ADD, ADC), 減算命令(SUB, SBC, CP, NEG), ならびにINC命令, およびDEC命令を実行したときに, 下位4ビットから上位4ビットに対して, 桁上がりまたは桁借りがあったときにセットされます。

このフラグの状態は, 条件付きジャンプ命令により判定することはできませんが, 10進演算における10進補正命令(DAA)が, このフラグとキャリー・フラグとNフラグの状態にしたがって, たくみに10進補正を行います。なお, DAA命令によっても, このフラグの状態は変化します。

10進演算では0~9の数しかとり得ませんが, CPU

〈図 22〉 ADD命令とSUB命令におけるハーフ・キャリーの動き



減算命令では演算結果が $7_{16} \sim F_{16}$ となり、かつハーフ・キャリーまたはキャリーがセットされていて、上位桁からの借りを示しているときには、10ではなく16を借りているので、結果から6を差し引きます。

この10進補正操作を行うDAA命令の機能の詳細については、個々の命令の説明の項をごらんください。図22にADD命令、およびSUB命令におけるハーフ・キャリーの動きを示します。

■サブトラクト・フラグ(N)

このフラグは直前に実行された命令が、加算命令(ADD, ADC, INC)であるのか減算命令(SUB, SBC, CP, NEG, DEC)であるのかを示します。加算命令が実行されたときには、このフラグは“0”になり、減算命令が実行されると“1”になります。

このフラグもハーフ・キャリー・フラグと同様に、条件付きジャンプ命令により判定することはできませんが、10進補正命令(DAA)は、このフラグの状態にしたがって、10進補正操作を行います。前述のように、10進補正操作は、加算時と減算時とは異なるからです。

*

Z80のフラグの意味の説明のまとめとして、各命令におけるフラグの変化状態を、図23に示します。

の演算は2進法で行われるため、結果は $0_{16} \sim F_{16}$ 、またはキャリー/ハーフ・キャリーがセットされ、0~3 (10H~13H)の値を示すことがあります。このような場合に、結果を10進数に戻すのが、10進補正操作です。

10進補正の基本は次のとおりです。加算命令の場合には、結果が $A_{16} \sim F_{16}$ になった場合には6を加えて桁上がりを生じさせ、キャリーまたはハーフ・キャリーがセットされ0~3となった場合には、これらのキャリーは16進により(10ではなく)生じたものなので、やはり6を加え、かつ桁上がりを生じさせます。

〈図 23〉 Z 80 の命令によるフラグの変化状態

命 令	C	Z	P/V	S	N	H	コ メ ン ト
ADD A,S ; ADC A,S	↓	↓	V	↓	0	↓	8ビット加算命令
SUB S ; SBC A,S CP ; NEG	↓	↓	V	↓	1	↓	8ビット減算命令
AND S	0	↓	P	↓	0	1	アンド命令
OR S ; XOR S	0	↓	P	↓	0	0	オア命令および排他論理和命令
INC S	●	↓	V	↓	0	↓	インクリメント命令
DEC m	●	↓	V	↓	1	↓	デクリメント命令
ADD DD,SS	↓	●	●	●	0	↓	16ビット加算命令, Hフラグはビット11から桁上がりがあったときにセットされる
ADC HL,SS	↓	↓	V	↓	0	↓	16ビット加算命令, Hフラグはビット11から桁上がりが生じたときにセットされる
SBC HL,SS	↓	↓	V	↓	1	↓	16ビット減算命令, Hフラグはビット12からの桁借りが生じたときにセットされる
RLA ; RLCA ; RRA ; RRCA	↓	●	●	●	0	0	8080コンパチブルなローテイト命令
RL m ; RLC m RR m ; RRC m SLA m ; SRA m ; SRL m	↓	↓	P	↓	0	0	Z80固有のローテイト/シフト命令
RLD ; RRD	●	↓	P	↓	0	0	4ビット単位のローテイト命令
DAA	↓	↓	P	↓	●	↓	10進補正命令
CPL	●	●	●	●	1	1	コンプリメント・アキュムレータ命令
SCF	1	●	●	●	0	0	セット・キャリー・フラグ命令
CCF	↓	●	●	●	0	↓	コンプリメント・キャリー・フラグ命令
IN r, (C)	●	↓	P	↓	0	0	Z80固有のインプット命令
INI ; IND ; OUTI ; OUTD	●	↓	X	X	1	X	ブロック入出力命令, レジスタB=0のときにZフラグは"1"になる
INIR ; INDR ; OTIR ; OTDR	●	1	X	X	1	X	ブロック入出力命令
LDI ; LDD	●	●	↓	●	0	0	メモリ間のブロック移動命令, レジスタBC=0のときにP/V=0となる
LDIR ; LDDR	●	●	0	●	0	0	メモリ間のブロック移動命令
CPI ; CPIR ; CPD ; CPDR	●	↓	↓	↓	1	↓	ブロック・サーチ命令, A=(HL)のときZ="1", レジスタBC=0のときP/V=0
LD A,I ; LD A,R	●	↓	IFF2	↓	0	0	EI状態のとき, P/V=1, DI状態のとき, P/V=0
BIT b,S	●	↓	X	X	0	1	テストすべきビット(b)を反転したものがZフラグにセットされる

↓ : 演算結果により, フラグの状態が影響を受ける

● : フラグは変化しない

X : フラグの状態は不定である (Don't Care)

V : P/Vフラグはオーバフローの意味を持つ

P : P/Vフラグはパリティの意味を持つ

Z 80 命令の機能


72 ページから、Z 80 CPU のインストラクションのすべてについて、アルファベット順に整理して詳解してあります。それぞれ、図 1 の例のようにビット・イメージによるオブジェクト・コードと、それを 16 進数で表わしたものを、命令の動作機能についての解説、およびできる限り使用例を示すようにし、フラグの変化

があるものについてはそれも図示するようにしました。

オブジェクト・コードの 16 進数による表記は、ハンド・アセンブル時にも役立つことと思いますが、命令としての値やディスプレイメントなどの任意値となるものについては記してありません。

なお、命令の表記、あるいは機能説明中で用いた記号、ならびに略号の各意味は表 1 に示すとおりです。また、命令群別による索引を次頁に示します。

〈図 1〉 命令解説の見かた



〈表 1〉 使用した記号、略号の意味

A	アキュムレータ	SP	スタック・ポインタ
B	レジスタ B	R	リフレッシュ・レジスタ
C	レジスタ C	I	インタラプト・レジスタ
D	レジスタ D	ss	レジスタ・ペア (BC, DE, HL, SP)
E	レジスタ E	r	レジスタ (B, C, D, E, H, L)
H	レジスタ H	b	ビット番号
L	レジスタ L	∧	論理積 (AND)
F	フラグ・レジスタ	∨	論理和 (OR)
Reg.	レジスタ (ex. Reg. B = レジスタ B)	⊕	排他論理和 (XOR)
BC	レジスタ・ペア BC	n	16 進数 (8 ビット)
DE	レジスタ・ペア DE	nn	16 進数 (16 ビット)
HL	レジスタ・ペア HL	CY	キャリー・フラグ
LX	インデックス・レジスタ IX	d	ディスプレイメント
IY	インデックス・レジスタ IY	()	カッコ内の値が示すアドレスのデータ
PC	プログラム・カウンタ		

命令群別索引

【8ビット・ロード命令】		【8ビット演算/論理演算命令】		HALT 92	【ビット・セット/リセット/テスト命令】
LD (HL),n 102		ADC A,(HL) ... 72		IM0 93	BIT b,(HL) ... 78
LD (HL),r 102		ADC A,(IX+d) . 72		IM1 93	BIT b,(IX+d) . 79
LD (IX+d),n .. 103		ADC A,(IY+d) . 72		IM2 93	BIT b,(IY+d) . 79
LD (IX+d),r .. 102		ADC A,n 73		NEG 114	BIT b,r 80
LD (IY+d),n .. 103		ADC A,r 73		NOP 114	RES b,(HL) ... 120
LD (IY+d),r .. 103		ADD A,(HL) ... 74		SCF 136	RES b,(IX+d) . 121
LD (nn),A 104		ADD A,(IX+d) . 74		【16ビット演算命令】	RES b,(IY+d) . 121
LD (ss),A 101		ADD A,(IY+d) . 74		ADC HL,ss 73	RES b,r 122
LD A,(nn) 107		ADD A,n 75		ADD HL,ss 75	SET b,(HL) ... 136
LD A,(ss) 105		ADD A,r 75		ADD IX,ss 76	SET b,(IX+d) . 136
LD A,I 111		AND (HL) 76		ADD IY,ss 76	SET b,(IY+d) . 137
LD A,R 111		AND (IX+d) ... 77		DEC IX 89	SET b,r 137
LD I,A 112		AND (IY+d) ... 77		DEC IY 89	
LD R,A 112		AND n 78		DEC ss 88	【ジャンプ命令】
LD r,(HL) 106		AND r 77		INC IX 96	DJNZ 90
LD r,(IX+d) .. 106		CP (HL) 81		INC IY 97	JP (HL) 99
LD r,(IY+d) .. 107		CP (IX+d) 82		INC ss 96	JP (IX) 99
LD r,n 108		CP (IY+d) 82		SBC HL,ss 135	JP (IY) 99
LD r,r' 107		CP n 83		【ローテイト/シフト命令】	JP cc,nn 100
【16ビット・ロード命令】		CP r 83		RL (HL) 124	JP nn 98
LD (nn),HL ... 104		DEC (HL) 87		RL (IX+d) ... 124	JR cc,e 100
LD (nn),IX ... 105		DEC (IX+d) ... 87		RL (IY+d) ... 125	JR e 101
LD (nn),IY ... 105		DEC (IY+d) ... 88		RL r 125	
LD (nn),ss ... 104		DEC r 88		RLA 126	【コール/リターン命令】
LD HL,(nn) ... 109		INC (HL) 94		RLC (HL) 126	CALL cc,nn ... 80
LD IX,(nn) ... 109		INC (IX+d) ... 95		RLC (IX+d) ... 126	CALL nn 81
LD IX,nn 110		INC (IY+d) ... 95		RLC (IY+d) ... 127	RET 122
LD IY,(nn) ... 110		INC r 96		RLC r 127	RET cc 123
LD IY,nn 110		OR (HL) 115		RLCA 127	RETI 123
LD SP,HL 110		OR (IX+d) ... 115		RLD 128	RETN 123
LD SP,IX 111		OR (IY+d) ... 115		RR (HL) 128	RST n 133
LD SP,IY 111		OR n 116		RR (IX+d) ... 129	
LD ss,(nn) ... 108		OR r 116		RR (IY+d) ... 129	【入・出力命令】
LD ss,nn 109		SBC A,(HL) ... 134		RR r 130	IN A,(n) 93
POP IX 119		SBC A,(IX+d) . 134		RRA 130	IN r,(C) 94
POP IY 119		SBC A,(IY+d) . 135		RRC (HL) 130	IND 97
POP ss 118		SBC A,n 134		RRC (IX+d) ... 131	INDR 97
PUSH IX 120		SBC A,r 135		RRC (IY+d) ... 131	INI 98
PUSH IY 120		SUB (HL) 142		RRC r 132	INIR 98
PUSH ss 119		SUB (IX+d) ... 142		RRCA 132	OTDR 116
【交換/ブロック転送/		SUB (IY+d) ... 142		RRD 133	OTIR 117
ブロック・サーチ命令】		SUB n 143		SLA (HL) 138	OUT (C),r ... 117
CPD 84		SUB r 143		SLA (IX+d) ... 138	OUT (n),A ... 117
CPDR 84		XOR (HL) 143		SLA (IY+d) ... 138	OUTD 118
CPI 85		XOR (IX+d) ... 144		SLA r 139	OUTI 118
CPIR 85		XOR (IY+d) ... 144		SRA (HL) 139	
EX (SP),HL ... 91		XOR n 145		SRA (IX+d) ... 139	
EX (SP),IX ... 91		XOR r 144		SRA (IY+d) ... 140	
EX (SP),IY ... 91		【汎用演算/CPU制御命令】		SRA r 140	
EX AF,AF' ... 92		CCF 81		SRL (HL) 140	
EX DE,HL ... 92		CPL 85		SRL (IX+d) ... 141	
EXX 92		DAA 86		SRL (IY+d) ... 141	
LDD 112		DI 89		SRL r 141	
LDDR 113		EI 90			
LDI 113					
LDIR 114					

ADC A, [HL]

(Add with carry location (HL) to Acc.) M=2 T=7(4,3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	0	0	0	1	1	1	0	8EH

【命令の機能】

(A ← A + (HL) + CY)

HLレジスタ・ペアで表わされるメモリのデータと、Accおよびキャリーを加えた値をAccにストアする。

【例】

① HL=1234H, (1234H)=55H, Reg.A=87H, CY

=1のとき、この命令を実行すると、

Reg.A=DDH,

C	Z	P/V	S	N	H
0	0	0	1	0	0

② HL=1234H, (1234H)=ABH, Reg.A=87H, CY=1のとき、この命令を実行すると、

Reg.A=33H,

C	Z	P/V	S	N	H
1	0	1	0	0	1

ADC A, [IX+d]

(Add with carry location (IX+d) to Acc.) M=5 T=19(4,4,3,5,3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	0	1	1	1	0	1	DDH
1	0	0	0	1	1	1	0	8EH
←----- d ----->								XXH

【命令の機能】

(A ← A + (IX+d) + CY)

インデックス・レジスタIXの内容と、ディスプレースメントdの和が示すアドレスのメモリ・データとAccおよびキャリーを加えた値をAccにストアする。

【例】

① IX=2345H, d=67H, (23ACH)=89H, Reg.A=12H, CY=1のときに、この命令を実行すると、

Reg.A=9CH,

C	Z	P/V	S	N	H
0	0	0	1	0	0

(注: 2345H+0067H=23ACH)

② IX=2345H, d=EFH, (2334H)=89H, Reg.A=ABH, CY=1のときに、この命令を実行すると、

Reg.A=35H,

C	Z	P/V	S	N	H
1	0	1	0	0	1

(注: 2345H+FFEFH=2334H)

ADC A, [IY+d]

(Add with carry location (IY+d) to Acc.) M=5 T=19(4,4,3,5,3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	1	1	1	0	1	FDH
1	0	0	0	1	1	1	0	8EH
←----- d ----->								XXH

【命令の機能】

(A ← A + (IY+d) + CY)

インデックス・レジスタIYの内容と、ディスプレースメントdの和が示すアドレスのメモリ・データと、Accおよびキャリーを加えた値をAccにストアする。

【例】

① IY=2345H, d=67H, (23ACH)=89H, Reg.A=12H, CY=1のときに、この命令を実行すると、

Reg.A=9CH,

C	Z	P/V	S	N	H
0	0	0	1	0	0

(注: 2345H+67H=23ACH)

② IY=2345H, d=EFH, (2334H)=89H, Reg.A=ABH, CY=1のときに、この命令を実行すると、

Reg.A=35H,


C	Z	P/V	S	N	H
1	0	1	0	0	1

(注: 2345H+FFEFH=2334H)

ADC A, r

(Add with carry Register r to Acc.) M=1 T=4

【オブジェクト・コード】



r	r の値	ニーモニック	オブジェクト・コード
B	000	ADC A, B	88H
C	001	ADC A, C	89H
D	010	ADC A, D	8AH
E	011	ADC A, E	8BH
H	100	ADC A, H	8CH
L	101	ADC A, L	8DH
A	111	ADC A, A	8FH

【命令の機能】

(A ← A + r + CY)

レジスタ r(A~L) の内容と、Acc およびキャリーを加えた値を Acc にストアする。

【例】

- ① Reg.A=EEH, Reg.B=11H, CY=1 のときに、この命令(ADC A, B)を実行すると、

Reg.A=00H,

C	Z	P/V	S	N	H
1	1	0	0	0	1

- ② Reg.A=EEH, CY=1 のときに、この命令(ADC A, A)を実行すると、

Reg.A=DDH,

C	Z	P/V	S	N	H
1	0	0	1	0	1


ADC A, n

(Add with carry value n to Acc.)

M=2

T=7(4,3)

【オブジェクト・コード】



【命令の機能】

(A ← A + n + CY)

イミューデイト・バリュー n とキャリーを Acc に加える。

【例】

- ① Reg.A=EEH, CY=1 のとき、ADC A, 11H 命令を実行すると、

Reg.A=00H,

C	Z	P/V	S	N	H
1	1	0	0	0	1

- ② Reg.A=55H, CY=1 のとき、ADC A, 66H 命令を実行すると、

Reg.A=BCH,

C	Z	P/V	S	N	H
0	0	1	1	0	0


ADC HL, ss

(Add with carry register pair to HL)

M=4

T=15(4,4,4,3)

【オブジェクト・コード】



ss	ssの値	ニーモニック	オブジェクト・コード
BC	00	ADC HL, BC	4AH
DE	01	ADC HL, DE	5AH
HL	10	ADC HL, HL	6AH
SP	11	ADC HL, SP	7AH

【命令の機能】

(HL ← HL + ss + CY)

ss で指定されるレジスタ・ペアの内容と、HL およ

びキャリーを加え、結果を HL にストアする。

【例】

- ① HL=3A34H, BC=5A78H, CY=1 のときに ADC HL, BC 命令を実行すると、

HL=94ADH,

C	Z	P/V	S	N	H
0	0	1	1	0	1

- ② HL=1234H, CY=1 のときに ADC HL, HL 命令を実行すると、

HL=2469H,

C	Z	P/V	S	N	H
0	0	0	0	0	0

ADD A, [HL]

(Add location (HL) to Acc.)

M = 2

T = 7(4, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	0	0	0	0	1	1	0

86H

【命令の機能】

(A ← A + (HL))

HL レジスタ・ペアで表わされるメモリのデータと Acc の内容を加え、結果を Acc にストアする。

【例】

- ① HL = 1234H, (1234H) = 55H, Reg. A = 27H のとき、

この命令を実行すると、

Reg. A = 7CH,

C	Z	P/V	S	N	H
0	0	0	0	0	0

- ② HL = 1234H, (1234H) = ABH, Reg. A = 87H のとき、この命令を実行すると、

Reg. A = 32H,

C	Z	P/V	S	N	H
1	0	1	0	0	1

ADD A, [IX+d]

(Add location (IX+d) to Acc.)

M = 5

T = 19(4, 4, 3, 5, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	1	0	1	1	1	0	1

DDH

7	6	5	4	3	2	1	0
1	0	0	0	0	1	1	0

86H

← d →							
-------	--	--	--	--	--	--	--

【命令の機能】

(A ← A + (IX + d))

インデックス・レジスタ IX と、ディスプレイースメント d の和が示すアドレスのメモリ・データを Acc に加え、結果を Acc にストアする。

【例】

- ① IX = 2345H, d = 28H, (236DH) = 89H, Reg. A = 12H のとき、この命令を実行すると、

Reg. A = 9BH,

C	Z	P/V	S	N	H
0	0	0	1	0	0

(注: 2345H + 0028H = 236DH)

- ② IX = 2345H, d = 80H, (22C5H) = 89H, Reg. A = ABH のとき、この命令を実行すると、

Reg. A = 34H,

C	Z	P/V	S	N	H
1	0	1	0	0	1

(注: 2345H + FF80H = 22C5H)

ADD A, [IY+d]

(Add location (IY+d) to Acc.)

M = 5

T = 19(4, 4, 3, 5, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	1	1	1	1	1	0	1

FDH

7	6	5	4	3	2	1	0
1	0	0	0	0	1	1	0

86H

← d →							
-------	--	--	--	--	--	--	--

【命令の機能】

(A ← A + (IY + d))

インデックス・レジスタ IY と、ディスプレイースメント d の和が示すアドレスのメモリ・データと Acc を加え、結果を Acc にストアする。

【例】

- ① IY = ABCDH, d = 67H, (AC34H) = 89H, Reg. A = 12H のとき、この命令を実行すると、

Reg. A = 9BH,

C	Z	P/V	S	N	H
0	0	0	1	0	0

(注: ABCDH + 0067H = AC34H)

- ② IY = ABCDH, d = 8FH, (AB5CH) = 89H, Reg. A = ABH のとき、この命令を実行すると、

Reg. A = 34H,

C	Z	P/V	S	N	H
1	0	1	0	0	1


(注: ABCDH + FF8FH = AB5CH)

ADD A, r

(Add register r to Acc.)

M = 1
T = 4

【オブジェクト・コード】



r	rの値	ニモニック	オブジェクト・コード
B	000	ADD A, B	80H
C	001	ADD A, C	81H
D	010	ADD A, D	82H
E	011	ADD A, E	83H
H	100	ADD A, H	84H
L	101	ADD A, L	85H
A	111	ADD A, A	87H

【命令の機能】

(A ← A + r)

レジスタ r (A~L) の内容と Acc を加え、結果を Acc にストアする。

【例】

① Reg.A = EEH, Reg.B = 11H のときに、この命令 (ADD A, B) を実行すると、

Reg.A = FFH,

C	Z	P/V	S	N	H
0	0	0	1	0	0

② Reg.A = EEH のときに、この命令 (ADD A, A) を実行すると、

Reg.A = DCH,


C	Z	P/V	S	N	H
1	0	0	1	0	1

ADD A, n

(Add value n to Acc.)

M = 2
T = 7(4, 3)

【オブジェクト・コード】



【命令の機能】

(A ← A + n)

イミディエイト・バリュー n を Acc に加える。

【例】

① Reg.A = 3AH のときに ADD A, 38H 命令を実行

すると、

Reg.A = 72H,

C	Z	P/V	S	N	H
0	0	0	0	0	1

② Reg.A = 55H のときに、ADD A, F6H 命令を実行すると、

Reg.A = 4BH,


C	Z	P/V	S	N	H
1	0	0	0	0	0

ADD HL, ss

(Add register pair to HL)

M = 3
T = 11(4, 4, 3)

【オブジェクト・コード】



ss	ssの値	ニモニック	オブジェクト・コード
BC	00	ADD HL, BC	09H
DE	01	ADD HL, DE	19H
HL	10	ADD HL, HL	29H
SP	11	ADD HL, SP	39H

【命令の機能】

(HL ← HL + ss)

ss で指定されるレジスタ・ペアの内容と HL を加え、

結果を HL にストアする。

【例】

① HL = 3A34H, BC = 5A78H のときに、ADD HL, BC 命令を実行すると、

HL = 94ACH,

C	Z	P/V	S	N	H
0	●	●	●	0	1

② HL = 8765H のとき、ADD HL, HL 命令を実行すると、

HL = 0ECAH,


C	Z	P/V	S	N	H
1	●	●	●	0	0

ADD IX, ss

(Add register pair to IX)

M=4
T=15(4,4,4,3)

【オブジェクト・コード】



ss	ssの値	ニーモニック	オブジェクト・コード
BC	00	ADD IX, BC	09H
DE	01	ADD IX, DE	19H
IX	10	ADD IX, IX	29H
SP	11	ADD IX, SP	39H

【命令の機能】 (IX ← IX + ss)
レジスタ・ペアの内容をインデックス・レジスタ I

Xに加える。

【例】

- ① IX=1234H, BC=5678H のとき, ADD IX, BC 命令を実行すると,

IX=68ACH,

C	Z	P/V	S	N	H
0	●	●	●	0	0

- ② IX=8765H, DE=FEDCH のとき, ADD IX, DE 命令を実行すると,

IX=8641H,

C	Z	P/V	S	N	H
1	●	●	●	0	1


M=4
T=15(4,4,4,3)

ADD IY, ss

(Add register pair to IY)

M=4
T=15(4,4,4,3)

【オブジェクト・コード】



ss	ssの値	ニーモニック	オブジェクト・コード
BC	00	ADD IY, BC	09H
DE	01	ADD IY, DE	19H
IY	10	ADD IY, IY	29H
SP	11	ADD IY, SP	39H

【命令の機能】 (IY ← IY + ss)
レジスタ・ペアの内容をインデックス・レジスタ I

Yに加える。

【例】

- ① IY=1234H, BC=5678H のとき, ADD IY, BC 命令を実行すると,

IY=68ACH,

C	Z	P/V	S	N	H
0	●	●	●	0	0

- ② IY=FEDCH のとき, ADD IY, IY 命令を実行すると,

IY=FDB8H,

C	Z	P/V	S	N	H
1	●	●	●	0	1


M=2
T=7(4,3)

AND (HL)

(Logical "AND" of location (HL) and Acc.)

M=2
T=7(4,3)

【オブジェクト・コード】



【命令の機能】 (A ← A ∧ (HL))
HL レジスタ・ペアで表わされるメモリの内容と, Acc との論理積をとり, 結果を Acc にストアする。

【例】

- ① HL=4567H, (4567H)=83H(1000 0011), Reg.A=CFH(1100 1111)であるときに, この命令を実行

すると,

Reg.A=83H,

C	Z	P/V	S	N	H
0	0	0	1	0	1

- ② HL=4567H, (4567H)=55H(0101 0101), Reg.A=AAH(1010 1010)であるときに, この命令を実行すると,


Reg.A=00H,

C	Z	P/V	S	N	H
0	1	1	0	0	1

AND (IX+d)

(Logical "AND" of location (IX+d) and Acc.) M=5
T=19(4,4,3,5,3)

【オブジェクト・コード】



【命令の機能】

$$(A \leftarrow A \wedge (IX + d))$$

インデックス・レジスタ IX とディスプレースメント d との和が示すメモリの内容と、Acc との論理積をと

り、結果を Acc にストアする。

【例】

IX=4567H, d=43H, (45AAH)=83H(1000 0011), Reg.A=FCH(1111 1100) のときに、この命令を実行すると、

Reg.A=80H,


C	Z	P/V	S	N	H
1	0	0	0	0	1

(注: 4567H+43H=45AAH)

AND (IY+d)

(Logical "AND" of location (IY+d) and Acc.) M=5
T=19(4,4,3,5,3)

【オブジェクト・コード】



【命令の機能】

$$(A \leftarrow A \wedge (IY + d))$$

インデックス・レジスタ IY とディスプレースメント d

の和で示されるメモリの内容と、Acc との論理積をと

【例】

IY=4567H, d=D6H, (453DH)=77H, Reg.A=FFH のときに、この命令を実行すると、

Reg.A=77H,


C	Z	P/V	S	N	H
0	0	1	0	0	1

(注: 4567H+FFD6H=453DH)

AND r

(Logical "AND" of register r and Acc.) M=1
T=4

【オブジェクト・コード】



【命令の機能】

$$(A \leftarrow A \wedge r)$$

レジスタ r (A~L) の内容と Acc との論理積をと

【例】

① Reg.A=77H(0111 0111), Reg.B=CCH(1100 1100) のときに、AND B 命令を実行すると、

Reg.A=44H,

C	Z	P/V	S	N	H
0	0	1	0	0	1

② Reg.A=00H であるときに、AND A 命令を実行すると、


Reg.A=00H,

C	Z	P/V	S	N	H
0	1	1	0	0	1

AND n

(Logical "AND" of value n and Acc.) M=2
T=7(4,3)

【オブジェクト・コード】



【命令の機能】

$(A \leftarrow A \wedge n)$

Accの内容とイミディエイト・バリュー nとの論

理積をとり、結果を Acc にストアする。

【例】

Acc=CFH(1100 1111)であるときに、AND 83H 命令を実行すると、


Reg.A=83H,

C	Z	P/V	S	N	H
0	0	0	1	0	1

BIT b, (HL)

(Test bit of location (HL)) M=3
T=12(4,4,4)

【オブジェクト・コード】



ビット	bの値	ニーモニック	オブジェクト・コード
0	000	BIT 0, (HL)	46H
1	001	BIT 1, (HL)	4EH
2	010	BIT 2, (HL)	56H
3	011	BIT 3, (HL)	5EH
4	100	BIT 4, (HL)	66H
5	101	BIT 5, (HL)	6EH
6	110	BIT 6, (HL)	76H
7	111	BIT 7, (HL)	7EH

【命令の機能】

$(Z \leftarrow \overline{(HL)_b})$

HLレジスタ・ペアが示すメモリのデータに、テストするビット(b)が立っているか否かをチェックする。

もし立っていれば(1)ゼロ・フラグ(Z)は"0"となり、立っていなければゼロ・フラグ(Z)は"1"となる。

したがってこの命令は、HLレジスタが示すメモリのデータ中のテストすべきビットを反転したものを、ゼロ・フラグにセットするのである。

【例】

- ① HL=23C5H, (23C5H)=55H(0101 0101)のときに、BIT 0, (HL)命令を実行すると、ゼロ・フラグ(Z)は"0"になる。
- ② HL=23C5H, (23C5H)=AAH(1010 1010)のときに、BIT 2, (HL)命令を実行すると、ゼロ・フラグ(Z)は"1"になる。


BIT b, (IX+d)

(Test bit of location (IX+d))

M=5

T=20(4,4,3,5,4)

【オブジェクト・コード】



ビット	bの値	ニーモニック	オブジェクト・コード
0	000	BIT 0, (IX+d)	46H
1	001	BIT 1, (IX+d)	4EH
2	010	BIT 2, (IX+d)	56H
3	011	BIT 3, (IX+d)	5EH
4	100	BIT 4, (IX+d)	66H
5	101	BIT 5, (IX+d)	6EH
6	110	BIT 6, (IX+d)	76H
7	111	BIT 7, (IX+d)	7EH

【命令の機能】

$(Z \leftarrow \overline{(IX+d)_b})$

インデックス・レジスタ IX と、ディスプレースメント d の和によって示されるメモリのデータのビットが立っているか否かをチェックする。

もしビットが立っている("1")ときには、ゼロ・フラグ(Z)は"0"になり、ビットが立っていない("0")ときには、ゼロ・フラグ(Z)は"1"になる。

【例】

① IX=2345H, d=55H, (239AH)=55H (0101 0101) のときに、BIT 2, (IX+d)命令を実行すると、ゼロ・フラグ(Z)は"0"になる。

(注: 2345H+55H=239AH)

② IX=23C5H, d=C8H, (230DH)=AAH(1010 1010) のときに、BIT 6, (IX+d)命令を実行すると、ゼロ・フラグ(Z)は"1"になる。

(注: 23C5H+FFC8H=230DH)


BIT b, (IY+d)

(Test bit of location (IY+d))

M=5

T=20(4,4,3,5,4)

【オブジェクト・コード】



ビット	bの値	ニーモニック	オブジェクト・コード
0	000	BIT 0, (IY+d)	46H
1	001	BIT 1, (IY+d)	4EH
2	010	BIT 2, (IY+d)	56H
3	011	BIT 3, (IY+d)	5EH
4	100	BIT 4, (IY+d)	66H
5	101	BIT 5, (IY+d)	6EH
6	110	BIT 6, (IY+d)	76H
7	111	BIT 7, (IY+d)	7EH

【命令の機能】

$(Z \leftarrow \overline{(IY+d)_b})$

インデックス・レジスタ IY とディスプレースメント d の和により示される、メモリのデータのビットが立っているか否かをチェックする。

もしビットが立っている("1")ときは、ゼロ・フラグ(Z)は"0"になり、ビットが立っていない("0")ときは、ゼロ・フラグ(Z)は"1"になる。

【例】

① IY=2345H, d=55H, (239AH)=55H (0101 0101) のときに、BIT 2, (IY+d)命令を実行すると、ゼロ・フラグ(Z)は"0"になる。

(注: 2345H+55H=239AH)


② IY=23C5H, d=C8H, (230DH)=AAH(1010 1010) のときに、BIT 6, (IY+d)命令を実行すると、ゼロ・フラグ(Z)は"1"になる。

(注: 23C5H+FFC8H=230DH)

BIT b, r

(Test bit of register r) M=2
T=8(4,4)

【オブジェクト・コード】



		ビット b							
		0	1	2	3	4	5	6	7
レジスタ r	B	40	48	50	58	60	68	70	78
	C	41	49	51	59	61	69	71	79
	D	42	4A	52	5A	62	6A	72	7A
	E	43	4B	53	5B	63	6B	73	7B
	H	44	4C	54	5C	64	6C	74	7C
	L	45	4D	55	5D	65	6D	75	7D
	A	47	4F	57	5F	67	6F	77	7F

【命令の機能】

(Z ← $\overline{r_b}$)

レジスタ r のビット b をチェックし、ビット b が立っていれば("1")ゼロ・フラグ(Z)を"0"にし、ビット b が立っていなければ("0"),ゼロ・フラグを"1"にする。

つまり、レジスタ r のビット b を反転したものを、ゼロ・フラグ(Z)にセットする。

【例】


- ① Reg.H=78H(0111 1000)であるとき、BIT 4, H命令を実行すると、ゼロ・フラグ(Z)は"0"になる。
- ② Reg.A=AAH(1010 1010)であるときに、BIT 0, A命令を実行すると、ゼロ・フラグ(Z)は"1"になる。

CALL cc, nn

条件成立時 (M=5, T=17(4,3,4,3,3)), 条件不成立時 (M=3, T=10(4,3,3))

(Call subroutine at location nn if condition cc is true)

【オブジェクト・コード】



条件	cc	ccの値	ニーモニック	OPコード
Non Zero (Z=0)	NZ	000	CALL NZ, nn	C4H
Zero (Z=1)	Z	001	CALL Z, nn	CH
Non Carry (C=0)	NC	010	CALL NC, nn	D4H
Carry (C=1)	C	011	CALL C, nn	DCH
Parity Odd (P/V=0)	PO	100	CALL PO, nn	E4H
Parity Even (P/V=1)	PE	101	CALL PE, nn	ECH
Positive (S=0)	P	110	CALL P, nn	F4H
Negative (S=1)	M	111	CALL M, nn	FCH


【命令の機能】 (条件が成立すれば、(SP-1) ← PC_H, (SP-2) ← PC_L, PC ← nn, SP ← SP-2)

判定条件(cc)が成立しないときには、次の命令を実行する。判定条件が成立したときには、PC_Hを(SP-1)にストアし、PC_Lを(SP-2)にストアし、アドレスnnへジャンプする。

スタック・ポインタ(SP)は2だけ減じられる。フラグは変化しない。

【例】

- ① ゼロ・フラグ(Z)が立っている("1")ときに、1000H番地の命令、CALL Z, 1234Hを実行すると、(SP-1)に10Hをストアし、(SP-2)に03Hをストアした後に、1234H番地にジャンプする。スタック・ポインタ(SP)は2だけ減じられる。



- ② キャリー・フラグ(C)が立っている("1")ときに、1000H番地の命令、CALL NC, 1234Hを実行すると、条件が成立しないのでジャンプは行わず、次の命令(1003H番地)を実行する。スタック・ポインタ(SP)は変化しない。




CALL nn

(Unconditional Call to Subroutine at nn)

M=5
T=17(4,3,4,3,3)

【オブジェクト・コード】



【命令の機能】 $((SP-1) \leftarrow PC_H, (SP-2) \leftarrow PC_L, PC \leftarrow nn, SP \leftarrow SP-2)$
 PC_H を (SP-1), PC_L を (SP-2) にストアした後に

無条件に、アドレス nn へジャンプする。
 スタック・ポインタ (SP) は 2 だけ減じられる。フラグは変化しない。

【例】


1000H 番地の命令、CALL 1234H 命令を実行すると、(SP-1) に 10H をストアし、(SP-2) に 03H をストアした後に、1234H 番地にジャンプする。
 スタック・ポインタ (SP) は 2 だけ減じられる。

CCF

(Complement Carry Flag)

M=1
T=4

【オブジェクト・コード】



【命令の機能】 $(C \leftarrow \bar{C})$

フラグ・レジスタ中のキャリー・フラグが反転される。H フラグには、命令実行前のキャリー・フラグの状態がセーブされる。

【例】

① キャリー・フラグ=0 のときに、この命令を実行すると、

C	Z	P/V	S	N	H
1	●	●	●	0	0

② キャリー・フラグ=1 のときに、この命令を実行すると、


C	Z	P/V	S	N	H
0	●	●	●	0	1

CP (HL)

(Compare Location (HL) with Acc.)

M=2
T=7(4,3)

【オブジェクト・コード】



【命令の機能】 $(A - (HL))$

Acc の内容から HL レジスタ・ペアが示すアドレスのデータを減じ、結果をフラグ・レジスタにセットする。Acc の内容は変化しない。

【例】

① HL=2345H, (2345H)=55H, Reg.A=56H であるときに、この命令を実行すると、

C	Z	P/V	S	N	H
0	0	0	0	1	0

② HL=2345H, (2345H)=56H, Reg.A=55H であるときに、この命令を実行すると、

C	Z	P/V	S	N	H
1	0	0	1	1	1

③ HL=2345H, (2345H)=55H, Reg.A=55H であるときに、この命令を実行すると、

C	Z	P/V	S	N	H
0	1	0	0	1	0

④ HL=2345H, (2345H)=7FH, Reg.A=88H のときに、この命令を実行すると、

C	Z	P/V	S	N	H
0	0	1	0	1	1


⑤ HL=2345H, (2345H)=80H, Reg.A=88H のときに、この命令を実行すると、

C	Z	P/V	S	N	H
0	0	0	0	1	0

CP (IX+d)

(Compare Location (IX+d) with Acc.) M=5 T=19(4,4,3,5,3)

【オブジェクト・コード】



【命令の機能】

(A - (IX+d))

Accの内容から、インデックス・レジスタIXの内容とディスプレースメントdを加えた値が示すアドレスの内容を減じ、結果をフラグ・レジスタにセットする。Accの内容は変化しない。

【例】

- ① Reg.A=78H, IX=2000H, d=40H, (2040H) = 57Hであるときに、この命令を実行すると、

C	Z	P/V	S	N	H
0	0	0	0	1	0

- ② Reg.A=98H, IX=2100H, d=80H, (2080H) = C6Hであるときに、この命令を実行すると、


C	Z	P/V	S	N	H
1	0	0	1	1	0

(注; 2100H + FF80H = 2080H)

CP (IY+d)

(Compare Location (IY+d) with Acc.) M=5 T=19(4,4,3,5,3)

【オブジェクト・コード】



【命令の機能】

(A - (IY+d))

Accの内容から、インデックス・レジスタIYとディスプレースメントdを加えた値が示すアドレスの内容を減じ、結果をフラグ・レジスタにセットする。Accの内容は変化しない。

【例】

- ① Reg.A=78H, IY=2000H, d=40H, (2040H) = 57Hであるときに、この命令を実行すると、

C	Z	P/V	S	N	H
0	0	0	0	1	0

- ② Reg.A=98H, IY=2100H, d=80H, (2080H) = C6Hであるときに、この命令を実行すると、

C	Z	P/V	S	N	H
1	0	0	1	1	0


(注; 2100H + FF80H = 2080H)

CP r

(Compare Register r with Acc.)

M=1
T=4

【オブジェクト・コード】



r	rの値	ニーモニック	オブジェクト・コード
B	000	CP B	B8
C	001	CP C	B9
D	010	CP D	BA
E	011	CP E	BB
H	100	CP H	BC
L	101	CP L	BD
A	111	CP A	BF

【命令の機能】

(A-r)

Accの内容から、レジスタrの内容を減じ、結果を

フラグ・レジスタにセットする。Accの内容は変化しない。

【例】

- ① Reg.A=78H, Reg.B=47H のとき、CP B命令を実行すると、

C	Z	P/V	S	N	H
0	0	0	0	1	0

- ② Reg.A=47H, Reg.L=78H のとき、CP L命令を実行すると、


C	Z	P/V	S	N	H
1	0	0	1	1	1

CP n

(Compare n with Acc.)

M=2
T=4,3

【オブジェクト・コード】



【命令の機能】

(A-n)

Accの内容から、イミディエイト・データnを減じ、結果をフラグ・レジスタにセットする。

【例】

- ① Reg.A=78H のときに、CP 47H命令を実行すると、

C	Z	P/V	S	N	H
0	0	0	0	1	0

- ② Reg.A=47H のときに、CP 78H命令を実行すると、

C	Z	P/V	S	N	H
1	0	0	1	1	1

- ③ Reg.A=AAH のときに、CP AAH命令を実行すると、

C	Z	P/V	S	N	H
0	1	0	0	1	0

CPD

(Compare location (HL) with Acc.)
(and decrement HL & BC)

M = 4
T = 16(4, 4, 3, 5)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
1	0	1	0	1	0	0	1	A9H

【命令の機能】(A ← (HL), BC ← BC - 1, HL ← HL - 1)

Acc の内容から、レジスタ・ペア HL が示すメモリの内容を減じ、結果をフラグ・レジスタにセットする。レジスタ・ペア BC および HL の内容は 1 だけ減じられる。Acc の内容は変化しない。

【例】

① Reg.A = 55H, HL = 1234H, BC = 0100H, (1234H) = 55H のときに、この命令を実行すると、

HL = 1233H,
BC = 00FFH

C	Z	P/V	S	N	H
●	1	1	0	1	0

② Reg.A = 55H, HL = 1234H, BC = 0001H, (1234H) = AAH のときに、この命令を実行すると、

HL = 1233H,
BC = 0000H

C	Z	P/V	S	N	H
●	0	0	1	1	1

CPDR

BC ≠ 0 で (M = 5, T = 21(4, 4, 3, 5, 5)) A ≠ (HL) 時
BC = 0, または (M = 4, T = 16(4, 4, 3, 5)) A = (HL) 時

(Compare location (HL) with Acc., decrement BC & HL and repeat until BC = 0.)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
1	0	1	1	1	0	0	1	B9H

【命令の機能】(A ← (HL), BC ← BC - 1, HL ← HL - 1)

Acc の内容から HL で示されるメモリの内容が減じられ、結果がフラグ・レジスタにセットされる。BC および HL の内容は 1 だけ減じられる。

この命令は BC = 0 となるか、A = (HL) となるまで繰り返される。Acc の内容は変化しない。

【例】

① Reg.A = 55H, HL = 20FFH, BC = 0100H でメモ

リの内容が次のとおりであるとき、

20FFH	20FEH	20FDH	2001H	2000H
00H	AAH	55H	XX	XX

この命令を実行すると、

HL = 20FCH,
BC = 00FDH

C	Z	P/V	S	N	H
●	1	1	0	1	0

② Reg.A = 55H, HL = 20FFH, BC = 0100H であり、2000H 番地 ~ 20FFH 番地に 55H が存在しない場合、この命令を実行すると、

HL = 1FFFH,
BC = 0000H

C	Z	P/V	S	N	H
●	0	0	0	1	0

CPI

(Compare location (HL) with Acc. and
increment HL, decrement BC)

M=4
T=16(4,4,3,5)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	EDH
1	1	1	0	1	1	0	1	
7	6	5	4	3	2	1	0	A1H
1	0	1	0	0	0	0	1	

【命令の機能】 (A ← (HL), HL = HL + 1, BC = BC - 1)

Accの内容からHLで示されるメモリの内容が減じられ、結果がフラグ・レジスタにセットされる。HLには1が加えられ、BCからは1が減じられる。Accの内容は変化しない。

【例】

① Reg.A=55H, HL=2345H, BC=0040H, (HL)=66Hのときに、この命令を実行すると、

HL=2346H,
BC=003FH

C	Z	P/V	S	N	H
●	0	1	1	1	1

② Reg.A=55H, HL=2345H, BC=0040H, (HL)=55Hのときに、この命令を実行すると、

HL=2346H,
BC=003FH

C	Z	P/V	S	N	H
●	1	.1	0	1	0

CPIR

BC ≠ 0 時 (M=5, T=21(4,4,3,5,5)) BC=0, または A=(HL) 時 (M=4, T=16(4,4,3,5))

(Compare location (HL) with Acc., increment HL, decrement BC, and repeat until BC=0)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	EDH
1	1	1	0	1	1	0	1	
7	6	5	4	3	2	1	0	BIH
1	0	1	1	0	0	0	1	

【命令の機能】 (A ← (HL), HL = HL + 1, BC = BC - 1)

Accの内容からHLで示されるメモリの内容を減じ、結果をフラグ・レジスタにセットする。HLには1が加えられ、BCからは1が減じられる。

命令はA=(HL)、またはBC=0となるまで繰り返される。

【例】

① Reg.A=FDH, HL=2345H, BC=0100Hで、メモ

リの内容が次のようになっているとき、

2345H	2346H	2347H	2442H	2443H	2444H
00H	02H	03H	FDH	FEH	FFH

この命令を実行すると、

HL=2443H,
BC=0002H

C	Z	P/V	S	N	H
●	1	1	0	1	0

② HL=2345H, BC=0100Hでメモリ上にアキュムレータと一致するデータがないとき、この命令を実行すると、

HL=2445H,
BC=0000H

C	Z	P/V	S	N	H
●	0	0	X	1	X

CPL

(Complement accumulator) M=1
T=4

【オブジェクト・コード】

7	6	5	4	3	2	1	0	2FH
0	0	1	0	1	1	1	1	

【命令の機能】 (A ← \bar{A})

アキュムレータの各ビットの値を反転する。

【例】

① Reg.A=55H(0101 0101)のとき、この命令を実行すると、

Reg.A = AAH(1010 1010),

C	Z	P/V	S	N	H
●	●	●	●	1	1

② Reg.A=FFH(1111 1111)のとき、この命令を実行すると、

Reg.A = 00H(0000 0000),

C	Z	P/V	S	N	H
●	●	●	●	1	1

(注: ゼロ・フラグ(Z)も変化しない)

DAA

(Decimal Adjust Accumulator)

M=1
T=4

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
0	0	1	0	0	1	1	1	27H

【命令の機能】

この命令は、フラグ・レジスタの状態にしたがって、アキュムレータの内容に対して10進補正を行う。

加算命令(ADD, ADC, INC), および減算命令(SUB, SBC, DEC, NEG)における、補正の方法は次のとおり。両者の区別はNフラグにより行われる。

演算	DAA命令 を実行する 前の Cフラグ	アキュムレ ータの上位 4ビット	DAA命令 を実行する 前の Hフラグ	アキュムレ ータの下位 4ビット	加算され る数	DAA命令 を実行した 後の Cフラグ
ADD	0	0~9	0	0~9	00	0
	0	0~8	0	A~F	06	0
	0	0~9	1	0~3	06	0
ADC	0	A~F	0	0~9	60	1
	0	9~F	0	A~F	66	1
INC	0	A~F	1	0~3	66	1
	1	0~2	0	0~9	60	1
	1	0~2	0	A~F	66	1
	1	0~3	1	0~3	66	1
SUB	0	0~9	0	0~9	00	0
SBC	0	0~8	1	6~F	FA	0
DEC	1	7~F	0	0~9	A0	1
NEG	1	6~F	1	6~F	9A	1

【例】

① 10進数の59と38を加える場合、

Reg.A=59Hのとき、ADD A, 38H命令を実行すると、

0	1	0	1	1	0	0	1	Reg.A
+	0	0	1	1	1	0	0	n

1	0	0	1	0	0	0	1	Reg.A
---	---	---	---	---	---	---	---	-------

C	Z	P/V	S	N	H
0	0	1	1	0	1

次にDAA命令を実行すると、H=1であるのでReg.Aには06Hが加えられ、結果は97Hとなる(59+38=97)。

フラグ・レジスタの値は次のようになる。

C	Z	P/V	S	N	H
0	0	0	1	0	0

② 10進数の95と89を加える場合、

Reg.A=95Hのとき、ADD A, 89H命令を実行すると、

1	0	0	1	0	1	0	1	Reg.A
+	1	0	0	0	1	0	0	n

0	0	0	1	1	1	1	0	Reg.A
---	---	---	---	---	---	---	---	-------

C	Z	P/V	S	N	H
1	0	1	0	0	0

次にDAA命令を実行すると、Reg.Aの下位4ビットがE16であり、かつC=1であるので、Reg.Aには66Hが加えられ、結果は84Hとなる(95+89=184)。フラグ・レジスタは次のようになる。

C	Z	P/V	S	N	H
1	0	1	1	0	1

③ 10進数の84から59を引く場合、

Reg.A=84Hのとき、SUB A, 59H命令を実行すると、

1	0	0	0	0	1	0	0	Reg.A
+	0	1	0	1	1	0	0	n

0	0	1	0	1	0	1	1	Reg.A
---	---	---	---	---	---	---	---	-------

C	Z	P/V	S	N	H
0	0	1	0	1	1

次にDAA命令を実行すると、H=1でReg.Aの下位4ビットの値がB16であるので、Reg.AにFAHが加えられ、結果は25H(84-59=25)となり、フラグ・レジスタは次のようになる。

C	Z	P/V	S	N	H
0	0	0	0	1	0

DEC (HL)

(Decrement operand (HL))

M = 3
T = 11 (4, 4, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0
0	0	1	1	0	1	0	1

 35H

【命令の機能】

$((HL) \leftarrow (HL) - 1)$

レジスタ・ペア HL により示されるメモリの内容を 1 だけ減じる。

【例】

- ① HL = 2345H, (2345H) = 37H であるときに、この命令を実行すると、

(2345H) = 36H,

C	Z	P/V	S	N	H
●	0	0	0	1	0

- ② HL = 2345H, (2345H) = 80H であるときに、この命令を実行すると、

(2345H) = 7FH,

C	Z	P/V	S	N	H
●	0	1	0	1	1

- ③ HL = 2345H, (2345H) = 01H であるときに、この命令を実行すると、

(2345H) = 00H,

C	Z	P/V	S	N	H
●	1	0	0	1	0

DEC (IX+d)

(Decrement operand (IX+d))

M = 6
T = 23 (4, 4, 3, 5, 4, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	1	0	1	1	1	0	1

 DDH

0	0	1	1	0	1	0	1
---	---	---	---	---	---	---	---

 35H

← d →							
-------	--	--	--	--	--	--	--

【命令の機能】

$((IX+d) \leftarrow (IX+d) - 1)$

インデックス・レジスタ IX の内容と、ディスプレイメント d の和により示されるメモリの内容を、1 だけ減じる。

【例】

- ① IX = 2345H, d = 67H, (23ACH) = 37H であるときに、この命令を実行すると、

(23ACH) = 36H,

C	Z	P/V	S	N	H
●	0	0	0	1	0

- ② IX = 2345H, d = C8H, (230DH) = 80H であるときに、この命令を実行すると、

(230DH) = 7FH

C	Z	P/V	S	N	H
●	0	1	0	1	1

- ③ IX = FFF0H, d = 40H, (0030H) = 01H であるときに、この命令を実行すると、


(0030H) = 00H,

C	Z	P/V	S	N	H
●	1	0	0	1	0

DEC (IY+d)

(Decrement operand (IY+d)) M=6
T=23(4,4,3,5,4,3)

【オブジェクト・コード】



【命令の機能】

$((IY+d) \leftarrow (IY+d) - 1)$

インデックス・レジスタ IY の内容と、ディスプレイメント d の和で示される、メモリの内容を 1 だけ減じる。

【例】

- ① IY=2345H, d=67H, (23ACH)=37H であると

きに、この命令を実行すると、

(23ACH)=36H,

C	Z	P/V	S	N	H
●	0	0	0	1	0

- ② IY=2345H, d=C8H, (230DH)=80H であるときに、この命令を実行すると、

(230DH)=7FH,

C	Z	P/V	S	N	H
●	0	1	0	1	1

- ③ IY=FFF0H, d=40H, (0030H)=01H であるときに、この命令を実行すると、


(0030H)=00H,

C	Z	P/V	S	N	H
●	1	0	0	1	0

DEC r

(Decrement register r) M=1
T=4

【オブジェクト・コード】



r	r の値	ニーモニック	オブジェクト・コード
B	000	DEC B	05H
C	001	DEC C	0DH
D	010	DEC D	15H
E	011	DEC E	1DH
H	100	DEC H	25H
L	101	DEC L	2DH
A	111	DEC A	3DH

【命令の機能】

$(r \leftarrow r - 1)$

レジスタ r から 1 を減じる。

【例】

- ① Reg.B=01H のとき、DEC B 命令を実行すると、Reg.B=00H,

C	Z	P/V	S	N	H
●	1	0	0	1	0

- ② Reg.H=80H のとき、DEC H 命令を実行すると、Reg.H=7FH,

C	Z	P/V	S	N	H
●	0	1	0	1	1


- ③ Reg.A=37H のとき、DEC A 命令を実行すると、Reg.A=36H,

C	Z	P/V	S	N	H
●	0	0	0	1	0

DEC ss

(Decrement register pair ss) M=1
T=6

【オブジェクト・コード】



ss	ss の値	ニーモニック	オブジェクト・コード
BC	00	DEC BC	0BH
DE	01	DEC DE	1BH
HL	10	DEC HL	2BH
SP	11	DEC SP	3BH

【命令の機能】

$(ss \leftarrow ss - 1)$

レジスタ・ペア ss (BC, DE, HL, SP) の内容を 1 だけ減じる。

フラグ・レジスタの状態は変化しない。

【例】

- ① BC=1000H のとき、DEC BC 命令を実行すると、BC=0FFFH となる。

- ② HL=0001H のとき、DEC HL 命令を実行すると、HL=0000H となる。

DEC IX

(Decrement index register IX)

M = 2

T = 10(4, 6)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	0	1	1	1	0	1	DDH
0	0	1	0	1	0	1	1	2BH

【命令の機能】

(IX ← IX - 1)

インデックス・レジスタ IX の内容を 1 だけ減じる。
フラグ・レジスタの状態は変化しない。

【例】

IX = 1234H のとき、この命令を実行すると、
IX = 1233H となる。

DEC IY

(Decrement index register IY)

M = 2

T = 10(4, 6)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	1	1	1	0	1	FDH
0	0	1	0	1	0	1	1	2BH

【命令の機能】

(IY ← IY - 1)

インデックス・レジスタ IY の内容を 1 だけ減じる。
フラグ・レジスタの状態は変化しない。

【例】

IY = 2345H のときに、この命令を実行すると、
IY = 2344H となる。

DI

(Disable Interrupts)

M = 1

T = 4

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	1	0	0	1	1	F3H

【命令の機能】

(IFF 1 ← 0, IFF 2 ← 0)

CPU 内部のインタラプト・イネーブル・フリップフロップ (IFF 1, IFF 2) をリセットし、割り込みを禁止する。


フラグ・レジスタの状態は変化しない。

DJNZ

(Decrement register B & Jump relative if register B is Not Zero)

$$B \neq 0 \begin{pmatrix} M=3 \\ T=13(5,3,5) \end{pmatrix} \quad B=0 \begin{pmatrix} M=2 \\ T=8(5,3) \end{pmatrix}$$

【オブジェクト・コード】



【命令の機能】

レジスタ B の内容を 1 だけ減じ、レジスタ B の値がゼロであれば次の命令に進み、ゼロでない場合にはこの命令のアドレス + (e-2) へ相対ジャンプする。この命令のアドレス - 126 ~ + 129 バイトの範囲をジャンプすることができる。

DJNZ 命令が 2345H 番地にあり、ジャンプ先が 2389H 番地である場合、 $(e-2) = 2389H - 2345H - 2 = 43H$ となる。

また、DJNZ 命令が 2345H 番地にあり、ジャンプ先が 2300H 番地である場合、 $2300H - 2345H - 2 = FFB9$

H であるので、 $(e-2) = B9H$ となる。

【例】

- ① 整数、10, 9, 8, ..., 2, 1 の和を求める場合。

```
LD    B, 10
XOR   A
LOOP: ADD  A, B
      DJNZ LOOP
```

この場合、DJNZ 命令の (e-2) 部分の値は FDH である。

- ② タイミング・ループ

```
LD    B, 00H
DJNZ  S
```


DJNZ 命令を 256 回繰り返してから、次の命令に抜ける。DJNZ 命令の (e-2) 部分の値は FEH である。

EI

(Enable Interrupts)

M = 1
T = 4

【オブジェクト・コード】



【命令の機能】

(IFF1 ← 1, IFF2 ← 1)

インタラプト・イネーブル・フリップフロップ (IFF1, IFF2) をいずれもセットし、割り込みを許可する。実際に割り込みが許可されるのは、この命令の次の命

令の実行終了後である。

したがって、次のように EI 命令と DI 命令を連続して実行しても、両命令の間で割り込みが発生することはない。

```

EI
DI
← ここで割り込みは発生しない

```

フラグ・レジスタの状態は変化しない。


EX (SP), HL

(Exchange the location (SP) and HL)

M = 5

T = 19(4, 3, 4, 3, 5)

【オブジェクト・コード】




【命令の機能】 (L ↔ (SP), H ↔ (SP+1))


レジスタ L と SP が示すメモリの内容が交換され、レジスタ H と SP+1 が示すメモリの内容が交換される。

フラグ・レジスタの状態は変化しない。

【例】



② CALL 命令の後にパラメータ列があるとき。




EX (SP), IX

(Exchange the location (SP) and IX) T = 23(4, 4, 3, 4, 3, 5)

M = 6


【オブジェクト・コード】



【命令の機能】 (IXL ↔ (SP), IXH ↔ (SP+1))

IX の下位バイト (IXL) と SP が示すメモリの内容を交換し、IX の上位バイト (IXH) と SP+1 が示すメモリの内容を交換する。フラグ・レジスタの状態は変化しない。

【例】




EX (SP), IY

(Exchange the location (SP) and IY) T = 23(4, 4, 3, 4, 3, 5)

M = 6

【オブジェクト・コード】




【命令の機能】 (IYL ↔ (SP), IYH ↔ (SP+1))

IY の下位バイト (IYL) と SP が示すメモリの内容を交換し、IY の上位バイト (IYH) と SP+1 が示すメモリの内容を交換する。

フラグ・レジスタの状態は変化しない。

【例】



EX AF, AF'

(Exchange the contents of AF and AF')

M=1

T=4

【オブジェクト・コード】

7	6	5	4	3	2	1	0
0	0	0	0	1	0	0	0

08H

【命令の機能】 (AF↔AF')

アキュムレータ(A)とフラグ・レジスタ(F)の表と裏を交換する。フラグ・レジスタの内容は交換されるが、

変化はしない。

【例】

A=37H, F=20H, A'=00H, F'=44H のとき、この命令を実行すると、

A=00H, F=44H, A'=37H, F'=20H となる。

EX DE, HL

(Exchange the contents of DE and HL)

M=1

T=4

【オブジェクト・コード】


7	6	5	4	3	2	1	0
1	1	1	0	1	0	1	1

EBH

【命令の機能】 (D↔H, E↔L)

レジスタ・ペア DE と HL の内容を変換する。つまり、レジスタ D と H の内容を変換し、レジスタ E と L の内容を交換する。フラグ・レジスタの状態は変化しない。

【例】



EXX

(Exchange the register bank)

M=1

T=4

【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	1	0	1	1	0	0	1

D9H

【命令の機能】 (BC↔BC', DE↔DE', HL↔HL')

レジスタ B, C, D, E, H, L と B', C', D', E', H', L' を交換する。フラグ・レジスタの状態は変化しない。

【例】

BC=1234H, DE=5678H, HL=9ABCH

BC'=FEDCH, DE'=BA98H, HL'=7654H のとき、この命令を実行すると、

BC=FEDCH, DE=BA98H, HL=7654H

BC'=1234H, DE'=5678H, HL'=9ABCH となる。

HALT

(Halt CPU—Wait for interrupt or reset)

M=1

T=4

【オブジェクト・コード】

7	6	5	4	3	2	1	0
0	1	1	1	0	1	1	0

76H

【命令の機能】

この命令を実行すると、CPU は割り込みを受け付け

るか、リセット信号が印加されるまで、動作を停止する (HALT 状態)。

HALT 状態にあるときには、CPU はダイナミック RAM のリフレッシュ動作を維持するために、NOP 命令を反復する。

IM 0

(Set interrupt mode 0) M=2
T=8

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
0	1	0	0	0	1	1	0	46H

【命令の機能】

割り込みモード0にセットする。フラグ・レジスタの状態は変化しない。

IM 1

(Set interrupt mode 1) M=2
T=8

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
0	1	0	1	0	1	1	0	56H

【命令の機能】

割り込みモード1にセットする。フラグ・レジスタの状態は変化しない。

IM 2

(Set interrupt mode 2) M=2
T=8

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
0	1	0	1	1	1	1	0	5EH

【命令の機能】

割り込みモード2にセットする。フラグ・レジスタの状態は変化しない。

IN A, (n)

(Load the Acc. with input from device n) M=3
T=11(4, 3, 4)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	0	1	1	0	1	1	DBH
← n →								

【例】

I/Oポート55HのデータがAAHであるとき、IN A, (55H)命令を実行すると、Reg.A=AAHとなる。

【命令の機能】

(A←(n))

I/Oポートnのデータをアキュムレータに読み取る。フラグ・レジスタの状態は変化しない。

IN r, (C)

(Load the Reg. r with input from device (C)) T=12(4, 4, 4)

M=3

【オブジェクト・コード】

7 6 5 4 3 2 1 0

1	1	1	0	1	1	0	1
---	---	---	---	---	---	---	---

 EDH

0 1 ← r → 0 0 0

r	rの値	ニーモニック	オブジェクト・コード
B	000	IN B, (c)	40H
C	001	IN C, (c)	48H
D	010	IN D, (c)	50H
E	011	IN E, (c)	58H
H	100	IN H, (c)	60H
L	101	IN L, (c)	68H
A	111	IN A, (c)	78H

【命令の機能】

(r ← (C))

レジスタ C の内容により示される I/O ポートのデータを、レジスタ r に読み取る。

【例】

- ① Reg.C=55H, I/O ポート 55H のデータが A1H であるときに、IN H, (c) 命令を実行すると、

Reg.H=A1H,

C	Z	P/V	S	N	H
●	0	0	1	0	0

- ② Reg.C=55H, I/O ポート 55H のデータが 00H であるときに、IN C, (c) 命令を実行すると、

Reg.C=00H,

C	Z	P/V	S	N	H
●	1	1	0	0	0

INC (HL)

(Increment Location(HL)) T=11(4, 4, 3)

M=3

【オブジェクト・コード】

7 6 5 4 3 2 1 0

0	0	1	1	0	1	0	0
---	---	---	---	---	---	---	---

 34H

【命令の機能】

((HL) ← (HL) + 1)

レジスタ・ペア HL で示されるメモリの内容に 1 を加える。

【例】

- ① HL=2345H, (2345H)=00H であるときに、この命令を実行すると、

(2345H)=01H,

C	Z	P/V	S	N	H
●	0	0	0	0	0

- ② HL=2345H, (2345H)=7FH であるときに、この命令を実行すると、

(2345H)=80H,

C	Z	P/V	S	N	H
●	0	1	1	0	1

- ③ HL=2345H, (2345H)=FFH であるときに、この命令を実行すると、

(2345H)=00H,

C	Z	P/V	S	N	H
●	1	0	0	0	1


INC (IX+d)

(Increment Location(IX+d))

M=6

T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



【命令の機能】

$$((IX+d) \leftarrow (IX+d) + 1)$$

インデックス・レジスタ IX の内容にディスプレイメント d を加えた値が示すメモリの内容に 1 を加える。

【例】

- ① IX=2345H, d=67H, (23ACH)=00H であるときに、この命令を実行すると、

$$(23ACH) = 01H,$$

C	Z	P/V	S	N	H
●	0	0	0	0	0

- ② IX=2345H, d=ABH, (22F0H)=7FH であるときに、この命令を実行すると、

$$(22F0H) = 80H,$$

C	Z	P/V	S	N	H
●	0	1	1	0	1

- ③ IX=2345H, d=FFH, (2344H)=FFH であるときに、この命令を実行すると、

$$(2344H) = 00H,$$

C	Z	P/V	S	N	H
●	1	0	0	0	1


INC (IY+d)

(Increment Location(IY+d))

M=6

T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



【命令の機能】

$$((IY+d) \leftarrow (IY+d) + 1)$$

インデックス・レジスタ IY の内容に、ディスプレイメント d を加えた値が示すメモリの内容に、1 を加える。

【例】

- ① IY=2345H, d=67H, (23ACH)=00H であるときに、この命令を実行すると、

$$(23ACH) = 01H,$$

C	Z	P/V	S	N	H
●	0	0	0	0	0

- ② IY=2345H, d=ABH, (22F0H)=7FH であるときに、この命令を実行すると、

$$(22F0H) = 80H,$$

C	Z	P/V	S	N	H
●	0	1	1	0	1

- ③ IY=2345H, d=FFH, (2344H)=FFH であるときに、この命令を実行すると、


$$(2344H) = 00H$$

C	Z	P/V	S	N	H
●	1	0	0	0	1

INC r

M=1
(Increment Reg. r) T=4

【オブジェクト・コード】



r	rの値	ニーモニック	オブジェクト・コード
B	000	INC B	04H
C	001	INC C	0CH
D	010	INC D	14H
E	011	INC E	1CH
H	100	INC H	24H
L	101	INC L	2CH
A	111	INC A	3CH

【命令の機能】

(r ← r + 1)

レジスタ r の内容に 1 を加える。

【例】

① Reg.B=00H であるときに、INC B 命令を実行すると、

Reg.B=01H,

C	Z	P/V	S	N	H
●	0	0	0	0	0

② Reg.D=7FH であるときに、INC D 命令を実行すると、

Reg.D=80H,

C	Z	P/V	S	N	H
●	0	1	1	0	1

③ Reg.A=FFH であるときに、INC A 命令を実行すると、


Reg.A=00H,

C	Z	P/V	S	N	H
●	1	0	0	0	1

INC ss

M=1
(Increment Register pair ss) T=6

【オブジェクト・コード】



ss	ssの値	ニーモニック	オブジェクト・コード
BC	00	INC BC	03H
DE	01	INC DE	13H
HL	10	INC HL	23H
SP	11	INC SP	33H

【命令の機能】

(ss ← ss + 1)

レジスタ・ペア ss に 1 を加える。フラグ・レジスタの状態は変化しない。

【例】

① BC=00FFH であるときに、INC BC 命令を実行すると、

BC=0100H となる。


② SP=7FFFH であるときに、INC SP 命令を実行すると、

SP=8000H となる。

INC IX

M=2
(Increment Index Reg. IX) T=10(4, 6)

【オブジェクト・コード】



ラグ・レジスタの状態は変化しない。

【例】

IX=7FFFH であるときに、この命令を実行すると、IX=8000H となる。

【命令の機能】

(IX ← IX + 1)

インデックス・レジスタ IX の内容に 1 を加える。フ

INC IY

(Increment Index Reg. IY) M=2
T=10(4, 6)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	1	1	1	0	1	FDH
0	0	1	0	0	0	1	1	23H

【命令の機能】 (IY←IY+1)

インデックス・レジスタ IY の内容に 1 を加える。

【例】

IY=7FFFH であるときに、この命令を実行すると、
IY=8000H となる。

IND

(Load location(HL)with input from port(C), decrement HL and B) M=4
T=16(4, 5, 3, 4)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
1	0	1	0	1	0	1	0	AAH

【命令の機能】 ((HL)←(C), B←B-1, HL←HL-1)

レジスタ C で示される I/O ポートのデータを、レジスタ・ペア HL で示されるメモリにストアする。その後、レジスタ B およびレジスタ・ペア HL を 1 だけ減じる。

【例】

- ① Reg.B=55H, Reg.C=AAH, HL=2345H であるときに、この命令を実行すると、
(HL)=ポート AAH のデータ, Reg.B=54H, HL=2344H,

C	Z	P/V	S	N	H
●	0	×	×	1	×

- ② Reg.B=01H, Reg.C=AAH, HL=2345H であるときに、この命令を実行すると、
(HL)=ポート AAH のデータ, Reg.B=00H, HL=2344H,

C	Z	P/V	S	N	H
●	1	×	×	1	×

INDR

$B \neq 0 \left(\begin{matrix} M=5 \\ T=21(4, 5, 3, 4, 5) \end{matrix} \right), B=0 \left(\begin{matrix} M=4 \\ T=16(4, 5, 3, 4) \end{matrix} \right)$

(Load location(HL)with input from port(C), decrement HL and B, repeat until B=0.)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
1	0	1	1	1	0	1	0	BAH

【命令の機能】 ((HL)←(C), B←B-1, HL←HL-1)

レジスタ C で示される I/O ポートのデータを、レジスタ・ペア HL で示されるメモリにストアする。その後レジスタ B, およびレジスタ・ペア HL を 1 だけ減じる。

以上の過程はレジスタ B=0 となるまで繰り返される。

【例】

Reg.B=00H, Reg.C=55H, HL=24FFH であり、I/O ポート 55H からデータ 00H~FFH が順に読み出されるものとし、この命令を実行すると、

Reg.B=00H,
HL=23FFH,

C	Z	P/V	S	N	H
●	1	×	×	1	×

24FFH	24FEH	24FDH	24FCH	24F3H	24F2H	24F1H	24F0H
00H	01H	02H	03H	FCH	FDH	FEH	FFH

INI

(Load location(HL)with input from(C),
increment HL and decrement B) M=4
T=16(4, 5, 3, 4)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
1	0	1	0	0	0	1	0	A2H

【命令の機能】 ((HL)←(C), HL←HL+1, B←B-1)

レジスタ C で示される I/O ポートのデータを、レジスタ・ペア HL で示されるメモリにストアする。その後、レジスタ・ペア HL に 1 を加え、レジスタ B から 1 を減じる。

【例】

- ① Reg.B=55H, Reg.C=AAH, HL=2345H であるときに、この命令を実行すると、
(2345H)=ポート AAH のデータ, Reg.B=54H,
HL=2346H,

C	Z	P/V	S	N	H
●	0	×	×	1	×

- ② Reg.B=01H, Reg.C=AAH, HL=2345H であるときに、この命令を実行すると、
(2345H)=ポート AAH のデータ, Reg.B=00H,
HL=2346H,

C	Z	P/V	S	N	H
●	1	×	×	1	×

INIR

$B \neq 0 \left(\begin{matrix} M=5 \\ T=21(4, 5, 3, 4, 5) \end{matrix} \right), B=0 \left(\begin{matrix} M=4 \\ T=16(4, 5, 3, 4) \end{matrix} \right)$

(Load location(HL)with input from port(C), increment HL and decrement B, repeat until B=0)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
1	0	1	1	0	0	1	0	B2H

【命令の機能】 ((HL)←(C), B←B-1, HL←HL+1)

レジスタ C で示される I/O ポートのデータを、レジスタ・ペア HL で示されるメモリにストアする。その後レジスタ B から 1 を減じ、レジスタ・ペア HL に 1 を加える。

以上の過程はレジスタ B=0 になるまで繰り返される。

【例】

- Reg.C=55H, Reg.B=10H, HL=2345H であり、I/O ポート 55H からデータ 20H~2FH が順次読み出されるものとしたときに、この命令を実行すると、
Reg.B=00H,
HL=2355H,

C	Z	P/V	S	N	H
●	1	×	×	1	×

2345H	2346H	2347H	...	2351H	2352H	2353H	2354H
20H	21H	22H		2CH	2DH	2EH	2FH

JP nn

(Unconditional jump to location nn) M=3
T=10(4, 3, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	0	0	0	0	1	1	C3H
←----- n -----→								
←----- n -----→								

【命令の機能】 (PC←nn)

命令のオペランド nn が PC にロードされる。したがって nn 番地へジャンプすることになる。フラグ・レジ

スタの状態は変化しない。

【例】

- nn=2345H であるときに、JP 2345H 命令(C3H, 45H, 23H)を実行すると、
2345H 番地へジャンプする。

JP (HL)

(Unconditional jump to (HL)) M=1
T=4

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	0	0	1	E9H

【命令の機能】 (PC←HL)

レジスタ・ペア HL の内容を PC にロードする。したがってレジスタ・ペア HL が示すアドレスへジャン

プする。
フラグ・レジスタの状態は変化しない。

【例】

HL=2345H であるときに、この命令を実行すると、2345H 番地へジャンプする。

JP (IX)

(Unconditional jump to (IX)) M=2
T=8(4, 4)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	0	1	1	1	0	1	DDH
1	1	1	0	1	0	0	1	E9H

【命令の機能】 (PC←IX)

インデックス・レジスタ IX の内容を PC にロードす

る。したがって、IX が示すアドレスへジャンプする。

【例】

IX=2345H であるときに、この命令を実行すると、2345H 番地へジャンプする。

JP (IY)

(Unconditional jump to (IY)) M=2
T=8(4, 4)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	1	1	1	0	1	FDH
1	1	1	0	1	0	0	1	E9H

【命令の機能】 (PC←IY)

インデックス・レジスタ IY の内容を PC にロードする。したがって IY が示すアドレスへジャンプする。

フラグ・レジスタの値は変化しない。


【例】

IY=2345H であるときに、この命令を実行すると、2345H 番地へジャンプする。

JP cc, nn

(Jump on condition) M=3
T=10(4, 3, 3)

【オブジェクト・コード】



cc	ccの意味	ccの値	ニーモニック	オブジェクト・コード
NZ	Non Zero	0 0 0	JP NZ, nn	C 2 H
Z	Zero	0 0 1	JP Z, nn	C A H
NC	No Carry	0 1 0	JP NC, nn	D 2 H
C	Carry	0 1 1	JP C, nn	D A H
PO	Parity Odd	1 0 0	JP PO, nn	E 2 H
PE	Parity Even	1 0 1	JP PE, nn	E A H
P	Positive	1 1 0	JP P, nn	F 2 H
M	Minus	1 1 1	JP M, nn	F A H

【命令の機能】

(If cc is true, PC←nn)

判定条件(cc)が真(true)であるときには、アドレス nn へジャンプする。判定条件が真でないときには次の命令に進む。

フラグ・レジスタの状態は変化しない。


【例】

- Z フラグが "1" であるときに、JP Z, 1234H 命令を実行すると、1234H 番地へジャンプする。
- S フラグが "0" であるときに、1000H 番地にある JP M, 1234H 命令を実行すると、JP 命令の次の 1003H 番地の命令を実行する。

JR cc, e

(Jump Relative on condition cc) ジャンプ時 (M=3, T=12(4, 3, 5))、非ジャンプ時 (M=2, T=7(4, 3))

【オブジェクト・コード】



cc	ccの意味	ccの値	ニーモニック	オブジェクト・コード
NZ	Non Zero	0 0	JR NZ, e	2 0 H
Z	Zero	0 1	JR Z, e	2 8 H
NC	Non Carry	1 0	JR NC, e	3 0 H
C	Carry	1 1	JR C, e	3 8 H

【命令の機能】

(If cc is true, PC←PC+e)

判定条件が真(true)であるときには、この命令のアドレス +e 番地へジャンプする。判定条件が真でないときには、次の命令を実行する。

フラグ・レジスタの状態は変化しない。

【例】

①

アドレス	ラベル	命令
1234H		JR Z, DEST
		⋮
1287H	DEST:	

Z フラグが "1" であるときに、上記の JR Z, DEST 命令を実行すると、1287H 番地へジャンプする。この JR Z, DEST 命令のオブジェクト・コードは、

28H | 51H (1287H - 1234H - 2 = 0051H)

②

アドレス	ラベル	命令
1234H	DEST:	
		⋮
1287H		JR NC, DEST

C フラグが "0" であるときに、上記の JR NC, DEST 命令を実行すると、1234H 番地へジャンプする。この JR NC, DEST 命令のオブジェクト・コードは、

30H | ABH (1234H - 1287H - 2 = FFABH)


JR e

(Jump Relative unconditionally)

M=3

T=12(4, 3, 5)

【オブジェクト・コード】



【命令の機能】

$(PC \leftarrow PC + e)$

この命令のある番地 +e 番地へジャンプする。
フラグ・レジスタの状態は変化しない。

【例】

①

アドレス	ラベル	命令
1234H		JR DEST
		⋮
12A6H	DEST :	

上記の JR DEST 命令を実行すると、12A6H 番地へジャンプする。

この JR DEST 命令のオブジェクト・コードは、

18H 70H ($12A6H - 1234H - 2 = 0070H$)

②

アドレス	ラベル	命令
1234H	DEST :	
		⋮
12A6H		JR DEST

上記の JR DEST 命令を実行すると、1234H 番地へジャンプする。この JR DEST 命令のオブジェクト・コードは、

18H 8CH ($1234H - 12A6H - 2 = FF8CH$)

③ その命令自体のアドレスへジャンプする(無限ループ)JR \$命令のオブジェクト・コードは、

18H FEH ($XXXXH - XXXXH - 2 = FFEH$)


LD (ss), A

(Load location (ss) with Acc.)

M=2

T=7(4, 3)

【オブジェクト・コード】



【命令の機能】

$((ss) \leftarrow A)$

レジスタ・ペア ss (BC または DE) で示されるアド

レスにアキュムレータのデータをロードする。フラグ・レジスタの状態は変化しない。

【例】

① BC=2345H, Reg.A=55H であるときに、LD (BC), A 命令を実行すると、(2345H)=55H となる。


② DE=ABCDH, Reg.A=AAH であるときに、LD (DE), A 命令を実行すると、(ABCDH)=AAH となる。

LD (HL), r

(Load location (HL) with Reg.r)

M=2
T=7(4, 3)

【オブジェクト・コード】



r	rの値	ニーモニック	オブジェクト・コード
B	000	LD (HL), B	70H
C	001	LD (HL), C	71H
D	010	LD (HL), D	72H
E	011	LD (HL), E	73H
H	100	LD (HL), H	74H
L	101	LD (HL), L	75H
A	111	LD (HL), A	77H

【命令の機能】

((HL)←r)

レジスタ r の内容を、レジスタ・ペア HL で示されるアドレスにロードする。フラグ・レジスタの状態は変化しない。

【例】


- HL=2345H, Reg.B=55H であるときに、LD (HL), B 命令を実行すると、(2345H)=55H となる。
- HL=5678H, Reg.A=AAH であるときに、LD (HL), A 命令を実行すると、(5678H)=AAH となる。

LD (HL), n

(Load location (HL) with n)

M=3
T=10(4, 3, 3)

【オブジェクト・コード】



【命令の機能】

((HL)←n)

レジスタ・ペア HL により示されるアドレスに、イ

ミーディエイト・データ n をロードする。フラグ・レジスタの状態は変化しない。

【例】


- HL=2345H であるときに、LD (HL), 55H 命令を実行すると、(2345H)=55H となる。

LD (IX+d), r

(Load location (IX+d) with r)

M=5
T=19(4, 4, 3, 5, 3)

【オブジェクト・コード】



r	rの値	ニーモニック	オブジェクト・コード
B	000	LD (IX+d), B	70H
C	001	LD (IX+d), C	71H
D	010	LD (IX+d), D	72H
E	011	LD (IX+d), E	73H
H	100	LD (IX+d), H	74H
L	101	LD (IX+d), L	75H
A	111	LD (IX+d), A	77H

【命令の機能】

((IX+d)←r)

インデックス・レジスタ IX とディスプレイ・レジスタ d の和で示されるアドレスに、レジスタ r の内容をロードする。フラグ・レジスタの状態は変化しない。


【例】

- IX=2345H, d=67H, Reg.B=AAH であるときに、LD (IX+d), B 命令を実行すると、(23ACH)=AAH となる。
- IX=2345H, d=C6H, Reg.A=55H であるときに、LD (IX+d), A 命令を実行すると、(230BH)=55H となる。

LD (IX+d), n

(Load location (IX+d) with n) M=5 T=19(4, 4, 3, 5, 3)

【オブジェクト・コード】



dの和により示されるアドレスに、イミディエイト・データ n をロードする。
フラグ・レジスタの状態は変化しない。

【例】

- ① IX=2345H, d=67H, n=AAH であるときに、この命令を実行すると、
(23ACH)=AAH となる。
- ② IX=2345H, d=C6H, n=55H であるときに、この命令を実行すると、
(230BH)=55H となる。

【命令の機能】


((IX+d)←n)

インデックス・レジスタ IX とディスプレースメント

LD (IY+d), r

(Load location (IY+d) with r) M=5 T=19(4, 4, 3, 5, 3)

【オブジェクト・コード】



【命令の機能】

((IY+d)←r)

インデックス・レジスタ IY とディスプレースメント d の和により示されるアドレスに、レジスタ r の内容をロードする。
フラグ・レジスタの状態は変化しない。

【例】


- ① IY=2345H, d=67H, Reg.B=55H のときに、LD (IY+d), B 命令を実行すると、
(23ACH)=55H となる。
- ② IY=2345H, d=C6H, Reg.A=AAH のときに、LD (IY+d), A 命令を実行すると、
(230BH)=AAH となる。

r	rの値	ニーモニック	オブジェクト・コード
B	000	LD (IY+d), B	70H
C	001	LD (IY+d), C	71H
D	010	LD (IY+d), D	72H
E	011	LD (IY+d), E	73H
H	100	LD (IY+d), H	74H
L	101	LD (IY+d), L	75H
A	111	LD (IY+d), A	77H

LD (IY+d), n

(Load location (IY+d) with n) M=5 T=19(4, 4, 3, 5, 3)

【オブジェクト・コード】



データ n をロードする。
フラグ・レジスタの状態は変化しない。

【例】

- ① IX=2345H, d=67H, n=55H のとき、この命令を実行すると、
(23ACH)=55H となる。
- ② IX=2345H, d=C6H, n=AAH のとき、この命令を実行すると、
(230BH)=AAH となる。

【命令の機能】

((IY+d)←n)



インデックス・レジスタ IY とディスプレースメント d の和で示されるアドレスに、イミディエイト・デ

LD (nn), A

(Load location (nn) with Acc.) M=4
T=13(4, 3, 3, 3)

【オブジェクト・コード】

7 6 5 4 3 2 1 0
0 0 1 1 0 0 1 0 32H



のメモリにロードする。
フラグ・レジスタの状態は変化しない。

【例】

Reg.A = 55H, nn = 2345H のとき、この命令を実行すると、
(2345H) = 55H となる。

【命令の機能】

((nn) ← A)

アキュムレータの内容を nn により示されるアドレス



LD (nn), ss

(Load location (nn) with ss) M=6
T=20(4, 4, 3, 3, 3, 3)

【オブジェクト・コード】

7 6 5 4 3 2 1 0
1 1 1 0 1 1 0 1 EDH

0 1 s s 0 0 1 1



ss	ssの値	ニーモニック	オブジェクト・コード
BC	0 0	LD (m), BC	4 3 H
DE	0 1	LD (m), DE	5 3 H
HL	1 0	LD (m), HL	6 3 H
SP	1 1	LD (m), SP	7 3 H

【命令の機能】

((nn) ← ss_L, (nn+1) ← ss_H)

nn で示されるアドレスに、レジスタ・ペア ss の内容をロードする。ss の下位バイトが nn 番地に、ss の上位バイトが nn+1 番地にロードされる。
フラグ・レジスタの状態は変化しない。

【例】



SP = 1234H, nn = 2345H のとき、LD (nn), SP 命令を実行すると、
(2345H) = 34H, (2346H) = 12H となる。

LD (nn), HL

(Load location (nn) with HL) M=5
T=16(4, 3, 3, 3, 3)

【オブジェクト・コード】

7 6 5 4 3 2 1 0
0 0 1 0 0 0 1 0 22H



にロードする。nn 番地にはレジスタ L がロードされ、nn+1 番地には、レジスタ H がロードされる。
フラグ・レジスタの状態は変化しない。

【例】

HL = 1234H, nn = 2345H のとき、この命令を実行すると、
(2345H) = 34H, (2346H) = 12H となる。

【命令の機能】

((nn) ← L, (nn+1) ← H)

レジスタ・ペア HL の内容を、nn で示されるアドレ


LD (nn), IX

(Load location (nn) with IX)

M=6

T=20(4, 4, 3, 3, 3, 3)

【オブジェクト・コード】



アドレスにロードする。IXの下位バイトはnn番地にロードされ、IXの上位バイトはnn+1番地にロードされる。

フラグ・レジスタの状態は変化しない。

【例】

IX=2345H, nn=6789Hであるときに、この命令を実行すると、

(6789H)=45H, (678AH)=23Hとなる。

【命令の機能】 ((nn)←IX_L, (nn+1)←IX_H)

インデックス・レジスタIXの内容をnnで示される


LD (nn), IY

(Load location (nn) with IY)

M=6

T=20(4, 4, 3, 3, 3, 3)

【オブジェクト・コード】



るアドレスにロードする。IYの下位バイトはnn番地にロードされ、IYの上位バイトはnn+1番地にロードされる。

フラグ・レジスタの状態は変化しない。

【例】

IY=2345H, nn=6789Hのとき、この命令を実行すると、

(6789H)=45H, (678AH)=23Hとなる。

【命令の機能】 ((nn)←IY_L, (nn+1)←IY_H)

インデックス・レジスタIYの内容を、nnで示され

LD A, (ss)

(Load Acc. with location (ss))

M=2

T=7(4, 3)

【オブジェクト・コード】



のデータを、アキュムレータにロードする。

フラグ・レジスタの状態は変化しない。

【例】

① BC=2345H, (2345H)=55Hであるときに、

LD A, (BC)命令を実行すると、

Reg.A=55Hとなる。

② DE=AABBH, (AABBH)=AAHであるときに、

LD A, (DE)命令を実行すると、

Reg.A=AAHとなる。


【命令の機能】 (A←(ss))

レジスタ・ペアss(BCまたはDE)が示すアドレス

LD r, (HL)

(Load Reg.r with location (HL)) M=2
T=7(4, 3)

【オブジェクト・コード】



r	rの値	ニーモニック	オブジェクト・コード
B	000	LD B, (HL)	46H
C	001	LD C, (HL)	4EH
D	010	LD D, (HL)	56H
E	011	LD E, (HL)	5EH
H	100	LD H, (HL)	66H
L	101	LD L, (HL)	6EH
A	111	LD A, (HL)	7EH

【命令の機能】

(r ← (HL))

レジスタ・ペア HL が示すアドレスのデータをレジスタ r にロードする。フラグ・レジスタの状態は変化しない。


【例】

- ① HL=2345H, (2345H)=55H であるときに、LD B, (HL) 命令を実行すると、Reg.B=55H となる。
- ② HL=AABBH, (AABBH)=DEH であるときに、LD H, (HL) 命令を実行すると、Reg.H=DEH となる。

LD r, (IX+d)

(Load Reg.r with location (IX+d)) M=5
T=19(4, 4, 3, 5, 3)

【オブジェクト・コード】



r	rの値	ニーモニック	オブジェクト・コード
B	000	LD B, (IX+d)	46H
C	001	LD C, (IX+d)	4EH
D	010	LD D, (IX+d)	56H
E	011	LD E, (IX+d)	5EH
H	100	LD H, (IX+d)	66H
L	101	LD L, (IX+d)	6EH
A	111	LD A, (IX+d)	7EH

【命令の機能】

(r ← (IX+d))

インデックス・レジスタ IX とディスプレースメント d の和で示されるアドレスのデータを、レジスタ r にロードする。

フラグ・レジスタは変化しない。


【例】

- ① IX=2345H, d=67H, (23ACH)=55H であるときに、LD B, (IX+d) 命令を実行すると、Reg.B=55H となる。
- ② IX=2345H, d=C6H, (230BH)=AAH であるときに、LD L, (IX+d) 命令を実行すると、Reg.L=AAH となる。

LD r, (IY+d) (Load Reg. r with location (IY+d))

M=5
T=19(4, 4, 3, 5, 3)

【オブジェクト・コード】



r	rの値	ニーモニック	オブジェクト・コード
B	000	LD B, (IY+d)	46H
C	001	LD C, (IY+d)	4EH
D	010	LD D, (IY+d)	56H
E	011	LD E, (IY+d)	5EH
H	100	LD H, (IY+d)	66H
L	101	LD L, (IY+d)	6EH
A	111	LD A, (IY+d)	7EH

【命令の機能】

インデックス・レジスタ IY とディスプレースメント d の和が示すアドレスのデータを、レジスタ r にロードする。

フラグ・レジスタの状態は変化しない。

【例】


- ① IY=2345H, d=67H, (23CAH)=55H であるときに、LD B, (IY+d) 命令を実行すると、Reg.B=55H となる。
- ② IY=2345H, d=C6H, (230BH)=AAH であるときに、LD L, (IY+d) 命令を実行すると、Reg.L=AAH となる。

LD A, (nn)

(Load Acc. with location (nn))

M=4
T=13(4, 3, 3, 3)

【オブジェクト・コード】



【命令の機能】

(A ← (nn))

nn で示されるアドレスのデータをアキュムレータにロードする。

フラグ・レジスタの状態は変化しない。

【例】


nn=2345H, (2345H)=55H であるときに、この命令を実行すると、Reg.A=55H となる。

LD r, r'

(Load Reg.r with Reg.r')

M=1
T=4

【オブジェクト・コード】



		r'						
		B	C	D	E	H	L	A
r	B	40	41	42	43	44	45	47
	C	48	49	4A	4B	4C	4D	4F
	D	50	51	52	53	54	55	57
	E	58	59	5A	5B	5C	5D	5F
	H	60	61	62	63	64	65	67
	L	68	69	6A	6B	6C	6D	6F
	A	78	79	7A	7B	7C	7D	7F

【命令の機能】

(r ← r')

レジスタ r' の内容をレジスタ r にロードする。

フラグ・レジスタの状態は変化しない。


【例】

Reg.B=45H, Reg.A=67H であるときに、LD B, A 命令を実行すると、Reg.B=67H となる。

LD r, n

(Load Reg.r with n) M=2
T=7(4, 3)

【オブジェクト・コード】



r	rの値	ニーモニック	オブジェクト・コード
B	000	LD B, n	06H
C	001	LD C, n	0EH
D	010	LD D, n	16H
E	011	LD E, n	1EH
H	100	LD H, n	26H
L	101	LD L, n	2EH
A	111	LD A, n	3EH

【命令の機能】

(r←n)

イミディエイト・データ n をレジスタ r にロードする。

フラグ・レジスタの状態は変化しない。

【例】


- ① LD B, 55H 命令を実行すると、
Reg.B=55H となる。
- ② LD A, AAH 命令を実行すると、
Reg.A=AAH となる。

LD ss, (nn)

(Load Reg.pair ss with location (nn))

M=6
T=20(4, 4, 3, 3, 3, 3)

【オブジェクト・コード】



ss	ssの値	ニーモニック	オブジェクト・コード
BC	00	LD BC, (m)	4BH
DE	01	LD DE, (m)	5BH
HL	10	LD HL, (m)	6BH
SP	11	LD SP, (m)	7BH

【命令の機能】

(ss_L←(nn), ss_H←(nn+1))

nn で示されるアドレスのデータを、レジスタ・ペア ss にロードする。フラグ・レジスタの状態は変化しない。nn 番地のデータは ss の下位バイトにロードされ、nn+1 番地のデータは ss の上位バイトにロードされる。

【例】

(2345H)=67H, (2346H)=89H であるときに、
LD BC, (2345H) 命令を実行すると、
Reg.B=89H, Reg.C=67H となる。

LD ss, nn

(Load Reg.pair ss with nn)

M=3

T=10(4, 3, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0
0	0	s	s	0	0	0	1

← n →							
-------	--	--	--	--	--	--	--

← n →							
-------	--	--	--	--	--	--	--

ss	ssの値	ニーモニック	オブジェクト・コード
BC	00	LD BC, m	01H
DE	01	LD DE, m	11H
HL	10	LD HL, m	21H
SP	11	LD SP, m	31H

【命令の機能】

(ss←nn)

2バイトのイミディエイト・データ nnをレジスタ・ペア ss にロードする。

この命令の第2バイトが ss の下位バイトに、第3バイトが ss の上位バイトにロードされる。

【例】

- LD HL, 1234H 命令を実行すると、Reg.H=12H, Reg.L=34H となる。
- LD SP, 789AH 命令を実行すると、SP=789AH となる。

LD HL, (nn)

(Load HL with location (nn))

M=5

T=16(4, 3, 3, 3, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0
0	0	1	0	1	0	1	0

 2AH

← n →							
-------	--	--	--	--	--	--	--

← n →							
-------	--	--	--	--	--	--	--

【命令の機能】

(H←(nn+1), L←(nn))

nn で示されるアドレスのデータを、レジスタ・ペア

HL にロードする。

nn 番地のデータはレジスタ L に、nn+1 番地のデータはレジスタ H にロードされる。

【例】

(2345H)=67H, (2346H)=89H のときに、LD HL, (2345H) 命令を実行すると、Reg.H=89H, Reg.L=67H となる。

LD IX, (nn)

(Load IX with location (nn))

M=6

T=20(4, 4, 3, 3, 3, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	1	0	1	1	1	0	1

 DDH

0	0	1	0	1	0	1	0
---	---	---	---	---	---	---	---

 2AH

← n →							
-------	--	--	--	--	--	--	--

← n →							
-------	--	--	--	--	--	--	--

【命令の機能】

(IX_L←(nn), IX_H←(nn+1))

nn で示されるアドレスのデータをインデックス・レ

ジスタ IX にロードする。IX の下位バイトには nn 番地、IX の上位バイトには nn+1 番地のデータがロードされる。

フラグ・レジスタの状態は変化しない。


【例】

(2345H)=67H, (2346H)=89H であるときに、LD IX, (2345H) 命令を実行すると、IX=8967 (IX_L=67H, IX_H=89H) となる。

LD IX, nn

(Load IX with nn) M=4
T=14(4,4,3,3)

【オブジェクト・コード】



【命令の機能】

(IX←nn)

イミディエイト・データ nn を IX にロードする。
フラグ・レジスタの状態は変化しない。


【例】

LD IX, 2345H 命令を実行すると、
IX=2345H (IX_L=45H, IX_H=23H) となる。

LD IY, (nn)

(Load IY with location (nn)) M=6
T=20(4,4,3,3,3,3)

【オブジェクト・コード】



レジスタ IY にロードする。IY の下位バイトには nn
番地、IY の上位バイトには nn+1 番地のデータがロー
ドされる。

フラグ・レジスタの状態は変化しない。

【例】


(2345H)=67H, (2346H)=89H であるときに、
LD IY, (2345H) 命令を実行すると、
IY=8967H (IY_L=67H, IY_H=89H) となる。

【命令の機能】 (IY_L←(nn), IY_H←(nn+1))
nn で示されるアドレスのデータを、インデックス・

LD IY, nn

(Load IY with nn) M=4
T=14(4,4,3,3)

【オブジェクト・コード】



【命令の機能】

(IY←nn)

イミディエイト・データ nn を IY にロードする。
フラグ・レジスタの状態は変化しない。


【例】

LD IY, 2345H 命令を実行すると、IY=2345H (IY_L
=45H, IY_H=23H) となる。

LD SP, HL

(Load SP with HL) M=1
T=6

【オブジェクト・コード】



SP にロードする。
フラグ・レジスタの状態は変化しない。

【例】

HL=2345H であるときに、この命令を実行すると、
SP=2345H となる。

【命令の機能】 (SP←HL)
レジスタ・ペア HL の内容を、スタック・ポインタ

LD SP, IX

M=2
(Load SP with IX) T=10(4,6)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	0	1	1	1	0	1	DDH
1	1	1	1	1	0	0	1	F9H

スタックポインタ SP にロードする。
フラグ・レジスタの状態は変化しない。

【例】

IX=2345H であるときに、この命令を実行すると、
SP=2345H となる。

【命令の機能】 (SP←IX)
インデックス・レジスタ IX の内容をスタック・ポイ

LD SP, IY

M=2
(Load SP with IY) T=10(4,6)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	1	1	1	0	1	FDH
1	1	1	1	1	0	0	1	F9H

スタックポインタ SP にロードする。
フラグ・レジスタの状態は変化しない。

【例】

IY=2345H であるときに、この命令を実行すると、
SP=2345H となる。

【命令の機能】 (SP←IY)
インデックス・レジスタ IY の内容をスタック・ポイ

LD A, I

M=2
(Load Acc. with I) T=9(4,5)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
0	1	0	1	0	1	1	1	57H

フラグ・レジスタの P/V フラグには、IFF2 の状態
がセットされる。

【例】

割り込み可の状態にて I=00H であるとき、この命令
を実行すると、

Reg.A=00H,

C	Z	P/V	S	N	H
●	1	1	0	0	0

【命令の機能】 (A←I)
インタラプト・レジスタ I の内容をアキュムレータ
にロードする。

LD A, R

M=2
(Load Acc. with R) T=9(4,5)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
0	1	0	1	1	1	1	1	5FH

フラグ・レジスタの P/V フラグには、IFF2 の状態
がセットされる。

【例】

R=58H で割り込み可状態であるときに、この命令
を実行すると、

Reg.A=58H,

C	Z	P/V	S	N	H
●	0	1	0	0	0

【命令の機能】 (A←R)
リフレッシュ・レジスタ R の内容を、アキュムレー
タにロードする。

LD I, A

(Load I with Acc.) M=2
T=9(4,5)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
0	1	0	0	0	1	1	1	47H

【命令の機能】

(I←A)

アキュムレータの内容をインタラプト・レジスタ I にロードする。

フラグ・レジスタの状態は変化しない。

【例】

Reg.A=55H であるときに、この命令を実行すると、I=55H となる。

LD R, A

(Load R with Acc.) M=2
T=9(4,5)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
0	1	0	0	1	1	1	1	4FH

【命令の機能】

(R←A)

アキュムレータの内容をリフレッシュ・レジスタ R にロードする。

フラグ・レジスタの状態は変化しない。

【例】

Reg.A=55H であるときに、この命令を実行すると、R=55H となる。

LDD

(Load location (DE) with location (HL),
decrement DE, HL and BC) M=4
T=16(4, 4, 3, 5)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
1	0	1	0	1	0	0	0	A8H

【命令の機能】 ((DE)←(HL), DE←DE-1, HL←HL-1, BC←BC-1)

レジスタ・ペア HL で示されるアドレスのデータを、レジスタ・ペア DE で示されるアドレスにロードする。その後、レジスタ・ペア DE、HL、BC の内容から 1 を減じる。

レジスタ・ペア BC の値がゼロになったときには、フラグ・レジスタ中の P/V フラグがゼロになる。

【例】

- ① DE=FF50H, HL=2345H, BC=1000H,
(2345H)=55H であるときに、この命令を実行すると、
(FF50H)=55H, DE=FF4FH, HL=2344H,
BC=0FFFH,

C	Z	P/V	S	N	H
●	●	1	0	0	0

- ② DE=FF50H, HL=2345H, BC=0001H,
(2345H)=55H であるときに、この命令を実行すると、
(FF50H)=55H, DE=FF4FH, HL=2344H,
BC=0000H,

C	Z	P/V	S	N	H
●	●	0	●	0	0

LDDR

$$BC \neq 0 \left(\begin{matrix} M=5 \\ T=21(4,4,3,5,5) \end{matrix} \right) \quad BC = 0 \left(\begin{matrix} M=4 \\ T=16(4,4,3,5) \end{matrix} \right)$$

(Load location (DE) with location (HL), decrement DE, HL and BC, repeat until BC=0)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
1	0	1	1	1	0	0	0	B8H

【命令の機能】 ((DE)←(HL), DE←DE-1, HL←HL-1, BC←BC-1)

レジスタ・ペア HL で示されるアドレスのデータを、レジスタ・ペア DE で示されるアドレスにロードする。その後、レジスタ・ペア DE, HL, BC の内容を 1 減じる。

以上の過程は BC = 0 となるまで繰り返される。

【例】

DE = 3400H, HL = 0723H, BC = 0388H であり、メモリのデータが次のようになっているとき、この命令を実行すると、

0723H	0722H	0721H		039FH	039EH	039DH	039CH
00H	01H	02H		F0H	F1H	F2H	F3H

DE = 3078H,
HL = 039BH,
BC = 0000H,

C	Z	P/V	S	N	H
●	●	0	●	0	0

3400H	33FFH	33FEH		3074H	3073H	3072H	3071H
00H	01H	02H		F0H	F1H	F2H	F3H

LDI

$$\left(\begin{matrix} M=4 \\ T=16(4,4,3,5) \end{matrix} \right)$$

(Load location (DE) with (HL), increment DE and HL, decrement BC, repeat until BC=0)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
1	0	1	0	0	0	0	0	A0H

【命令の機能】 ((DE)←(HL), DE←DE+1, HL←HL+1, BC←BC-1)

レジスタ・ペア HL で示されるアドレスのデータを、レジスタ・ペア DE で示されるアドレスにロードする。その後レジスタ・ペア DE, および HL の内容に 1 を加え、レジスタ・ペア BC から 1 を減じる。

BC = 0 となると、フラグ・レジスタ中の P/V フラグがゼロになる。

【例】

① DE = 2345H, HL = 0123H, BC = 0321H であり、(0123H) = 55H であるときに、この命令を実行すると、(2345H) = 55H, DE = 2346H, HL = 0124H, BC = 0320H,

C	Z	P/V	S	N	H
●	●	1	●	0	0

② DE = 2345H, HL = 0123H, BC = 0001H であり、(0123H) = AAH であるときに、この命令を実行すると、(2345H) = AAH, DE = 2346H, HL = 0124H, BC = 0000H,

C	Z	P/V	S	N	H
●	●	0	●	0	0

LDIR

$$BC \neq 0 \left(\begin{matrix} M=5 \\ T=21(4,4,3,5,5) \end{matrix} \right) \quad BC = 0 \left(\begin{matrix} M=4 \\ T=16(4,4,3,5) \end{matrix} \right)$$

(Load location (DE) with (HL), increment DE and HL, decrement BC, repeat until BC=0)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
1	0	1	1	0	0	0	0	BOH

【命令の機能】 ((DE)←(HL), DE←DE+1, HL←HL+1, BC←BC-1)

レジスタ・ペア HL で示されるアドレスのデータを、レジスタ・ペア DE で示されるアドレスにロードする。その後レジスタ・ペア DE、および HL に 1 を加え、レジスタ・ペア BC から 1 を減じる。

以上の過程はレジスタ・ペア BC がゼロになるまで繰り返される。

【例】

DE=2345H, HL=0789H, BC=0321H で、メモリの内容が次のようになっているとき、この命令を実行すると、

0789H	078AH	078BH			0AA7H	0AA8H	0AA9H
01H	02H	03H			80H	81H	82H

DE=2666H,
HL=0AAA H,
BC=0000H,

C	Z	P/V	S	N	H
●	●	0	●	0	0

2345H	2346H	2347H			2663H	2664H	2665H
01H	02H	03H			80H	81H	82H

NEG

(Negate Acc.) M=2
T=8(4,4)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
0	1	0	0	0	1	0	0	44H

【命令の機能】 (A←0-A)

アキュムレータの内容の符号を反転する (ゼロからアキュムレータの内容を引く)。

【例】

① Reg.A=55H(85)であるときに、この命令を実行すると、

Reg.A=ABH(-85),

C	Z	P/V	S	N	H
1	0	0	1	1	1

② Reg.A=ABH(-85)であるときに、この命令を実行すると、

Reg.A=55H(85),

C	Z	P/V	S	N	H
1	0	0	0	1	1

NOP

(No operation) M=1
T=4

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
0	0	0	0	0	0	0	0	00H

【命令の機能】

何も行われぬ。フラグ・レジスタの状態も変化しない。

OR (HL)

(Logical OR of location (HL) and Acc.) $M=2$
 $T=7(4, 3)$

【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	0	1	1	0	1	1	0

B6H

【命令の機能】

$(A \leftarrow A \vee (HL))$

アキュムレータの内容と、レジスタ・ペア HL で示されるアドレスのデータとの論理和をとり、結果をア

キュムレータにストアする。

【例】

Reg.A=11H, HL=2345H, (2345H)=23Hであるときに、この命令を実行すると、

Reg.A=33H,

C	Z	P/V	S	N	H
0	0	1	0	0	0

OR (IX+d)

(Logical OR of location (IX+d) and Acc.) $M=5$
 $T=19(4, 4, 3, 5, 3)$

【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	1	0	1	1	1	0	1

DDH

7	6	5	4	3	2	1	0
1	0	1	1	0	1	1	0

B6H

7	6	5	4	3	2	1	0
←----- d -----→							

【命令の機能】

$(A \leftarrow A \vee (IX+d))$

インデックス・レジスタ IX とディスプレイメント

d の和で示されるアドレスのデータと、アキュムレータの内容との論理和をとり、結果をアキュムレータにストアする。

【例】

Reg.A=11H, IX=2345H, d=67H, (23ACH)=23Hであるときに、この命令を実行すると、

Reg.A=33H,

C	Z	P/V	S	N	H
0	0	1	0	0	0

OR (IY+d)

(Logical OR of location (IY+d) and Acc.) $M=5$
 $T=19(4, 4, 3, 5, 3)$

【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	1	1	1	1	1	0	1

FDH

7	6	5	4	3	2	1	0
1	0	1	1	0	1	1	0

B6H

7	6	5	4	3	2	1	0
←----- d -----→							

【命令の機能】

$(A \leftarrow A \vee (IY+d))$

インデックス・レジスタ IY とディスプレイメント

d の和で示されるアドレスのデータと、アキュムレータの内容との論理和をとり、結果をアキュムレータにストアする。

【例】

Reg.A=11H, IY=2345H, d=67H, (23ACH)=23Hであるときに、この命令を実行すると、


Reg.A=33H,

C	Z	P/V	S	N	H
0	0	1	0	0	0

OR r

(Logical OR of Reg. r and Acc.) M=1
T=4

【オブジェクト・コード】



r	rの値	ニーモニック	オブジェクト・コード
B	000	OR B	B0H
C	001	OR C	B1H
D	010	OR D	B2H
E	011	OR E	B3H
H	100	OR H	B4H
L	101	OR L	B5H
A	111	OR A	B7H

【命令の機能】

(A ← A ∨ r)

レジスタ r とアキュムレータの内容との論理和をとり、結果をアキュムレータにストアする。

【例】

Reg.A=11H, Reg.D=23H であるときに、OR D 命令を実行すると、


Reg.A=33H,

C	Z	P/V	S	N	H
0	0	1	0	0	0

OR n

(Logical OR of n and Acc.) M=2
T=7(4,3)

【オブジェクト・コード】



【命令の機能】

(A ← A ∨ n)

アキュムレータの内容とイミディエイト・データ n との論理和をとり、結果をアキュムレータにストア

する。

【例】

Reg.A=11H のとき、OR 23H 命令を実行すると、

Reg.A=33H,


C	Z	P/V	S	N	H
0	0	1	0	0	0

OTDR

$B \neq 0 \left(\begin{matrix} M=5 \\ T=21(4,5,3,4,5) \end{matrix} \right) \quad B = 0 \left(\begin{matrix} M=4 \\ T=16(4,5,3,4) \end{matrix} \right)$

(Load output port (C) with location (HL), decrement HL and B, repeat until B=0)

【オブジェクト・コード】



【命令の機能】

((C) ← (HL), B ← B - 1, HL ← HL - 1)

レジスタ・ペア HL で示されるアドレスのデータを、レジスタ C で示される出力ポートにロードする。その後、レジスタ B およびレジスタ・ペア HL の内容を 1 減じる。

以上の過程をレジスタ B がゼロになるまで繰り返す。

【例】

Reg.B=10H, Reg.C=55H, HL=2345H で、メモリの内容が次のようになっているとき、この命令を実行すると、

2345H	2344H	2343H	2339H	2338H	2337H	2336H
00H	01H	02H	0CH	0DH	0EH	0FH

Reg.B=00H,

Reg.HL=2335H,

C	Z	P/V	S	N	H
●	1	X	X	1	●


出力ポート 55H には 00H ~ 0FH の 16 バイトのデータが出力される。

OTIR

$$B \neq 0 \begin{pmatrix} M=5 \\ T=21(4, 5, 3, 4, 5) \end{pmatrix} \quad B=0 \begin{pmatrix} M=4 \\ T=16(4, 5, 3, 4) \end{pmatrix}$$

(Load output port (C) with location (HL), decrement B and increment HL, repeat until B=0)

【オブジェクト・コード】




【命令の機能】 ((C)←(HL), B←B-1, HL←HL+1)

レジスタ・ペア HL で示されるアドレスのデータを、レジスタ C で示される出力ポートにロードする。その後、レジスタ B の内容を 1 減じ、レジスタ・ペア HL の内容に 1 を加える。以上の過程は、レジスタ B の値がゼロになるまで繰り返される。

【例】

Reg.B=10H, Reg.C=55H, HL=2345H で、メモリの内容が次のようになっているときに、この命令を実行すると、



Reg.B=00H,
Reg.HL=2355H,


C	Z	P/V	S	N	H
●	1	X	X	1	●

出力ポート 55H には、00H~0FH の 16 バイトのデータが出力される。

OUT (C), r

(Load output port (C) with r) M=3
T=12(4, 4, 4)

【オブジェクト・コード】



r	rの値	ニ-モニ-ック	オブジェクト・コード
B	000	OUT (c), B	41H
C	001	OUT (c), C	49H
D	010	OUT (c), D	51H
E	011	OUT (c), E	59H
H	100	OUT (c), H	61H
L	101	OUT (c), L	69H
A	111	OUT (c), A	79H

【命令の機能】

((C)←r)

レジスタ C で示される出力ポートに、レジスタ r の内容をロードする。

フラグ・レジスタの状態は変化しない。


【例】

Reg.C=55H, Reg.E=AAH であるときに、OUT(C), E 命令を実行すると、出力ポート 55H にデータ AAH がロードされる。

OUT (n), A

(Load output port (n) with Acc.) M=3
T=11(4, 3, 4)

【オブジェクト・コード】



【命令の機能】

((n)←A)

アキュムレータの内容を、出力ポート n にロードす

る。

フラグ・レジスタの状態は変化しない。

【例】

Reg.A=55H であるときに、OUT (AAH), A 命令を実行すると、出力ポート AAH にデータ 55H がロードされる。

OUTD

(Load output port (C) with location (HL),
decrement B and HL) M=4
T=16(4, 5, 3, 4)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
1	0	1	0	1	0	1	1	ABH

【命令の機能】 ((C)←(HL), B←B-1, HL←HL-1)

レジスタ・ペア HL で示されるアドレスのデータを、レジスタ C で示される出力ポートにロードする。その後レジスタ B、およびレジスタ・ペア HL の内容が 1 減じられる。

【例】

- ① Reg.B=10H, Reg.C=55H, HL=2345H, (2345H)=AAH であるときに、この命令を実行すると、出力ポート 55H にデータ AAH がロードされ、

Reg.B=0FH,

Reg.HL=2344H,

C	Z	P/V	S	N	H
●	0	X	X	1	X

- ② Reg.B=01H, Reg.C=55H, HL=2345H, (2345H)=AAH であるときに、この命令を実行すると、出力ポート 55H にデータ AAH がロードされ、

Reg.B=00H,

Reg.HL=2344H,

C	Z	P/V	S	N	H
●	1	X	X	1	X

OUTI

(Load output port (C) with location (HL),
decrement B and increment HL) M=4
T=16(4, 5, 3, 4)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	0	1	1	0	1	EDH
1	0	1	0	0	0	1	1	A3H

【命令の機能】 ((C)←(HL), B←B-1, HL←HL+1)

レジスタ・ペア HL で示されるアドレスのデータを、レジスタ C で示される出力ポートにロードする。その後、レジスタ B の内容を 1 減じ、レジスタ・ペア HL の内容に 1 を加える。

【例】

- ① Reg.B=10H, Reg.C=55H, HL=2345H, (2345H)=AAH であるときに、この命令を実行すると、出力ポート 55H にデータ AAH がロードされ、

Reg.B=0FH,

Reg.HL=2346H,

C	Z	P/V	S	N	H
●	0	X	X	1	X

- ② Reg.B=01H, Reg.C=55H, HL=2345H, (2345H)=AAH であるときに、この命令を実行すると、出力ポート 55H にデータ AAH がロードされ、

Reg.B=00H,

Reg.HL=2346H,

C	Z	P/V	S	N	H
●	1	X	X	1	X

POP ss

(Load ss with top of stack) M=3
T=10(4, 3, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	s	s	0	0	0	1	

ss	ss の値	ニ-モニク	オブジェクト・コード
BC	00	POP BC	C1H
DE	01	POP DE	D1H
HL	10	POP HL	E1H
AF	11	POP AF	F1H

【命令の機能】

(SS_L←(SP), SS_H←(SP+1), SP←SP+2)

スタックの内容をレジスタ・ペアにロードする。

レジスタ・ペアの上位バイトには SP+1 のデータがロードされ、下位バイトには SP が示すデータがロードされる。スタック・ポインタ SP には 2 が加えられる。

フラグ・レジスタの状態は POP AF 命令を実行したときのみ、変化する。

【例】

- ① SP=2345H, (2345H)=67H, (2346H)=89H であるとき、POP BC 命令を実行すると、

Reg.B=89H, Reg.C=67H, SP=2347H

- ② SP=1000H, (1000H)=ABH, (1001H)=CDH, であるとき、POP AF 命令を実行すると、

Reg.A=CDH, Reg.F=ABH, SP=1002H

POP IX

(Load IX with top of stack) M=4
T=14(4, 4, 3, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	0	1	1	1	0	1	DDH
1	1	1	0	0	0	0	1	E1H

【命令の機能】

$(IX_L \leftarrow (SP), IX_H \leftarrow (SP+1), SP \leftarrow SP+2)$

スタックの内容をインデックス・レジスタ IX にロードする。

IX の上位バイトには SP+1 のデータがロードされ、下位バイトには SP が示すデータがロードされる。スタック・ポインタ SP には 2 が加えられる。

フラグ・レジスタの状態は変化しない。

【例】

SP=2345H, (2345H)=67H, (2346H)=89H であるときに、この命令を実行すると、IX=8967H (IX_H=89H, IX_L=67H), SP=2347H となる。

POP IY

(Load IY with top of stack) M=4
T=14(4, 4, 3, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	1	1	1	0	1	FDH
1	1	1	0	0	0	0	1	E1H

【命令の機能】

$(IY_L \leftarrow (SP), IY_H \leftarrow (SP+1), SP \leftarrow SP+2)$

スタックの内容をインデックス・レジスタ IY にロードする。

IY の下位バイトには SP が示すアドレスのデータがロ

ドされ、上位バイトには SP+1 が示すアドレスのデータがロードされる。スタック・ポインタ SP には 2 が加えられる。

フラグ・レジスタの状態は変化しない。

【例】

SP=2345H, (2345H)=67H, (2346H)=89H であるときに、この命令を実行すると、IY=8967H (IY_H=89H, IY_L=67H), SP=2347H となる。

PUSH ss

(Load Reg. pair ss onto stack) M=3
T=11(5, 3, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	s	s	0	1	0	1	

ss	ss の値	ニーモニック	オブジェクト・コード
BC	0 0	PUSH BC	C 5 H
DE	0 1	PUSH DE	D 5 H
HL	1 0	PUSH HL	E 5 H
AF	1 1	PUSH AF	F 5 H

【命令の機能】

$((SP-1) \leftarrow ss_H, (SP-2) \leftarrow ss_L, SP \leftarrow SP-2)$

レジスタ・ペア ss の内容をスタック上にロードする。

ss の上位バイトは SP-1 が示すアドレスにロードされ、下位バイトは SP-2 が示すアドレスにロードされる。スタック・ポインタ SP は 2 だけ減じられる。

フラグ・レジスタの状態は変化しない。

【例】

- ① SP=2345H, Reg.B=67H, Reg.C=89H であるときに、PUSH BC 命令を実行すると、(2344H)=67H, (2343H)=89H, SP=2343H となる。
- ② SP=1000H, Reg.A=67H, Reg.F=89H であるときに、PUSH AF 命令を実行すると、(0FFFH)=67H, (0FFEH)=89H, SP=0FFEH となる。

PUSH IX

(Load IX onto stack) M=3
T=15(4, 5, 3, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	0	1	1	1	0	1	DDH
1	1	1	0	0	1	0	1	E5H

【命令の機能】

$((SP-1) \leftarrow IX_H, (SP-2) \leftarrow IX_L, SP \leftarrow SP-2)$

インデックス・レジスタ IX の内容を、スタックにロードする。

IX の上位バイトは SP-1 が示すアドレスにロードされ、下位バイトは SP-2 が示すアドレスにロードされる。スタック・ポインタ SP は 2 だけ減じられる。フラグ・レジスタの状態は変化しない。

【例】

IX=6789H, SP=2345H であるときに、この命令を実行すると、

(2344H)=67H, (2343H)=89H, SP=2343H となる。

PUSH IY

(Load IY onto stack) M=4
T=15(4, 5, 3, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	1	1	1	1	0	1	FDH
1	1	1	0	0	1	0	1	E5H

【命令の機能】

$((SP-1) \leftarrow IY_H, (SP-2) \leftarrow IY_L, SP \leftarrow SP-2)$

インデックス・レジスタ IY の内容をスタックにロードする。

IY の上位バイトは SP-1 が示すアドレスにロードされ、下位バイトは SP-2 が示すアドレスにロードされる。スタック・ポインタ SP は 2 だけ減じられる。フラグ・レジスタの状態は変化しない。

【例】

IY=6789H, SP=2345H であるときに、この命令を実行すると、

(2344H)=67H, (2343H)=89H, SP=2343H となる。

RES b, (HL)

(Reset bit b of location (HL)) M=4
T=15(4, 4, 4, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	0	0	1	0	1	1	CBH
1	0	← b →		1	1	0		

ビット	b の値	ニーモニック	オブジェクト・コード
0	0 0 0	RES 0, (HL)	8 6 H
1	0 0 1	RES 1, (HL)	8 E H
2	0 1 0	RES 2, (HL)	9 6 H
3	0 1 1	RES 3, (HL)	9 E H
4	1 0 0	RES 4, (HL)	A 6 H
5	1 0 1	RES 5, (HL)	A E H
6	1 1 0	RES 6, (HL)	B 6 H
7	1 1 1	RES 7, (HL)	B E H

【命令の機能】

$((HL)_b \leftarrow 0)$

レジスタ・ペア HL で示されるアドレスのデータのビット b(0~7) をゼロにする。

フラグ・レジスタの状態は変化しない。

【例】

HL=2345H, (2345H)=55H であるときに、RES 2, (HL) 命令を実行すると、


(2345H)=51H となる。

7	6	5	4	3	2	1	0
0	1	0	1	0	1	0	1
					↑		
					0		

RES b, (IX+d)

(Reset bit b of location (IX+d)) M=6
T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



ビット	bの値	ニームニック	オブジェクト・コード
0	0 0 0	RES 0, (IX+d)	8 6 H
1	0 0 1	RES 1, (IX+d)	8 E H
2	0 1 0	RES 2, (IX+d)	9 6 H
3	0 1 1	RES 3, (IX+d)	9 E H
4	1 0 0	RES 4, (IX+d)	A 6 H
5	1 0 1	RES 5, (IX+d)	A E H
6	1 1 0	RES 6, (IX+d)	B 6 H
7	1 1 1	RES 7, (IX+d)	B E H

【命令の機能】

((IX+d)_b ← 0)

インデックス・レジスタ IX とディスプレイメント d の和で示されるアドレスのデータのビット b をゼロにする。

フラグ・レジスタの状態は変化しない。


【例】

IX=2345H, (23ACH)=55H であるときに, RES 6, (IX+67H) 命令を実行すると, (23ACH)=15H となる。

RES b, (IY+d)

(Reset bit b of location (IY+d)) M=6
T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



ビット	bの値	ニームニック	オブジェクト・コード
0	0 0 0	RES 0, (IY+d)	8 6 H
1	0 0 1	RES 1, (IY+d)	8 E H
2	0 1 0	RES 2, (IY+d)	9 6 H
3	0 1 1	RES 3, (IY+d)	9 E H
4	1 0 0	RES 4, (IY+d)	A 6 H
5	1 0 1	RES 5, (IY+d)	A E H
6	1 1 0	RES 6, (IY+d)	B 6 H
7	1 1 1	RES 7, (IY+d)	B E H

【命令の機能】

((IY+d)_b ← 0)

インデックス・レジスタ IY とディスプレイメント d の和で示されるアドレスのデータのビット b を 0 にする。

フラグ・レジスタの状態は変化しない。

【例】

IY=2345H, (23ACH)=55H であるときに, RES 0, (IY+67H) 命令を実行すると, (23ACH)=54H となる。

RES b, r

M=2
(Reset bit b of Reg.r) T=8(4, 4)

【オブジェクト・コード】

7 6 5 4 3 2 1 0
1 1 0 0 1 0 1 1 CBH

1 0 ← b → ← r →

		レジスタ r							
		A	B	C	D	E	H	L	
ビット b	0	87	80	81	82	83	84	85	
	1	8F	88	89	8A	8B	8C	8D	
	2	97	90	91	92	93	94	95	
	3	9F	98	99	9A	9B	9C	9D	
	4	A7	A0	A1	A2	A3	A4	A5	
	5	AF	A8	A9	AA	AB	AC	AD	
	6	B7	B0	B1	B2	B3	B4	B5	
	7	BF	B8	B9	BA	BB	BC	BD	

【命令の機能】

(r_b←0)

レジスタ r のビット b をゼロにする。
フラグ・レジスタの状態は変化しない。

【例】

- ① Reg.B=55H であるときに、RES 2, B 命令を実行すると、
Reg.B=51H となる。
- ② Reg.L=AAH であるときに、RES 5, L 命令を実行すると、
Reg.L=8AH となる。

RET

M=3
(Return from subroutine) T=10(4, 3, 3)

【オブジェクト・コード】

7 6 5 4 3 2 1 0
1 1 0 0 1 0 0 1 C9H

【命令の機能】

(PC_L←(SP), PC_H←(SP+1), SP←SP+2)

スタック・ポインタ SP が示すアドレスのデータを、プログラム・カウンタ PC の下位バイトにロードし、SP+1 が示すアドレスのデータを PC の上位バイトにロードする。SP には 2 が加えられる。フラグ・レジスタの状態は変化しない。

この命令は、スタック上にリターン・アドレスがプッシュされているときに、サブルーチンからコール先へ戻るときに使われる。

【例】

SP=2000H とし、1000H 番地で CALL XXX 命令を実行すると、スタック上には CALL 命令の次のアドレス(1003H)がプッシュされ、(1FFFH)=10H, (1FFE H)=03H, SP=1FFE H となり、サブルーチン XXX へジャンプする。

サブルーチン XXX の終りで RET 命令を実行すると、SP が示すアドレス(1FFE H)のデータ(03H)を PC の下位バイトにロードし、SP+1 が示すアドレス(1FFF H)のデータ(10H)を PC の上位バイトにロードする。

したがって PC=1003H となり、CALL 命令の次のアドレスへ戻れることになる。SP の値は 2000H になる。

RET CC

(Return from subroutine if condition is true)

M=3

T=11(5, 3, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	1	←cc→		0	0	0	

cc	ccの値	ニーモニック	オブジェクト・コード
NZ	000	RET NZ	C0H
Z	001	RET Z	C8H
NC	010	RET NC	D0H
C	011	RET C	D8H
PO	100	RET PO	E0H
PE	101	RET PE	E8H
P	110	RET P	F0H
M	111	RET M	F8H

【命令の機能】

(PC_L←(SP), PC_H←(SP+1), SP←SP+2)

判定条件が満足した場合には、スタック・ポインタ SP が示すアドレスの内容を、プログラム・カウンタ PC の下位バイト (PC_L) にロードし、SP+1 が示すアドレスの内容を PC の上位バイト (PC_H) にロードする。SP には 2 が加えられる。

判定条件が満足しない場合には、次の命令を実行する。フラグ・レジスタの状態は変化しない。

【例】

(SP)=45H, (SP+1)=23H で Z フラグが“1”であるときに、RET Z 命令を実行すると、2345H 番地にジャンプする。

RETI

(Return from interrupt)

M=4

T=14(4, 4, 3, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	1	1	0	1	1	0	1

 EDH

0	1	0	0	1	1	0	1
---	---	---	---	---	---	---	---

 4DH

【命令の機能】

(PC_L←(SP), PC_H←(SP+1), SP←SP+2)

スタック・ポインタ SP が示すアドレスの内容を、プログラム・カウンタ PC の下位バイト (PC_L) にロー

ドし、SP+1 が示すアドレスの内容を PC の上位バイト (PC_H) にロードする。SP には 2 が加えられる。フラグ・レジスタの状態は変化しない。

この命令は割り込みルーチンの最後に用いられ、割り込まれたプログラムに戻るときに使われる。また、この命令は割り込みディジー・チェーンの制御を行う。

【例】

(SP)=00H, (SP+1)=20H であるときに、この命令を実行すると、2000H 番地にジャンプする。

RETN

(Return from non-maskable interrupt)

M=4

T=14(4, 4, 3, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	1	1	0	1	1	0	1

 EDH

0	1	0	0	0	1	0	1
---	---	---	---	---	---	---	---

 45H

【命令の機能】 (PC_L←(SP), PC_H←(SP+1), IFF1←IFF2, SP←SP+2)

スタック・ポインタ SP が示すアドレスの内容を、プログラム・カウンタ PC の下位バイト (PC_L) にロードし、SP+1 が示すアドレスの内容を PC の上位バイト (PC_H) にロードし、IFF2 の状態を IFF1 にセットする。

SP には 2 が加えられる。フラグ・レジスタの状態は変化しない。

この命令は NMI ルーチンの最後に実行され、NMI により割り込まれたプログラムに戻るとともに、割り込みイネーブル・フリップフロップの状態を NMI が発生する前の状態に戻す。

【例】

(SP)=00H, (SP+1)=20H, IFF1=0, IFF2=1 であるときに、この命令を実行すると、2000H 番地にジャンプし、IFF1=IFF2=1 となる。

RL (HL)

(Rotate left location (HL) through carry)


M=4

T=15(4, 4, 4, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	0	0	1	0	1	1	CBH
0	0	0	1	0	1	1	0	16H

【命令の機能】



レジスタ・ペア HL で示されるアドレスのデータを、1ビット左へシフトする。

データのビット7はキャリー・フラグに入り、キャリー・フラグの状態はデータのビット0に入る。

【例】

HL=2345H, (2345H)=55H, CY=1 であるときに、この命令を実行すると、

(2345H)=ABH,

C	Z	P/V	S	N	H
0	0	0	1	0	0

CY	7	6	5	4	3	2	1	0
1	0	1	0	1	0	1	0	1
	↓							
CY	7	6	5	4	3	2	1	0
0	1	0	1	0	1	0	1	1

RL (IX+d)

(Rotate left location (IX+d) through carry)


M=6

T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0	
1	1	0	1	1	1	0	1	DDH
1	1	0	0	1	0	1	1	CBH
←----- d ----->								
0	0	0	1	0	1	1	0	16H

【命令の機能】



インデックス・レジスタ IX と、ディスプレイメント d の和で示されるアドレスのデータを、1ビット左へシフトする。

データのビット7はキャリー・フラグに入り、キャリー・フラグの状態はデータのビット0に入る。

【例】

IX=2345H, d=67H, (23ACH)=AAH, CY=0 のときに、この命令を実行すると、

(23ACH)=54H,


C	Z	P/V	S	N	H
1	0	0	0	0	0

RL (IY+d)


(Rotate left location (IY+d)
through carry)

M=6
T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



【命令の機能】



インデックス・レジスタ IY とディスプレイメント d の和で示されるアドレスのデータを 1 ビット左にシフトする。

データのビット 7 はキャリー・フラグに入り、キャリー・フラグの状態はデータのビット 0 になる。

【例】

IY=2345H, d=67H, (23ACH)=AAH, CY=1 であるときに、この命令を実行すると、

(23ACH) = 55H,


C	Z	P/V	S	N	H
1	0	1	0	0	0

RL r

(Rotate left Reg.r through carry)


M=2
T=8(4, 4)

【オブジェクト・コード】



r	rの値	ニーモニック	オブジェクト・コード
B	000	RL B	10H
C	001	RL C	11H
D	010	RL D	12H
E	011	RL E	13H
H	100	RL H	14H
L	101	RL L	15H
A	111	RL A	17H

【命令の機能】



レジスタ r の内容を 1 ビット左にシフトする。レジスタ r のビット 7 はキャリー・フラグに入り、キャリー・フラグの状態はレジスタ r のビット 0 に入る。

【例】

Reg.E=FFH, CY=0 のとき、RL E 命令を実行すると、


Reg.E=FEH,

C	Z	P/V	S	N	H
1	0	0	1	0	0


RLA

(Rotate left Acc. through carry) M=1
T=4

【オブジェクト・コード】



【命令の機能】



アキュムレータの内容を1ビット左にシフトする。アキュムレータのビット7はキャリー・フラグに入り、キャリー・フラグはアキュムレータのビット0に入る。

この命令の機能は RL r 命令の r=A の場合と同じだが、この命令のほうが命令の長さも短く、実行速度も速い。

ただし、フラグ・レジスタの変化が少し異なる。

【例】

Reg.A=AAH, CY=1であるときに、この命令を実行すると、


Reg.A=55H,

C	Z	P/V	S	N	H
1	●	●	●	0	0


RLC (HL)

(Rotate left location (HL) circular) M=4
T=15(4, 4, 4, 3)

【オブジェクト・コード】



【命令の機能】



レジスタ・ペア HL で示されるアドレスのデータを1ビット左にシフトする。データのビット7はキャリー・フラグ、およびデータのビット0に入る。


データのビット0に入る。

【例】

HL=2345H, (2345H)=AAHであるときに、この命令を実行すると、

(2345H)=55H,


C	Z	P/V	S	N	H
1	0	1	0	0	0




RLC (IX+d)

(Rotate left location (IX+d) circular) M=6
T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



【命令の機能】



インデックス・レジスタ IX とディスプレースメント d の和で示されるアドレスのデータを1ビット左にシフトする。

データのビット7はキャリー・フラグ、およびデータのビット0に入る。

【例】

IX=2345H, d=67H, (23ACH)=AAHであるときに、この命令を実行すると、


(23ACH)=55H,

C	Z	P/V	S	N	H
1	0	1	0	0	0

RLC (IY+d)

(Rotate left location) M=6
(IY+d) circular T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



インデックス・レジスタ IY とディスプレースメント d の和で示されるアドレスのデータを 1 ビット左にシフトする。

データのビット 7 はキャリー・フラグとデータのビット 0 に入る。


【例】

IY=2345H, d=67H, (23ACH) = 55H であるときに、この命令を実行すると、

(23ACH) = AAH,

C	Z	P/V	S	N	H
0	0	1	1	0	0


【命令の機能】



RLC r


(Rotate Reg.r circular) M=2
T=8(4, 4)

【オブジェクト・コード】



r	rの値	ニーモニック	オブジェクト・コード
B	000	RLC B	00H
C	001	RLC C	01H
D	010	RLC D	02H
E	011	RLC E	03H
H	100	RLC H	04H
L	101	RLC L	05H
A	111	RLC A	07H

【命令の機能】



レジスタ r の内容を 1 ビット左にシフトする。r のビット 7 はキャリー・フラグと r のビット 0 に入る。

【例】

Reg.E=AAH であるときに、RLC E 命令を実行すると、


Reg.E=55H,

C	Z	P/V	S	N	H
1	0	1	0	0	0


RLCA

(Rotate left Acc. circular) M=1
T=4

【オブジェクト・コード】



【命令の機能】



アキュムレータの内容を、1 ビット左にシフトする。アキュムレータのビット 7 はキャリー・フラグとアキ

ュムレータのビット 0 に入る。

この命令の機能は RLC r 命令の r=A の場合と同じであるが、この命令のほうが命令の長さが短く、実行速度も速い。ただし、フラグ・レジスタの変化が少し異なる。

【例】

Reg.A=55H であるときに、この命令を実行すると、Reg.A=AAH,


C	Z	P/V	S	N	H
0	●	●	●	0	0

RLD


(Rotate digit left and right between)
(Acc. and location (HL))

M=5
T=18(4, 4, 3, 4, 3)

【オブジェクト・コード】



【命令の機能】



レジスタ・ペア HL で示されるアドレスのデータの
下位 4 ビットを上位 4 ビットに移動し、上位 4 ビット
をアキュムレータの下位 4 ビットに移動する。


アキュムレータの下位 4 ビットは、データの下位 4
ビットに移動される。アキュムレータの上位 4 ビット

の状態は変化しない。

【例】

HL = 2345H, (2345H) = 67H, Reg.A = 89H であるとき
に、この命令を実行すると、
(2345H) = 79H, Reg.A = 86H.

C	Z	P/V	S	N	H
●	0	0	1	0	0




RR (HL)


(Rotate right location (HL) through carry)

M=4
T=15(4, 4, 4, 3)

【オブジェクト・コード】



【命令の機能】




レジスタ・ペア HL で示されるアドレスのデータを、
1 ビット右にシフトする。データのビット 0 はキャリ
ー・フラグに入り、キャリー・フラグの状態はデータ

のビット 7 に入る。

【例】

HL = 2345H, (2345H) = 55H, C = 0 であるときに、
この命令を実行すると、
(2345H) = 2AH.

C	Z	P/V	S	N	H
1	0	0	0	0	0




RR (IX+d)

(Rotate right location (IX+d)
through carry)


M=6

T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



【命令の機能】



インデックス・レジスタ IX とディスプレイメント d の和で示されるアドレスのデータを、1ビット右にシフトする。

データのビット 0 はキャリー・フラグに入り、キャリー・フラグの状態はデータのビット 7 に入る。

【例】

IX=2345H, d=67H, (23ACH)=55H, CY=0 であるときに、この命令を実行すると、

(23ACH)=2AH,

C	Z	P/V	S	N	H
1	0	0	0	0	0


RR (IY+d)

(Rotate right location (IY+d)
through carry)


M=6

T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



【命令の機能】



インデックス・レジスタ IY とディスプレイメント d の和で示されるアドレスのデータを、1ビット右にシフトする。

データのビット 0 はキャリー・フラグに入り、キャリー・フラグの状態はデータのビット 7 に入る。

【例】

IY=2345H, d=ABH, (22F0H)=55H, CY=0 であるときに、この命令を実行すると、

(22F0H)=2AH,


C	Z	P/V	S	N	H
1	0	0	0	0	0

RR r

(Rotate right Reg. r through carry)


M=2
T=8(4, 4)

【オブジェクト・コード】



r	rの値	ニーモニック	オブジェクト・コード
B	000	RR B	18H
C	001	RR C	19H
D	010	RR D	1AH
E	011	RR E	1BH
H	100	RR H	1CH
L	101	RR L	1DH
A	111	RR A	1FH

【命令の機能】



レジスタ r の内容を1ビット右にシフトする。レジスタ r のビット0は、キャリー・フラグに入り、キャリー・フラグの状態はレジスタ r のビット7に入る。

【例】

Reg.E=55H, CY=0であるときに、RR E命令を実行すると、

Reg.E=2AH,


C	Z	P/V	S	N	H
1	0	0	0	0	0

RRA


(Rotate right Acc. through carry)

M=1
T=4

【オブジェクト・コード】



【命令の機能】



アキュムレータの内容を1ビット右にシフトする。アキュムレータのビット0はキャリー・フラグに入り、キャリー・フラグの状態はアキュムレータのビット7

に入る。

この命令の機能は、RR r命令の場合のr=Aのときと同じであるが、この命令のほうが命令の長さが短く、実行速度も速い。ただし、フラグ・レジスタの変化は少し異なる。

【例】

Reg.A=55H, CY=0であるときに、この命令を実行すると、

Reg.A=2AH,

C	Z	P/V	S	N	H
1	●	●	●	0	0


M=4

RRC (HL)


(Rotate right location (HL) circular)

T=15(4, 4, 4, 3)

【オブジェクト・コード】



【命令の機能】



レジスタ・ペア HL で示されるアドレスのデータを、1ビット右にシフトする。データのビット0はデータのビット7とキャリー・フラグに入る。

【例】

HL=2345H, (2345H)=55Hであるときに、この命令を実行すると、

(2345H)=AAH,


C	Z	P/V	S	N	H
1	0	1	1	0	0

RRC (IX+d)

(Rotate right location)
(IX+d) circular

M=6
T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



インデックス・レジスタ IX とディスプレイメント d の和で示されるアドレスのデータを1ビット右にシフトする。

データのビット0はキャリー・フラグとデータのビット7に入る。


【例】

IX=2345H, d=67H, (23ACH)=55H であるときに、この命令を実行すると、

(23ACH)=AAH,

C	Z	P/V	S	N	H
1	0	1	1	0	0

【命令の機能】




RRC (IY+d)

(Rotate right location)
(IY+d) circular

M=6
T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



インデックス・レジスタ IY とディスプレイメント d の和で示されるアドレスのデータを1ビット右にシフトする。

データのビット0はキャリー・フラグとデータのビット7に入る。


【例】

IY=2345H, d=ABH, (22F0H)=55H であるときに、この命令を実行すると、

(22F0H)=AAH,

C	Z	P/V	S	N	H
1	0	1	1	0	0


【命令の機能】



RRC r


(Rotate right Reg. r circular) M=2
T=8(4, 4)

【オブジェクト・コード】



r	rの値	ニーモニック	オブジェクト・コード
B	000	RRC B	08H
C	001	RRC C	09H
D	010	RRC D	0AH
E	011	RRC E	0BH
H	100	RRC H	0CH
L	101	RRC L	0DH
A	111	RRC A	0FH

【命令の機能】



レジスタ r の内容を 1 ビット右にシフトする。レジスタ r のビット 0 はキャリー・フラグとレジスタ r のビット 7 に入る。

【例】


Reg.E=55H であるときに、この命令を実行すると、
Reg.E=AAH,

C	Z	P/V	S	N	H
1	0	1	1	0	0


RRCA

(Rotate right Acc. circular) M=1
T=4

【オブジェクト・コード】



【命令の機能】



アキュムレータの内容を 1 ビット右にシフトする。アキュムレータのビット 0 は、キャリー・フラグとアキュムレータのビット 7 に入る。

この命令の機能は RRC r 命令において、r=A とした場合と同じであるが、この命令のほうが長さが短く、実行速度も速い。ただし、フラグ・レジスタの変化が少し異なる。

【例】

Reg.A=55H であるときに、この命令を実行すると、
Reg.A=AAH,


C	Z	P/V	S	N	H
1	0	1	1	0	0

RRD


(Rotate Digit right and left between
Acc. and location (HL))

M=5
T=18(4, 4, 3, 4, 3)

【オブジェクト・コード】



【命令の機能】



レジスタ・ペア HL で示されるアドレスのデータの
上位 4 ビットを低位 4 ビットに移動し、低位 4 ビット
をアキュムレータの低位 4 ビットに移動する。


アキュムレータの低位 4 ビットはデータの上位 4 ビ
ットに移動される。

【例】

HL=2345H, (2345H)=67H, Reg.A=89H であるとき
に、この命令を実行すると、

(2345H)=96H,
Reg.A=87H,


C	Z	P/V	S	N	H
●	0	1	1	0	0



RST n

(Restart to location n) M=3
T=11(5, 3, 3)

【オブジェクト・コード】



n	t の値	ニーモニック	オブジェクト・コード
00H	000	RST 00H	C7H
08H	001	RST 08H	CFH
10H	010	RST 10H	D7H
18H	011	RST 18H	DFH
20H	100	RST 20H	E7H
28H	101	RST 28H	EFH
30H	110	RST 30H	F7H
38H	111	RST 38H	FFH

【命令の機能】

$(SP-1) \leftarrow PC_H, (SP-2) \leftarrow PC_L,$
 $PC_H \leftarrow 0, PC_L \leftarrow n, SP \leftarrow SP-2)$

スタックに PC の値をセーブした後、n 番地へジャンプする。スタック・ポインタ SP は 2 だけ減じられる。フラグ・レジスタの状態は変化しない。

この命令の機能は、00H~38H に対する CALL 命令 (CALL 00H~CALL 38H) とまったく同じであるが、CALL 命令が 3 バイト命令であるのに対して、この命令は 1 バイトである。

モード 0 および 1 の割り込みモードでは、この命令がベクトルとして使われる。

【例】

SP=2000H であるときに、1000H 番地において、RST 28H 命令を実行すると、

(1FFFH)=10H, (1FFEH)=01H, SP=1FFEH
となり、0028H へジャンプする。


SBC A, n

(Subtract n from Acc. with carry)

M=2

T=7(4, 3)

【オブジェクト・コード】



【命令の機能】

$(A \leftarrow A - n - CY)$

アキュムレータの内容から n とキャリー・フラグの状態(0/1)を引き、結果をアキュムレータにストアする。

【例】

- ① Reg.A=55H, CY=1 であるときに、SBC A, 28H

命令を実行すると、

Reg.A=2CH(55H-28H-1),

C	Z	P/V	S	N	H
0	0	0	0	1	1

- ② Reg.A=55H, CY=1 であるときに、SBC A, 67H 命令を実行すると、

Reg.A=EDH(55H-67H-1),

C	Z	P/V	S	N	H
1	0	0	1	1	1


SBC A, (HL)

(Subtract location (HL) from Acc. with carry)

M=2

T=7(4, 3)

【オブジェクト・コード】



【命令の機能】

$(A \leftarrow A - (HL) - CY)$

アキュムレータの内容から、レジスタ・ペア HL で示されるアドレスのデータとキャリー・フラグの状態(0/1)を引き、結果をアキュムレータにストアする。

【例】

Reg.A=55H, CY=1, HL=2345H, (2345H)=28H であるときに、この命令を実行すると、

Reg.A=2CH(55H-28H-1),

C	Z	P/V	S	N	H
0	0	0	0	1	1


SBC A, (IX+d)

(Subtract location (IX+d) from Acc. with carry)

M=5

T=19(4, 4, 3, 5, 3)

【オブジェクト・コード】



【命令の機能】

$(A \leftarrow A - (IX + d) - CY)$

アキュムレータの内容から、インデックス・レジスタ IX とディスプレイメント d の和で示されるアドレ

スのデータとキャリー・フラグの状態(0/1)を引き、結果をアキュムレータにストアする。

【例】

Reg.A=55H, CY=1, IX=2345H, (23ACH)=28H であるときに、SBC A, (IX+67H) 命令を実行すると、

Reg.A=2CH(55H-28H-1),


C	Z	P/V	S	N	H
0	0	0	0	1	1

SBC A, (IY+d)

(Subtract location(IY+d)
from Acc. with carry)

M=5
T=19(4, 4, 3, 5, 3)

【オブジェクト・コード】



【命令の機能】 (A←A-(IY+d)-CY)

アキュムレータの内容から、インデックス・レジスタ IY とディスプレースメント d の和で示されるアドレスの内容とキャリー・フラグの状態(1/0)を引き、結果をアキュムレータにストアする。

【例】
Reg.A=55H, CY=1, IY=2345H, d=ABH, (22F0H)=28H であるときに、この命令を実行すると、
Reg.A=2CH (55H-28H-1)。


C	Z	P/V	S	N	H
0	0	0	0	1	1

SBC HL, ss

(Subtract Reg.pair ss
from HL with carry)

M=4
T=15(4, 4, 4, 3)

【オブジェクト・コード】



ss	ssの値	ニーモニック	オブジェクト・コード
BC	00	SBC HL, BC	42H
DE	01	SBC HL, DE	52H
HL	10	SBC HL, HL	62H
SP	11	SBC HL, SP	72H

【命令の機能】 (HL←HL-ss-CY)

レジスタ・ペア HL の内容から、レジスタ・ペア ss

の内容とキャリー・フラグの状態(1/0)を引き、結果を HL にストアする。

【例】

① HL=2345H, BC=1234H, CY=1 であるときに、SBC HL, BC 命令を実行すると、

HL=1110H,

C	Z	P/V	S	N	H
0	0	0	0	1	0

② HL=2345H, DE=4567H, CY=1 であるときに、SBC HL, DE 命令を実行すると、

HL=DDDDH,


C	Z	P/V	S	N	H
1	0	0	1	1	1

SBC A, r

(Subtract Reg. r from Acc. with carry)

M=1
T=4

【オブジェクト・コード】



r	rの値	ニーモニック	オブジェクト・コード
B	000	SBC A, B	98H
C	001	SBC A, C	99H
D	010	SBC A, D	9AH
E	011	SBC A, E	9BH
H	100	SBC A, H	9CH
L	101	SBC A, L	9DH
A	111	SBC A, A	9FH

【命令の機能】

(A←A-r-CY)

アキュムレータの内容から、レジスタ r とキャリー・フラグの状態(1/0)を引き、結果をアキュムレータにストアする。

【例】

① Reg.A=55H, CY=1, Reg.B=28H であるときに、SBC A, B 命令を実行すると、

Reg.A=2CH,

C	Z	P/V	S	N	H
0	0	0	0	1	1

② Reg.A=55H, CY=1, Reg.L=67H であるときに、SBC A, L 命令を実行すると、


Reg.A=EDH,

C	Z	P/V	S	N	H
1	0	0	1	1	1

SCF

(Set carry flag) M=1
T=4

【オブジェクト・コード】



【命令の機能】



(CY←1)

フラグ・レジスタ中のキャリー・フラグをセット(1)する。

SET b, (HL)

(Set bit b of location (HL)) M=4
T=15(4, 4, 4, 3)

【オブジェクト・コード】



b	bの値	ニーモニック	オブジェクト・コード
0	000	SET 0, (HL)	C6H
1	001	SET 1, (HL)	CEH
2	010	SET 2, (HL)	D6H
3	011	SET 3, (HL)	DEH
4	100	SET 4, (HL)	E6H
5	101	SET 5, (HL)	EEH
6	110	SET 6, (HL)	F6H
7	111	SET 7, (HL)	FEH

【命令の機能】

((HL)_b←1)

レジスタ・ペア HL で示されるアドレスのデータのビット b を 1 にする。

フラグ・レジスタの状態は変化しない。





【例】

HL=2345H, (2345H)=55H であるときに, SET 7, (HL) 命令を実行すると, (2345H)=D5H となる。

SET b, (IX+d)

(Set bit b of location (IX+d)) M=6
T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



b	bの値	ニーモニック	オブジェクト・コード
0	000	SET 0, (IX+d)	C6H
1	001	SET 1, (IX+d)	CEH
2	010	SET 2, (IX+d)	D6H
3	011	SET 3, (IX+d)	DEH
4	100	SET 4, (IX+d)	E6H
5	101	SET 5, (IX+d)	EEH
6	110	SET 6, (IX+d)	F6H
7	111	SET 7, (IX+d)	FEH

【命令の機能】

((IX+d)_b←1)

インデックス・レジスタ IX とディスプレースメント d の和で示されるアドレスのデータのビット b を 1 にする。

フラグ・レジスタの状態は変化しない。

【例】

IX=2345H, d=67H, (23ACH)=55H であるときに, SET 1, (IX+d) 命令を実行すると, (23ACH)=57H となる。


SET b, (IY+d)

(Set bit b of location (IY+d))

M=6

T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



b	bの値	ニーモニック	オブジェクト・コード
0	000	SET b, (IY+d)	C6H
1	001	SET b, (IY+d)	CEH
2	010	SET b, (IY+d)	D6H
3	011	SET b, (IY+d)	DEH
4	100	SET b, (IY+d)	E6H
5	101	SET b, (IY+d)	EEH
6	110	SET b, (IY+d)	F6H
7	111	SET b, (IY+d)	FEH

【命令の機能】

$((IY+d)_b \leftarrow 1)$

インデックス・レジスタ IY とディスプレイメント d の和で示されるアドレスのデータのビット b を 1 にする。

フラグ・レジスタの状態は変化しない。

【例】

IY=2345H, d=ABH, (22F0H)=55H であるときに, SET 5, (IY+d) 命令を実行すると, (22F0H)=75H となる。


SET b, r

(Set bit b of Reg. r)

M=2

T=8(4, 4)

【オブジェクト・コード】



ビット b	レジスタ r							
	B	C	D	E	H	L	A	
0	C0	C1	C2	C3	C4	C5	C7	
1	C8	C9	CA	CB	CC	CD	CF	
2	D0	D1	D2	D3	D4	D5	D7	
3	D8	D9	DA	DB	DC	DD	DF	
4	E0	E1	E2	E3	E4	E5	E7	
5	E8	E9	EA	EB	EC	ED	EF	
6	F0	F1	F2	F3	F4	F5	F7	
7	F8	F9	FA	FB	FC	FD	FF	

【命令の機能】

$(r_b \leftarrow 1)$

レジスタ r のビット b を 1 にする。フラグ・レジスタの状態は変化しない。

【例】

Reg.B=55H であるときに, SET 1, B 命令を実行すると, Reg.B=57H となる。


SLA (HL)

(Shift location (HL) left arithmetic)


M=4

T=15(4, 4, 4, 3)

【オブジェクト・コード】



【命令の機能】



レジスタ・ペア HL で示されるアドレスのデータを、1ビット左にシフトする。データのビット7はキャリー・フラグに入り、データのビット0にはゼロが入る。

【例】

HL=2345H, (2345H)=55H であるときに、この命令を実行すると、
(2345H)=AAH,

C	Z	P/V	S	N	H
0	0	1	1	0	0


SLA (IX+d)

(Shift location (IX+d) left arithmetic)


M=6

T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



【命令の機能】



インデックス・レジスタ IX とディスプレイメント d の和で示されるアドレスのデータを、1ビット左にシフトする。データのビット7はキャリー・フラグに入り、ビット0にはゼロが入る。

【例】

IX=2345H, d=67H, (23ACH)=AAH であるときに、この命令を実行すると、
(23ACH)=54H,

C	Z	P/V	S	N	H
1	0	0	0	0	0


SLA (IY+d)

(Shift location (IY+d) left arithmetic)


M=6

T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



【命令の機能】



インデックス・レジスタ IY とディスプレイメント d の和で示されるアドレスのデータを1ビット左にシフトする。

データのビット7はキャリー・フラグに入り、ビット0にはゼロが入る。

【例】


IY=2345H, d=ABH, (22F0H)=AAH であるときに、この命令を実行すると、
(22F0H)=54H,

C	Z	P/V	S	N	H
1	0	0	0	0	0

SLA r


(Shift Reg. r left arithmetic) M=2 T=8(4, 4)

【オブジェクト・コード】



r	rの値	ニ-モニク	オブジェクト・コード
B	000	SLA B	20H
C	001	SLA C	21H
D	010	SLA D	22H
E	011	SLA E	23H
H	100	SLA H	24H
L	101	SLA L	25H
A	111	SLA A	27H

【命令の機能】



レジスタ r の内容を 1 ビット左にシフトする。レジスタ r のビット 7 はキャリー・フラグに入り、ビット 0 にはゼロが入る。

【例】

Reg.E=AAH であるときに、SLA E 命令を実行すると、


Reg.E=54H,

C	Z	P/V	S	N	H
1	0	0	0	0	0


SRA (HL)

(Shift location (HL) right arithmetic) M=4 T=15(4, 4, 4, 3)

【オブジェクト・コード】



【命令の機能】



レジスタ・ペア HL で示されるアドレスのデータを、

1 ビット右にシフトする。

データのビット 0 はキャリー・フラグに入り、ビット 7 の状態は変化しない。

【例】

HL=2345H, (2345H)=A5H であるときに、この命令を実行すると、


(2345H)=D2H,

C	Z	P/V	S	N	H
1	0	1	1	0	0


SRA (IX+d)

(Shift location (IX+d) right arithmetic) M=6 T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



【命令の機能】



インデックス・レジスタ IX とディスプレイメント d の和で示されるアドレスのデータを 1 ビット右にシフトする。データのビット 0 はキャリー・フラグに入り、ビット 7 の状態は変らない。

【例】

IX=2345H, d=67H, (23ACH)=A5H であるときに、この命令を実行すると、

(23ACH)=D2H,


C	Z	P/V	S	N	H
1	0	1	1	0	0

SRA (IY+d)


(Shift location (IY+d)
right arithmetic)

M=6
T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



【命令の機能】



インデックス・レジスタ IY とディスプレイースメント d の和で示されるアドレスのデータを1ビット右にシフトする。

データのビット0はキャリー・フラグに入り、ビット7の状態は変わらない。

【例】

IY=2345H, d=ABH, (22F0H)=A5H であるときに、この命令を実行すると、

(22F0H)=D2H,


C	Z	P/V	S	N	H
1	0	1	1	0	0

SRA r

(Shift Reg. r right arithmetic)


M=2
T=8(4, 4)

【オブジェクト・コード】



r	rの値	ニック	オブジェクト・コード
B	000	SRA B	28H
C	001	SRA C	29H
D	010	SRA D	2AH
E	011	SRA E	2BH
H	100	SRA H	2CH
L	101	SRA L	2DH
A	111	SRA A	2FH

【命令の機能】



レジスタ r の内容を1ビット右にシフトする。レジスタ r のビット0はキャリー・フラグに入り、ビット7の状態は変わらない。

【例】

Reg.E=A5H であるとき、SRA E 命令を実行すると、

Reg.E=D2H,


C	Z	P/V	S	N	H
1	0	1	1	0	0

SRL (HL)


(Shift location (HL) right logical)

M=4
T=15(4, 4, 4, 3)

【オブジェクト・コード】



【命令の機能】



レジスタ・ペア HL で示されるアドレスのデータを、1ビット右にシフトする。データのビット0はキャリー・フラグに入り、ビット7にはゼロが入る。

【例】

HL=2345H, (2345H)=A5H であるときに、この命令を実行すると、


(2345H)=52H,

C	Z	P/V	S	N	H
1	0	0	0	0	0


SRL (IX+d)

(Shift location (IX+d)) M=6
right logical T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



【命令の機能】



インデックス・レジスタ IX とディスプレイメント d の和で示されるアドレスのデータを1ビット右にシフトする。データのビット0はキャリー・フラグに入り、ビット7には0が入る。

【例】

IX=2345H, d=67H, (23ACH)=A5H であるときに、この命令を実行すると、


(23ACH)=52H,

C	Z	P/V	S	N	H
1	0	0	0	0	0


SRL (IY+d)

(Shift location (IY+d)) M=6
right logical T=23(4, 4, 3, 5, 4, 3)

【オブジェクト・コード】



【命令の機能】



インデックス・レジスタ IY とディスプレイメント d の和で示されるアドレスのデータを1ビット右にシフトする。

データのビット0はキャリー・フラグに入り、ビット7にはゼロが入る。

【例】

IY=2345H, d=ABH, (22F0H)=A5H であるときに、この命令を実行すると、


(22F0H)=52H,

C	Z	P/V	S	N	H
1	0	0	0	0	0

SRL r


(Shift Reg. r right logical) M=2
T=8(4, 4)

【オブジェクト・コード】



r	rの値	ニ-モニ-ック	オブジェクト・コード
B	000	SRL B	38H
C	001	SRL C	39H
D	010	SRL D	3AH
E	011	SRL E	3BH
H	100	SRL H	3CH
L	101	SRL L	3DH
A	111	SRL A	3FH

【命令の機能】



レジスタ r の内容を1ビット右にシフトする。レジスタ r のビット0はキャリー・フラグに入り、ビット7にはゼロが入る。

【例】

Reg.L=A5H であるときに、SRL L 命令を実行すると、

Reg.L=52H,

C	Z	P/V	S	N	H
1	0	0	0	0	0

SUB (HL)

(Subtract location (HL) from Acc.) M=2
T=7(4, 3)

【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	0	0	1	0	1	1	0

96H

【命令の機能】

(A←A-(HL))

アキュムレータから、レジスタ・ペア HL で示されるアドレスのデータを引き、結果をアキュムレータに

ストアする。

【例】

HL=2345H, (2345H)=55H, Reg.A=78H であるとき、この命令を実行すると、

Reg.A=23H,

C	Z	P/V	S	N	H
0	0	1	0	1	0

SUB (IX+d)

(Subtract location (IX+d) from Acc.) M=5
T=19(4, 4, 3, 5, 3)


【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	1	0	1	1	1	0	1

DDH

1	0	0	1	0	1	1	0
---	---	---	---	---	---	---	---

96H



【命令の機能】

(A←A-(IX+d))

インデックス・レジスタ IX とディスプレイースメント

d の和で示されるアドレスのデータを、アキュムレータから引き、結果をアキュムレータにストアする。

【例】

Reg.A=55H, IX=2345H, d=67H, (23ACH)=78H であるときに、この命令を実行すると、

Reg.A=DDH,

C	Z	P/V	S	N	H
1	0	0	1	1	1

SUB (IY+d)

(Subtract location (IY+d) from Acc.) M=5
T=19(4, 4, 3, 5, 3)


【オブジェクト・コード】

7	6	5	4	3	2	1	0
1	1	1	1	1	1	0	1

FDH

1	0	0	1	0	1	1	0
---	---	---	---	---	---	---	---

96H



【命令の機能】

(A←A-(IY+d))

インデックス・レジスタ IY とディスプレイースメント

d の和で示されるアドレスのデータを、アキュムレータから引き、結果をアキュムレータにストアする。

【例】

Reg.A=55H, IY=2345H, d=ABH, (22F0H)=78H であるときに、この命令を実行すると、


Reg.A=DDH,

C	Z	P/V	S	N	H
1	0	0	1	1	1

SUB r

(Subtract Reg. r from Acc.) M=1
T=4

【オブジェクト・コード】



r	rの値	ニックネーム	オブジェクト・コード
B	000	SUB B	90H
C	001	SUB C	91H
D	010	SUB D	92H
E	011	SUB E	93H
H	100	SUB H	94H
L	101	SUB L	95H
A	111	SUB A	97H

【命令の機能】

(A ← A - r)

アキュムレータからレジスタ r の内容を引き、結果をアキュムレータにストアする。

【例】

① Reg.A=55H, Reg.D=78H であるとき、SUB D 命令を実行すると、

Reg.A=DDH,

C	Z	P/V	S	N	H
1	0	0	1	1	1

② Reg.A=XXH(何でもよい)であるときに、SUB A 命令を実行すると、


Reg.A=00H,

C	Z	P/V	S	N	H
0	1	0	0	1	0

SUB n

(Subtract n from Acc.) M=2
T=7(4, 3)

【オブジェクト・コード】



【命令の機能】

(A ← A - n)

アキュムレータからイミディエイト・データ n を

引き、結果をアキュムレータにストアする。

【例】

Reg.A=55H であるときに、SUB 23H 命令を実行すると、


Reg.A=32H,

C	Z	P/V	S	N	H
0	0	0	0	1	0

XOR (HL)

(Exclusive OR location (HL) and Acc.) M=2
T=7(4, 3)

【オブジェクト・コード】



【命令の機能】

(A ← A ⊕ (HL))

レジスタ・ペア HL で示されるアドレスのデータと、アキュムレータの内容との排他論理和をとり、結果を

アキュムレータにストアする。

【例】

Reg.A=55H, HL=2345H, (2345H)=5AH であるとき、この命令を実行すると、

Reg.A=0FH,

C	Z	P/V	S	N	H
0	0	1	0	0	0


XOR (IX+d)

(Exclusive OR location
(IX+d) and Acc.)

M=5

T=19(4, 4, 3, 5, 3)

【オブジェクト・コード】



【命令の機能】

(A ← A ⊕ (IX + d))

インデックス・レジスタ IX とディスプレースメント d の和で示されるアドレスのデータとアキュムレータ

の内容との排他論理和をとり、結果をアキュムレータにストアする。

【例】

Reg.A=55H, IX=2345H, d=67H, (23ACH)=A5H
であるときに、この命令を実行すると、

Reg.A=F0H,

C	Z	P/V	S	N	H
0	0	1	1	0	0


XOR (IY+d)

(Exclusive OR location
(IY+d) and Acc.)

M=5

T=19(4, 4, 3, 5, 3)

【オブジェクト・コード】



【命令の機能】

(A ← A ⊕ (IY + d))

インデックス・レジスタ IY とディスプレースメント d の和で示されるアドレスのデータと、アキュムレー

タの内容との排他論理和をとり、結果をアキュムレータにストアする。

【例】

Reg.A=A5H, IY=2345H, d=ABH, (22F0H)=48H
であるときに、この命令を実行すると、

Reg.A=EDH,

C	Z	P/V	S	N	H
0	0	1	1	0	0

XOR r

(Exclusive OR Reg. r and Acc.)

M=5

T=19(4, 4, 3, 5, 3)

【オブジェクト・コード】



【命令の機能】

(A ← A ⊕ r)

アキュムレータの内容とレジスタ r の内容との排他

論理和をとり、結果をアキュムレータにストアする。

【例】

① Reg.A=46H, Reg.D=D4H であるときに、XOR D 命令を実行すると、

Reg.A=92H,

C	Z	P/V	S	N	H
0	0	0	1	0	0

② Reg.A=XXH(何でもよい) であるときに、XOR A 命令を実行すると、


Reg.A=00H,

C	Z	P/V	S	N	H
0	1	1	0	0	0

XOR n

M=2
(Exclusive OR n and Acc.) T=7(4, 3)

【オブジェクト・コード】



【命令の機能】

$$(A \leftarrow A \oplus n)$$

アキュムレータの内容とイミューディエイト・データ

nとの排他論理和をとり、結果をアキュムレータにストアする。

【例】

Reg.A=55Hであるときに、XOR AAH命令を実行すると、

Reg.A=FFH,

C	Z	P/V	S	N	H
0	0	1	1	0	0

Z 80 のプログラム例

ここではZ 80のプログラムの中に必ず現われるといっても過言ではない、基本的なサブルーチンを紹介いたします。

■ブロック移動(Block Move) (Prog①)

長さ4096バイトのブロック・データをメモリ内で移動するプログラムです。このプログラムはSRCEという名のバッファのデータ、4096バイトをDESTという名のバッファに移動します。


■メモリ・クリア(Memory Clear) (Prog②)

長さ4096バイトのバッファ(BUFFER)を、アキュムレータの内容によりクリアするプログラムです。このプログラムの動作原理はブロック移動で、まずバッファの先頭をアキュムレータのデータでクリアしておき、次にLDIR命令を用いてバッファ内全体を先頭のデータで満たします。図24にこのプログラムの動作を示します。

■タイミング・ループ (Prog③)

タイミング・ループ・プログラムの例です。このプログラムはレジスタ・ペアBCの値を1ずつ減じ、ゼロ

〈図24〉Prog②の動作。LDIR命令により(HL)→(DE)の操作を4095回繰り返す



になるまで同一ループを繰り返します。このサブ・ルーチンに入ってから抜け出るまでの時間Tは、

$$T = (BC - 1) \times 26 + 31 \quad (\text{ステート})$$

となります。したがって、Z 80 Aが4 MHzで動作しているものとする、BC=10000₁₀であるときの時間は、

$$(10000 - 1) \times 26 + 31 = 260,005 \quad (\text{ステート})$$

約65 msとなります。

■ストリング・データの比較 (Prog④)

二つのストリング・データを比較するサブルーチンです。二つのデータの先頭アドレスをレジスタ・ペアDE、およびHLにセットし、データの長さをレジスタCにセットして、このサブルーチンをコールします。


比較結果はフラグ・レジスタにセットされますが、両者が等しいときにはゼロ・フラグがセットされ、レジスタ・ペアDEで示すデータのほうが大きいときには、キャリー・フラグがゼロになり、その反対である場合はキャリー・フラグが“1”になります。

■ブロック・データの左回転 (Prog⑤)


ブロック・データを左回転するサブルーチンです。データの先頭アドレスをレジスタ・ペアHLにセットし、データの長さをBCにセットして、このサブルーチンをコールします。

このプログラムの動作を図25に示します。


〈図25〉Prog⑤の動作



〈図26〉 Prog⑥の動作



〈図28〉 Prog⑧の動作



■ブロック・データの右回転 (Prog⑥)

ブロック・データを右回転するサブルーチンです。データの先頭アドレスを、レジスタ・ペアHLにセットし、データの長さをBCにセットして、このサブルーチンをコールします。このプログラムの動作を、図26に示します。

■ブロック・データの

ディジット単位の左回転(Prog⑦)

ブロック・データをディジット単位(4ビット)で左回転するプログラムです。データの先頭アドレスをレジスタ・ペアHLにセットし、データの長さをレジスタCにセットし、このサブルーチンをコールします。

このプログラムはRLD命令の使いかたを学ぶよい例になると思います。図27にこのプログラムの動作を示します。

■ブロック・データの


ディジット単位の右回転(Prog⑧)

ブロック・データをディジット(4ビット)単位で右回転するプログラムで、これはRRD命令の使用法を示しています。データの先頭アドレスをレジスタ・ペアHLにセットし、データの長さをレジスタCにセットして、このサブ・ルーチンをコールします。このプログラムの動作を図28に示します。


■10進加算(Decimal Add) (Prog⑨)

二つのオペランド、OP1とOP2の10進和を求め、

〈図27〉 Prog⑦の動作



〈図29〉 Prog⑨の動作



結果をOP1にストアするサブルーチンです。レジスタ・ペアDEにOP1のアドレス、HLにOP2のアドレスをセットし、レジスタCにオペランドの長さをセットして、このサブルーチンをコールします。この例では両オペランドの長さは等しいものと仮定します。

図29にこのプログラムの動作を示します。オーバフローが起こると、サブルーチンを抜け出すときにキャリー・フラグがセットされます。


■10進減算(Decimal Subtract) (Prog⑩)

二つのオペランド、OP1とOP2の10進差を求め、結果をOP1にストアするプログラムです。OP1およびOP2のアドレスを、それぞれレジスタ・ペアDE、およびHLにセットし、オペランドの長さをレジスタCにセットし、このサブ・ルーチンをコールします。

このプログラムではOP1とOP2の長さは等しく、かつOP1 \geq OP2であると仮定しています。このプログラムの動作を図30に示します。このプログラムと前出のProg⑨とを比較してみれば明らかのように、異なるのはADC命令とSBC命令だけです。

■テーブル・ジャンプ(Table Jump) (Prog⑪)

レジスタLの値にしたがって、異なるルーチンにジャンプするプログラムです。レジスタLの値が00Hであると、ROUT00へジャンプし、01HであるとROUT01へジャンプします。またレジスタLの値がFEHであるとROUTFE、FFHであるとROUTFFへジャンプします。



〈図30〉
Prog 10の動作

このプログラムは、レジスタLの値を2倍し、それに各ルーチンのアドレス・テーブルのベース・アドレス(TABLE)を加え、各ルーチンのアドレスを求めジャンプします。

■コード変換(Translate) (Prog 11)

コード変換を行うサブ・ルーチンです。このプログラムはレジスタCのデータを、コード変換テーブルを用いてコード変換をします。レジスタCの値と変換テーブルのベース・アドレス(TABLE)を加えて得られたアドレスのデータを、アキュムレータにロードします。アキュムレータのデータが変換されたデータです。

■コード・デコーダ(Code Decoder) (Prog 12)

アキュムレータに入っているデータの内容をチェックし、それがレパートリにある場合にのみ、データごとに異なるルーチンへジャンプします。このプログラムにおけるコードのレパートリは、A, B, P, S, Y, Zです。

アキュムレータのデータがこれらのコードと一致すると、ROUTA~ROUTZへジャンプします。もしレパートリにない場合には、ゼロ・フラグをクリアしてリターンします。

■ASCII→16進変換 (Prog 13)

ASCII文字データを16進数に変換するプログラムです。このプログラムは文字データ0(30H)~9(39H)を00H~09Hに変換し、A(41H)~F(46H)を0AH~0FHに変換します。

0~9の場合には上位4ビットをゼロにすればすむのですが、A~Fの場合には9を加えて4AH~4FHにした後、上位4ビットをゼロにします。なお、このサブ・ルーチンは文字データが0~9, A~F以外である場合は、キャリー・フラグをセットしてリターンします。

■16進→ASCII変換 (Prog 14)

16進数をASCII文字に変換するプログラムです。このサブ・ルーチンは、アキュムレータ中の16進数データを2バイトのASCII文字に変換し、レジスタB, およびレジスタCにストアします。

いまアキュムレータのデータが5FHであったとすると、レジスタBには5(35H), レジスタCにはF(46H)がストアされます。変換はアキュムレータの上位4ビットと下位4ビットに分けて行われ、各4ビットの値が0~9である場合には30Hを加え、A~Fである場合には、いったん7を加えた後に30Hを加えます。

■string・データの表示 (Prog 15)

string・データをTTYやCRTに表示する例を二つ示します。このプログラム中のCOUTというサブ・ルーチンは、無定義ラベルのエラー表示(U)がされています。このルーチンはアキュムレータの内容をTTYやCRTに出力するルーチンであり、個々のハードウェアに依存しますので、あえて無定義のままにしています。

このプログラムには同じstring・データ(THIS IS AN MESSAGE)を表示する二つのサブ・ルーチン(DISPとDISPX)が示されています。どちらの場合においても、string・データの終りを示す、エンド・センチネル(Sentinel:見張り)はコード0FFHです。

サブ・ルーチンDISPは、レジスタ・ペアHLで示されるアドレスのデータをstring・データとして取扱います。サブ・ルーチンDISPXはCALL命令の直後から続くデータをstring・データとして取り扱います。

DISPXの方法は、string・データのラベルを定義する必要もありませんし、レジスタHLにstring・データのアドレスをロードする必要もないので、わりと便利なものです。

<Prog①> ブロック移動

```

;*****
;****          BLOCK      MOVE          ****
;*****
0000    21 000B    BMOVE: LD      HL,SRCE      ;LOAD SRCE ADDRESS
0003    11 100B          LD      DE,DEST      ;LOAD DEST ADDRESS
0006    01 0010          LD      BC,LENGTH    ;LOAD LENGTH TO MOVE
0009    ED B0          LDIR          ;MOVE DATA
;
;
000B    SRCE: DS      4096      ;SOURCE DATA
100B    DEST: DS      4096      ;DESTINATION BUFFER
1000    LENGTH EQU    DEST-SRCE  ;SRCE LENGTH
;
;
END

```

<Prog②> メモリ・クリア、アキュムレータの内容でバッファをクリアする

```

;*****
;****          MEMORY CLEAR          ****
;*****
;          A          DATA TO BE FILLED
0000    21 0C00    CLEAR: LD      HL,BUFFER      ;LOAD BUFFER ADDRESS
0003    01 FF0F          LD      BC,LENGTH-1      ;LOAD BUFFER LENGTH
0006    77          LD      (HL),A      ;CLEAR TOP OF BUFFER
0007    11 0D00          LD      DE,BUFFER+1      ;LOAD BUFFER ADDRESS
000A    ED B0          LDIR          ;FILL BUFFER WITH A
;
;
000C    BUFFER: DS      4096      ;
1000    LENGTH EQU    $-BUFFER    ;
;
;
END

```

<Prog③> タイミング・ループ

```

;*****
;****          TIMING LOOP          ****
;*****
;          BC          LOOP COUNTER
;          TIME=(BC-1)*26+31 STATES
0000    0B    TIME: DEC      BC      ;COUNT DOWN
0001    78          LD      A,B      ;COUNT EXPIRED ?
0002    B1          OR      C      ;
0003    20 FB          JR      NZ,TIME    ;NO, TIME
0005    C9          RET          ;
;
;
END

```

<Prog④> ストリング・データの比較

```

;*****
;****          COMPARE STRING DATA          ****
;*****
;          DE          OPERAND 1
;          HL          OPERAND 2
;          B          LENGTH TO COMPARE
0000    1A    COMP: LD      A,(DE)      ;LOAD OPERAND 1
0001    BE          CP      (HL)      ;COMPARE IT WITH OP2
0002    C0          RET      NZ      ;RETURN UNLESS MATCH
0003    13          INC      DE      ;BUMP OP1 POINTER
0004    23          INC      HL      ;BUMP OP2 POINTER
0005    10 F9          DJNZ    COMP      ;COMPARED ALL ?
;          ;GO TO COMP IF NOT YET
0007    C9          RET          ;RETURN WHEN OP1=OP2
;
;
END

```

<Prog⑥> ブロック・データの左回転

```

;*****
;****          ROTATE LEFT          ****
;*****
;          HL          DATA ADDRESS
;          BC          DATA LENGTH
0000      7E          ROL:  LD          A, (HL)          ;LOAD TOP OF DATA
0001      F5          PUSH         AF          ;SAVE IT WHILE
0002      54          LD          D,H          ;DE <-- HL
0003      5D          LD          E,L          ;
0004      23          INC          HL          ;ADJUST HL
0005      0B          DEC          BC          ;ADJUST LENGTH
0006      ED B0      LDIR         ;SHIFT DATA LEFT
0008      F1          POP          AF          ;RESTORE TOP OF DATA
0009      12          LD          (DE),A      ;PUT IT INTO TAIL
000A      C9          RET          ;RETURN
;
;          END

```

<Prog⑦> ブロック・データの右回転

```

;*****
;****          ROTATATE RIGHT        ****
;*****
;          HL          DATA ADDRESS
;          BC          DATA LENGTH
0000      0B          ROR:  DEC          BC          ;ADJUST LENGTH
0001      09          ADD          HL,BC      ;HL=LAST DATA ADDRESS
0002      7E          LD          A, (HL)      ;LOAD LAST DATA
0003      F5          PUSH         AF          ;SAVE IT WHILE
0004      54          LD          D,H          ;DE <-- HL
0005      5D          LD          E,L          ;
0006      2B          DEC          HL          ;ADJUST HL
0007      ED B8      LDDR         ;SHIFT RIGHT
0009      F1          POP          AF          ;RESTORE LAST DATA
000A      12          LD          (DE),A      ;PUT LAST DATA INTO TOP
000B      C9          RET          ;RETURN
;
;          END

```

<Prog⑧> ブロック・データのディジット単位の左回転

```

;*****
;****          ROTATE DIGIT LEFT      ****
;*****
;          HL          ADDRESS OF DATA TO BE ROTATED
;          C          DATA LENGTH
0000      7E          RLD:  LD          A, (HL)          ;LOAD TOP OF DATA
0001      07          RLCA         ;SWAP DIGIT
0002      07          RLCA         ;
0003      07          RLCA         ;
0004      07          RLCA         ;
0005      06 00      LD          B,0          ;
0007      09          ADD          HL,BC      ;GET LAST DATA ADDRESS
0008      41          LD          B,C          ;DATA LENGTH TO REG. B
0009      2B          RLD0:  DEC          HL          ;BACK DATA POINTER
000A      ED 6F      RLD          ;ROTATATE DIGIT LEFT
000C      10 FB      DJNZ         RLD0        ;DONE ? NO,RLD0
000E      C9          RET          ;RETURN
;
;          END

```

<Prog③> ブロック・データのディジット単位の右回転

```

;*****
;****          ROTATE DIGIT RIGHT          ****
;*****
;          HL          ADDRESS OF DATA TO BE ROTATED
;          C          DATA LENGTH
0000      E5          RRD:  PUSH  HL          ;SAVE ADDRESS WHILE
0001      06 00      LD      B,0          ;GET LAST DATA ADDRESS
0003      09          ADD     HL,BC          ;
0004      2B          DEC     HL          ;
0005      7E          LD      A,(HL)       ;LOAD LAST DATA
0006      E1          POP     HL          ;RESTORE ADDRESS
0007      41          LD      B,C          ;LENGTH TO REG. B
0008      ED 67      RRDO:  RRD          ;ROTATE DIGIT RIGHT
000A      23          INC     HL          ;
000B      10 FB      DJNZ   RRDO         ;DONE ? NO,RRDO
000D      C9          RET                ;
;
          END

```

<Prog④> 10進加算

```

;*****
;****          DECIMAL ADD          ****
;*****
;          DE          OPERAND 1 ADDRESS
;          HL          OPERAND 2 ADDRESS
;          C          OPERAND LENGTH
0000      06 00      DADD:  LD      B,0          ;
0002      09          ADD     HL,BC          ;
0003      EB          EX      DE,HL          ;DE POINTS OP2 LAST DATA
0004      09          ADD     HL,BC          ;
0005      EB          EX      DE,HL          ;DE POINTS OP1 LAST DATA
0006      41          LD      B,C          ;LENGTH TO REG. B
0007      AF          XOR     A          ;CLEAR CARRY FLAG
0008      1B          DADD0: DEC     DE          ;BACK OP1 POINTER
0009      2B          DEC     HL          ;BACK OP2 POINTER
000A      1A          LD      A,(DE)       ;LOAD OP1
000B      8E          ADC     A,(HL)       ;ADD OP1 AND OP2
000C      27          DAA          ;DECIMAL ADJUSTING
000D      12          LD      (DE),A      ;STORE RESULT INTO OP1
000E      10 F8      DJNZ   DADD0        ;DONE ? NO,DADD0
0010      C9          RET                ;
;
          END

```

<Prog⑤> 10進減算

```

;*****
;****          DECIMAL SUBTRACT        ****
;*****
;          DE          OPERAND 1 ADDRESS
;          HL          OPERAND 2 ADDRESS
;          C          OPERAND LENGTH
0000      06 00      DSUB:  LD      B,0          ;
0002      09          ADD     HL,BC          ;
0003      EB          EX      DE,HL          ;DE POINTS OP2 LAST DATA
0004      09          ADD     HL,BC          ;
0005      EB          EX      DE,HL          ;DE POINTS OP1 LAST DATA
0006      41          LD      B,C          ;LENGTH TO REG. B
0007      AF          XOR     A          ;CLEAR CARRY FLAG
0008      1B          DSUB0: DEC     DE          ;BACK OP1 POINTER
0009      2B          DEC     HL          ;BACK OP2 POINTER

```



```

000A 1A LD A, (DE) ;LOAD OP1
000B 9E SBC A, (HL) ;SUBTRACT OP2 FROM OP1
000C 27 DAA ;DECIMAL ADJUSTING
000D 12 LD (DE), A ;STORE RESULT INTO OP1
000E 10 F8 DJNZ DSUB0 ;DONE ? NO, DSUB0
0010 C9 RET ;
;
END

```

<Prog 11> テーブル・ジャンプ

```

;*****
;****          TABLE JUMP          ****
;*****
;          L          VECTOR VALUE
0000 26 00 JUMP: LD H, 0 ;ZERO TO H
0002 29 ADD HL, HL ;DOUBLE VECTOR VALUE
0003 EB EX DE, HL ;2 X VECTOR TO DE
0004 21 000D LD HL, TABLE ;LOAD TABLE ADDRESS
0007 19 ADD HL, DE ;LOAD ENTRY ADDRESS
0008 5E LD E, (HL) ;LOAD LOWER ADDRESS
0009 23 INC HL ;BUMP TABLE POINTER
000A 56 LD D, (HL) ;LOAD UPPER ADDRESS
000B EB EX DE, HL ;ROUTINE ADDRESS TO HL
000C E9 JP (HL) ;JUMP TO EACH ROUTINE
;
000D 0D02 TABLE: DW ROUT00 ;ROUTINE 00 (C=00)
000F 1D02 DW ROUT01 ;ROUTINE 01 (C=01)
0011 2D02 DW ROUT02 ;ROUTINE 02 (C=02)
;
;
;          ORG          TABLE+253*2
0207 2D12 DW ROUTFD ;ROUTINE FD (C=FD)
0209 3D12 DW ROUTFE ;ROUTINE FE (C=FE)
020B 4D12 DW ROUTFF ;ROUTINE FF (C=FF)
;
020D ROUT00: ;ROUTINE 00
;          ORG          $+10H
021D ROUT01: ;ROUTINE 01
;          ORG          $+10H
022D ROUT02: ;ROUTINE 02
;          ORG          $+4096
122D ROUTFD: ;ROUTINE FD
;          ORG          $+10H
123D ROUTFE: ;ROUTINE FE
;          ORG          $+10H
124D ROUTFF: ;ROUTINE FF
;
END

```

<Prog 12> コード変換

```

;*****
;****          TRANSLATE          ****
;*****
;          C          CODE TO BE TRANSLATED
;          A          CODE TRANSLATED
0000 06 00 XLAT: LD B, 0 ;ZERO TO REG. B
0002 21 0800 LD HL, TABLE ;LOAD TRANSLATION TABLE
;          ADDRESS
0005 09 ADD HL, BC ;GET TABLE ENTRY ADDRESS
0006 7E LD A, (HL) ;LOAD TRANSLATED CODE
0007 C9 RET ;RETURN
;
0008 TABLE: DS 256 ;TRANSLATION TABLE
;
END

```

<Prog①> コード・デコーダ

```

;*****
;****          CODE DECODER          ****
;*****
;          A          CODE TO BE DECODED
0000 DD 21 1C00 CDEC: LD IX, TABLE ;LOAD TABLE ADDRESS
0004 01 0300 LD BC, 3 ;LOAD TABLE WIDTH
0007 DD CB 00 7E CDECO: BIT 7, (IX+0) ;TABLE END ?
000B C0 RET NZ ;NOT FOUND RETURN
000C DD BE 00 CP (IX+0) ;CODE MATCH ?
000F 28 04 JR Z, CDEC1 ;YES, CDEC1
0011 DD 09 ADD IX, BC ;IX POINTS NEXT ENTRY
0013 18 F2 JR CDECO ;
0015 DD 6E 01 CDEC1: LD L, (IX+1) ;LOAD LOWER ADDRESS
0018 DD 66 02 LD H, (IX+2) ;LOAD UPPER ADDRESS
001B E9 JP (HL) ;GO TO EACH ROUTINE

;
TABLE: DB 'A' ;
DW ROUTA ;A ROUTINE
DB 'B' ;
DW ROUTB ;B ROUTINE
DB 'P' ;
DW ROUTP ;P ROUTINE
DB 'S' ;
DW ROUTS ;S ROUTINE
DB 'Y' ;
DW ROUTY ;Y ROUTINE
DB 'Z' ;
DW ROUTZ ;Z ROUTINE

;
002E 50 DB 080 ;TABLE SENTINEL

;
002F ROUTA: ;A ROUTINE
003F ROUTB: ORG $+10H ;B ROUTINE
103F ROUTP: ORG $+1000H ;P ROUTINE
104F ROUTS: ORG $+10H ;S ROUTINE
204F ROUTY: ORG $+1000H ;Y ROUTINE
205F ROUTZ: ORG $+10H ;Z ROUTINE

;
END

```

<Prog②> ASCII→16進変換

```

;*****
;****          ASCII TO HEX CONVERSION          ****
;*****
;          A          ASCII CHARACTER          (0-9, A-F)
;          HEX VALUE WILL BE RETURNED IN LOWER 4 BITS OF A.
0000 FE 30 ATOH: CP '0' ;LOWER THAN '0' ?
0002 D8 RET C ;YES, ERROR RETURN
0003 FE 3A CP '9'+1 ;0-9 ?
0005 38 09 JR C, ATOH0 ;YES, ATOH0
0007 FE 41 CP 'A' ;LOWER THAN 'A' ?
0009 D8 RET C ;YES, ERROR RETURN
000A FE 47 CP 'F'+1 ;A-F ?
000C 3F CCF ;COMPLEMENT CARRY
000D D8 RET C ;NO, ERROR RETURN
000E C6 09 ADD A, 09H ;ADJUST A-F

```

```

0010 E6 0F ATOHO: AND OFH ;CLEAR UPPER 4 BITS
0012 C9 RET ;
;
END

```

<Prog⑩> 16進→ASCII変換

```

;*****
;****          HEX TO ASCII CONVERSION          ****
;*****
;          A          HEXADECIMAL VALUE
;          BC          ASCII CHARACTER (RETURNED)
0000 F5 HTOA: PUSH AF ;SAVE HEX VALUE WHILE
0001 07 RLCA ;SWAP DIGIT
0002 07 RLCA ;
0003 07 RLCA ;
0004 07 RLCA ;
0005 CD 0011 CALL GASC ;GET ASCII CHARACTER
0008 47 LD B,A ;ASCII CHARACTER TO B
0009 F1 POP AF ;RESTORE HEX VALUE
000A E6 0F AND OFH ;CLEAR UPPER 4 BITS
000C CD 0011 CALL GASC ;GET ASCII CHARACTER
000F 4F LD C,A ;ASCII CHARACTER TO C
0010 C9 RET ;RETURN
;
; GET ASCII CHARACTER SUBROUTINE
; A          HEX DIGIT IN LOWER 4 BITS
; ASCII CHARACTER WILL BE RETURNED IN REG. A
0011 FE 0A GASC: CP 0AH ;00-09 ?
0013 38 02 JR C,GASC0 ;YES,GASC0
0015 C6 07 ADD A,07H ;ADJUST 0A-0F
0017 C6 30 GASC0: ADD A,30H ;GET ASCII CHARACTER
0019 C9 RET ;RETURN
;
END

```

<Prog⑪> ストリング・データの表示

```

;*****
;****          CONSOLE OUT STRING DATA (1)          ****
;*****
0000 21 0600 LD HL,MSG ;LOAD MESSAGE ADDRESS
0003 CD 1900 CALL DISP ;DISPLAY MESSAGE
;
0006 54 48 49 53 MSG: DB 'THIS IS AN MESSAGE',OFFH
000A 20 49 53 20
000E 41 4E 20 4D
0012 45 53 53 41
0016 47 45 FF
;
0019 7E DISP: LD A,(HL) ;LOAD MSG DATA
001A FE FF CP OFFH ;END OF MESSAGE ?
001C C8 RET Z ;YES,RETURN
001D CD 0000 CALL COUT ;DATA TO CONSOLE
0020 23 INC HL ;BUMP MSG POINTER
0021 18 F6 JR DISP ;
;
;*****
;****          CONSOLE OUT STRING DATA (2)          ****
;*****
0023 CD 3900 CALL DISPX ;DISPLAY MESSAGE
0026 54 48 49 53 DB 'THIS IS AN MESSAGE',OFFH
002A 20 49 53 20
002E 41 4E 20 4D

```

```

0032 45 53 53 41
0036 47 45 FF
;
0039 E3 DISPX: EX (SP),HL ;HL POINTS MESSAGE
003A 7E DISPX0: LD A,(HL) ;LOAD MESSAGE DATA
003B FE FF CP OFFH ;END OF MESSAGE ?
003D 23 INC HL ;BUMP MESSAGE POINTER
003E 28 05 JR Z,DISPX1 ;YES,DISPX1
0040 CD 0000 CALL COUT ;DATA TO CONSOLE
0043 18 F5 JR DISPX0 ;
0045 E3 DISPX1: EX (SP),HL ;RETURN ADDRESS TO STACK
0046 C9 RET ;RETURN
;
END

```

第3章

Z80ファミリLSI編

3.0 Z80 ファミリの周辺 LSI

▶ Z80 周辺 LSI の特徴 ◀

Z80 ファミリの周辺 LSI (ペリフェラル) として発表され、かつ現在入手可能なものは Z80 PIO, Z80 CTC, Z80 SIO, Z80 DMA, それに Z80 DART があります。図 1 に Z80 ファミリの周辺 LSI の一覧表を示します。

Z80 ファミリとは、日本語でいえば「Z80 一家」ということになり、これらの LSI は Z80 CPU 親分を中心とした子分であり、かつ Z80 一家を構成する大事な子分達であるということができます。

Z80 ファミリの周辺 LSI の名称は Z80 CPU と同じように、動作可能なクロック速度に応じて Z80, Z80A, または Z80B というヘッドが付きます。Z80 のあとに A も B も付かないものを「ノン Aバージョン (Non A version)」, A が付くものを Aバージョン, B が付くものを Bバージョンと呼びます。

当初はノン Aバージョンと Aバージョンしかなかったのですが、ノン Aバージョンという呼びかたも正しかったのですが、Bバージョンがある現在、「ノン A/Bバージョン」と呼んだほうが適切なのかもしれません。ノン Aバージョンの最高クロック速度は 2.5MHz, Aバージョンは 4 MHz, Bバージョンは 6 MHz です。

Z80 周辺 LSI の特徴

Z80 周辺 LSI を他のファミリ、例えばインテル系の 8080, 8085ファミリの周辺 LSI と比較してみると気が付くもっとも大きな特徴は、デイジー・チェーン式の優先ベクトル割り込み方式でしょう。

ご存知のように Z80 CPU にはモード 0~2 という 3 タイプの割り込み形式があります。モード 0 およびモード 1 は、Z80 CPU が発表された当時、一世を風靡していた 8080 とのコンパチビリティを持たせるために備えられた割り込みモードであり、Z80 CPU としては不本意な割り込みモードです。とはいえ揺籃期の Z80 CPU にとっては不可欠のモードあることは確かでした。

Z80 CPU にとって本命の割り込みモードは、モード 2 ベクトル割り込み方式です。このモード 2 ベクトル割り込み方式では、CPU の割り込み認識シーケンス (インタラプト・アクノウリッジ・シーケンス) において、割り込みをかけた周辺 LSI が 8 ビットの割り込みベクトルを CPU に対して送ります。

CPU はこの割り込みベクトルの値と内部のインタラプト・レジスタ (IR) とにより、メモリ上の割り込みルーチン・アドレス・テーブルをアクセスし、このテーブルに記述されたアドレスの割り込みルーチンにプログラムの制御を移します。

したがって Z80 ファミリの周辺 LSI は、すべてこのモード 2 割り込みを行う機能を持っています。図 2 に Z80 CPU のモード 2 割り込みの方法を示します。

また Z80 ファミリの周辺 LSI 間の割り込み優先順位制御方式は、Z80 ファミリ固有のものであり、大きな特徴として位置づけられるものです。Z80 ファミリの周辺 LSI 間の割り込み優先順位制御は、割り込みデイジー・チェーンにより行われます。図 3 に Z80 ファ

〈図 1〉

Z80 ファミリの周辺 LSI

(○: 入手可)
(×: 入手不可)

LSI名	フルネーム	Z80A	Z80B	機能
Z80 PIO	Parallel Input Output	○	○	パラレル I/O インターフェース
Z80 CTC	Counter Timer Circuit	○	○	カウンタ/タイマ
Z80 SIO	Serial Input Output	○	○	シリアル I/O インターフェース
Z80 DMA	Direct Memory Access	○	×	ダイレクト・メモリ・アクセス・コントローラ
Z80 DART	Dual Asynchronous Receiver/Transmitter	○	○	2チャンネル 非同期レシーバ/トランスミッタ

ミリの周辺 LSI を結ぶ割り込みデジジー・チェーンの例を示します。

Z80 ファミリの割り込みデジジー・チェーンは各周辺 LSI の IEO (インタラプト・イネーブル・アウト) 出力を、その LSI より割り込み優先順位の低い LSI の IEI (インタラプト・イネーブル・イン) 入力に接続します。そして最高の割り込み優先順位を持つ LSI の IEI 入力は常に "H" とします。

各 LSI は自分の IEI 入力の状態が "H" のときに限り、CPU に対して割り込み要求を出すことができ、割り込み要求を出すと IEO 出力を "L" にし、自分よりも割り込み優先順位の低い LSI の割り込み要求を抑えます。

CPU に割り込み要求を許可された LSI (IEI="H", $\overline{\text{IORQ}}="L", \overline{\text{MI}}="L")$ は、割り込みルーチン (プログラム) が RETI 命令を実行するのを監視しており、同命令が実行されると IEO 出力を "H" にして自分より優先度の低い LSI の割り込み要求を許可します。

このように CPU が実行する命令を盗み見て割り込み制御を行う点も Z80 ファミリ周辺 LSI の特徴です。


以上のデジジー・チェーン方式の優先ベクトル割り込み機能を、Z80 ファミリの周辺 LSI はすべて持っています。したがって Z80 ファミリにはインタラプト・コントローラという LSI は存在しません。

割り込み以外の Z80 周辺 LSI が持つ特徴はブロック・トランスファ命令 (OTIR) により、プログラミングができることです。SIO, DMA, DART などは機能が複雑であるため、コントロール・レジスタの数が多いのですが、コントロール・レジスタに対して割り当てられている I/O ポートはわずか 1 個にすぎません。

ではどのようにしてコントロール・レジスタの指定を行うのかというと、コマンドの中に次のデータが対象とするレジスタ番号を示す値 (ポインタ) をセットします。

これにより一連のコマンド列 (コマンド・チェーン) をデータとして定義しておき、一発の OTIR 命令を出せば一連のコマンド列が LSI に対して送られ (同一ポー

〈図2〉 Z80 CPU のモード 2 割り込み



トに対して)、コマンド列中にあるポインタにしたがって次つぎと必要なコントロール・レジスタに対してコマンドが書き込まれることとなります。


図4に Z80 周辺 LSI に対するコマンド・チェーンの送出方法を示します。

Z80 ファミリの LSI と Z80 CPU とのインターフェース

Z80 ファミリの LSI と Z80 CPU 間のインターフェースは DMA を除くとみな同じです。図5に Z80 ファミリの LSI と Z80 CPU 間のインターフェース例を示します。

同じファミリにありながら、DMA だけなぜ違うのかというと、DMA はその機能上 CPU と同じ立場にあるからです。したがって図5のように CPU と並べて書くとどちらが CPU でどちらが DMA であるのかほとんど見分けがつかない程度に似ています。

〈図3〉 Z80 ファミリの割り込みデジジー・チェーン



Z80 ファミリ LSI のあらし

■Z80 PIO

Z80 PIO は 2 ポート構成 (ポート A / ポート B) のパラレル・インターフェースであり、モード 0 ~ モード 3 の 4 種類のモードを持っています。それぞれは、

- ・モード 0 : 出力モード

- ・モード 1 : 入力モード
- ・モード 2 : 入 / 出力モード
- ・モード 3 : ビット・モード

で各ポートはモード 2 を除いて独立にモード設定可能ですが、モード 2 に設定できるのはポート A だけです。


ポート A をモード 2 にするときには、ポート B はモード 3 でしか使えません。また、モード 3 以外のモードでは、レディおよびストロブによりハンド・シェイクができます。

図 6 に Z80 PIO の構成およびピン接続図を示します。

■Z80 CTC

Z80 CTC は 4 チャンネルのカウンタ/タイマです。各チャンネルはシステム・クロック ϕ を 16 分の 1 または 256 分の 1 に分周できるプリスケアラと、8 ビットのダウン・カウンタを持っています。


動作モードとしては、タイマ・モードとカウンタ・モードがあり、タイマ・モードではプリスケアラの出力により 8 ビット・カウンタをカウント・ダウンしま



〈図 4〉

Z80 ファミリの LSI に対する
コマンド・チェーンの書き込み

〈図 5〉 Z80 ファミリ LSI と Z80 CPU のインターフェース




す。カウンタ・モードでは各チャンネルの外部クロック入力を8ビット・カウンタにより、カウント・ダウンします。

8ビット・カウンタがゼロになると、チャンネルのカウンタ出力にパルスが出力され、このとき同時にCPUに対して割り込みを発生することができます。Z80 CTCはシステム・タイマやポーレート・ジェネレータなどに用いることができます。


図7に Z80 CTC の構成、およびピン接続図を示します。

■Z80 SIO


Z80 SIO はまったく独立に動作できる全2重チャンネルを二つ持ったシリアル・インターフェースです。このSIOは非同期モード、同期モードはもちろんのこと、SDLCの制御までも可能な、マルチプロトコル・コミ



〈図6〉
Z80 PIOの構成図と
ピン接続図*



〈図7〉 Z80 CTCの構成図とピン接続図



ユニケーション・コントローラということが出来ます。
 このように SIO はいろいろなことができるため、コントロール・レジスタが複雑であり、使いこなすのに骨がおれますが、じっくり腰を落ち着けてがんばれば、誰にでも使える LSI であることが、お分かりいただけると思います。

図 8 に Z80 SIO の構成図を示します。

■Z80 DMA

Z80 DMA は 1 チャンネルの DMA コントローラですが、ソース・アドレス、およびデスティネーション・アドレスがプログラミングできますので、同時になければいくつかのデータ転送パスを制御できます。

この Z80 DMA はふつうのメモリ ↔ I/O のデータ転送のほかに、メモリ ↔ メモリ、I/O ↔ I/O のデータ転送も可能であり、かつサーチ動作もできます。Z80 DMA の転送速度の最大値は 2 M バイト/秒です (4 MHz, 2 サイクル・タイミングを用いたとき)。

図 9 に Z80 DMA の構成、およびピン接続図を示します。

■Z80 DART


Z80 DART は Z80 ファミリの中で一番最後に発表になった LSI であり、Dual Asynchronous Receiver/Transmitter です。つまり非同期通信チャンネルを二つ持った LSI です。この Z80 DART は Z80 SIO の機能のうちの、非同期モードの部分だけを持った LSI です。

したがってピン配置およびコントロール・レジスタの構成は Z80 SIO とまったく同じです。ただしこの DART は非同期モード専用ですので、SIO の SYNC A / SYNC B の機能をリング・インジケータの検出に用いています。


Z80 DART が発売された背景には、Z80 ファミリにはシリアル・インターフェースは SIO だけしかないので、非同期通信しかやらないユーザーには SIO は高くつきすぎ、このようなユーザーは仕方なく 8251A を使っていたというようなことが考えられます。

図 10 に Z80 DART のピン接続図を示します (構成図は図 8 参照)。

〈図 8〉 Z80 SIO の構成図 (Z80 DART も同じ)



〈図 9〉 Z80 DMA の構成とピン接続図




以上5種類の周辺LSIのほか、サイログ社ではユニバーサル・ペリフェラルと称して、SCC(Serial Communications Controller)、ASCC(Asynchronous Serial Communications Controller)、CIO(Counter/Timer and Parallel I/O Unit)という周辺LSIを提供しています。

SCCおよびASCCはZ80ファミリのSIO、およびDARTに相当し、CIOはCTCとPIOを合体させたようなものです。これらのLSIの持つ機能は、基本的にはZ80ファミリのそれと同じですが、開発された時期が比較的最近なので、内容は非常に洗練されたものになっています。

これらのLSIはCPUクロックを用いず、独立した非同期のクロックで動作するように設計されており、CPUとのデータのやりとりを制御する信号は \overline{RD} と \overline{WR} だけです。したがって、これらのLSIは基本的にはどのようなCPUともインターフェースをとることができます。

またこれらのLSIもZ80ファミリと同じく、デイジー・チェーン式の優先割り込み制御構造をとってい

〈図10〉
Z80 DARTのピン接続



ますが、おのおの \overline{INTACK} (インタラプト・アクノウリッジ)入力を持っており、かつプログラムによりデイジー・チェーンの制御(Z80CPUのRETI機能)をすることができますので、どのようなCPUを用いても、あのすばらしいデイジー・チェーンの恩恵にあずかることができます。

3.1 Z80 PIO 編

▶ Z80 Parallel I/O ◀

Z80 PIO (Parallel I/O) は、Z80 ファミリの周辺 LSI の中で最初に発表されたものであり、その機能は i8255 および MC6821 とほとんど同じです。どちらかといえば MC6821 によく似ています。Z80 PIO の概要を簡条書にして記すと次のようになります。

- ・ 5V 単一電源である。
- ・ 40ピン DIP である。
- ・ 2ポート構成である。
- ・ 四つのモードを持っている。
 - (1) 出力モード
 - (2) 入力モード
 - (3) 双方向モード
 - (4) ビット・モード
- ・ 各ポートにハンドシェイク機能がある。
- ・ Z80 CPU のモード 2 割り込みベクトルの発生機能を内蔵している。
- ・ デイジー・チェーン式割り込み制御ロジックを内蔵している。
- ・ 1ポート (B) はダーリントン・トランジスタをドライブできる。
- ・ すべての入・出力ラインは TTL コンパチブルである。

る。

Z80 PIO の構成

図 1 に PIO 全体の構成図を示します。また図 2 にポート A、およびポート B の詳細を示します。

CPU バス制御部は Z80 CPU とのコミュニケーションを管理し、内部制御ロジックは CPU バス制御部と共同で割り込み制御部、および A/B 両ポートを制御します。割り込み制御部は、割り込みデイズ・チェーンおよび割り込みベクトルの発生を制御するロジックです。


各ポートは、7個のレジスタとハンドシェイク制御ロジックとからなります。これらのレジスタは、

- (1) データ入力レジスタ
 - (2) データ出力レジスタ
 - (3) モード制御レジスタ
 - (4) マスク・レジスタ
 - (5) 入・出力選択レジスタ
 - (6) マスク制御レジスタ
 - (7) 割り込みベクトル・レジスタ
- の七つです。

〈図 1〉

Z80 PIO のブロック・ダイヤグラム

(ポート A、およびポート B の詳細については図 2 を参照のこと)



モード制御レジスタは2ビットで、前述の四つの動作モードのうちの一つを選択するのに用いられます。CPUとポートの先に接続された周辺装置との間のデータ転送は、すべてデータ出力レジスタとデータ入力レジスタを介して行われます。データ出力レジスタに書き込まれたデータをCPUは読むことができます。

したがって、データ出力レジスタにデータを書き込み、その後その内容を読むことによりPIOの機能の一部をテストすることができます。また、各ポートのハンドシェイク制御ラインはPIOと周辺装置間のデータのやりとりを制御します。

マスク・レジスタ、マスク制御レジスタ、および入・出力選択レジスタは、ビット・モードにおいてのみ用いられます。このモードでは各ポートの8本のデータ・ラインを個々に入力、または出力ラインとして指定できます。この指定を行うのが入・出力選択レジスタです。マスク・レジスタはビット・モードの割り込みに関連して用いられます。

ビット・モードでは、マスクのかかっていない任意のピンの状態が指定した状態("H"または"L")になったときに、割り込みを発生させることができます。この割り込みマスクを保持するのがマスク・レジスタです。


マスク制御レジスタは2ビットで、各ビットにより割り込みを起こすべき状態("H"または"L")の指定と、割り込み条件(ANDまたはOR)の指定を行います。この条件がANDであると、マスクのかかっていないすべてのピンが割り込みを発生する状態になったときに、CPUに対して割り込み要求が出され、条件がORの場合にはマスクのかかっていないピンのどれか一つでも割り込みを発生すべき状態になると、CPUに対して割り込み要求が出されます。

PIOはポートA、ポートBそれぞれが割り込みベクトル・レジスタを持っています。PIO内部には前項で簡単に述べたデジタリ・チェーンがしかれており、ポートA、ポートB間の割り込み優先順位制御が行われています。なお順位はポートA、ポートBの順です。


図3にPIOのピン接続図を、図4に各ピンの機能を示します。また図5にPIOのタイミングを、図6に電気的特性を示します。

図7にZ80 PIOのプログラミング・モデルを示します。Z80 PIOは2ポート(ポートA、ポートB)構成であり、各ポートには2本(レディおよびストロブ)のハンド・シェイク・ラインが付属しています。図


〈図2〉 ポートA, Bのブロック・ダイアグラム



〈図3〉 Z80 PIOのピン接続図



〈図7〉 Z80 PIOのプログラミング・モデル



B/ \bar{A}	C/ \bar{D}	セレクトされるもの
0	0	ポートAデータ
0	1	ポートAコントロール
1	0	ポートBデータ
1	1	ポートBコントロール

〈図8〉
Z80 PIO のアド
レッシング

(\overline{CE} ="L"のとき)

8にZ80 PIOの内部レジスタのアドレッシングを示します。ポートA/ポートBの選択はB/ \bar{A} により行い、データ・レジスタ/コントロール・レジスタの選択はC/ \bar{D} により行います。これら二つの信号としてはCPUのアドレス・ラインA₁, A₀がよく使われます。

Z80 PIOの動作モード

Z80 PIOには四つの動作モードがあります。

①モード0(出力モード)

〈図4〉

ピン名	ピン番号	I/O	信号名	説	明															
D ₀ ~D ₇	19, 20, 1 40, 39, 38 3, 2	I/O	Z80 CPU Data Bus	双方向性、3ステートのZ80 CPUバス。 Z80 CPUとPIO間のデータおよびコマンドの授受はこのデータ・バスを介して行われる。D ₀ がLSB。																
B/ \bar{A}	6	I	Port B or A Select	ポート・セレクト信号。 このピンの状態により、Z80 CPUとPIO間で授受されるデータまたはコマンドが対象とするポートを規定する。 H: ポートB選択 L: ポートA選択																
C/ \bar{D}	5	I	Control or Data Select	コントロール/データ選択信号。 このピンの状態により、B/ \bar{A} で選択されたポートのコントロール・ポート、またはデータ・ポートを選択する。	<table border="1"> <thead> <tr> <th>B/\bar{A}</th> <th>C/\bar{D}</th> <th>選択されるポート</th> </tr> </thead> <tbody> <tr> <td>L</td> <td>L</td> <td>ポートA・データ</td> </tr> <tr> <td>L</td> <td>H</td> <td>ポートA・コントロール</td> </tr> <tr> <td>H</td> <td>L</td> <td>ポートB・データ</td> </tr> <tr> <td>H</td> <td>H</td> <td>ポートB・コントロール</td> </tr> </tbody> </table>	B/ \bar{A}	C/ \bar{D}	選択されるポート	L	L	ポートA・データ	L	H	ポートA・コントロール	H	L	ポートB・データ	H	H	ポートB・コントロール
B/ \bar{A}	C/ \bar{D}	選択されるポート																		
L	L	ポートA・データ																		
L	H	ポートA・コントロール																		
H	L	ポートB・データ																		
H	H	ポートB・コントロール																		
\overline{CE}	4	I	Chip Enable	チップ・イネーブル信号。 このピンが"L"であるとPIOはイネーブルされる。通常はI/Oアドレス・デコーダの出力を接続する。																
ϕ	25	I	System Clock	システム・クロック。 通常はCPUクロック ϕ を用いる。 Z80 PIO 2.5MHz (max) Z80B PIO 6 MHz (max) Z80A PIO 4 MHz (max)																
$\overline{M1}$	37	I	Machine Cycle One	CPUの $\overline{M1}$ 信号を接続する("L"アクティブ)。 PIOは $\overline{M1}$ により割り込み制御ロジックの同期化(CPUとの)をはかる。 \overline{IORQ} または \overline{RD} を"H"にしてこの $\overline{M1}$ を"L"(最低2クロック期間)にすると、PIOはリセットされる。																
\overline{IORQ}	36	I	Input Output Request	CPUの \overline{IORQ} 信号を接続する("L"アクティブ)。 この信号はB/ \bar{A} , C/ \bar{D} , \overline{CE} ならびに \overline{RD} 信号と関連して、CPUとPIO間のデータの授受を制御する。 \overline{CE} , \overline{RD} , \overline{IORQ} が"L"であると、B/ \bar{A} により選択されたポートのデータがCPUに転送される。また \overline{CE} , \overline{IORQ} が"L"であると、B/ \bar{A} により選択されたポートにデータまたはコマンドが書き込まれる。																
\overline{RD}	35	I	Read	CPUの \overline{RD} 信号を接続する("L"アクティブ)。 この信号はB/ \bar{A} , C/ \bar{D} , \overline{CE} , \overline{IORQ} と関連して、CPUとPIO間で転送されるデータの方向を制御する。																
IEI	24	I	Interrupt Enable In	割り込みデジィー・チェーン用の信号で、この信号が"H"であるときに限りPIOはCPUのINTAサイクルに応じることができる。																
IEO	22	O	Interrupt Enable Out	割り込みデジィー・チェーン用の信号で、IEIが"H"でかつPIOが割り込み要求を持っていないときのみ"H"となる。IEIが"L"であるとき、またはPIOが割り込み要求を持っているときには"L"となる。																

②モード1 (入力モード)

③モード2 (双方向モード)

④モード3 (ビット・モード)

これら四つのうち、モード3のビット・モードが一番わかりやすいのでこれから説明します。

・モード3 (ビット・モード)


このモードではポートの各ビットに対して“入力”または“出力”の指定を行うことができます。CPUからモード3のポートに対してデータを出力した場合、“出

力”と指定されたビットに対してのみデータが書き込まれます。

また、CPUからモード3のポートに対してリード命令を出した場合には、“入力”と指定されたビットに対応するPIOのピンの状態と、“出力”と指定されたビットに対応する内部データ・ラッチの状態がCPUに対して送られます。したがって、ポートの全ビットを“出力”と指定して、このポートに対してデータをライトし、次にそのポートからデータをリードすると、ライトしたデータと同じものがCPUに対して送られます。

PIOの各ピンの機能

ピン名	ピン番号	I/O	信号名	説明
\overline{INT}	23	O	Interrupt Request	CPUの \overline{INT} 信号と接続する。この信号を“L”にすることにより、PIOはCPUに対して割り込み要求を行う。オープン・ドレイン型であるのでプル・アップ抵抗により、いくつかの周辺LSIの \overline{INT} 信号をワイヤードORすることができる。
A ₀ ~A ₇	15-12 10-7	I/O	Port A Bus	ポートAデータ・バス。このバスを介してPIOと周辺装置はデータの授受を行う。A ₀ がLSBである。
\overline{ASTB}	16	I	Port A Strobe	ポートAストロブ。 この信号の意味はポートAの動作モードにより異なる。 1) バイト出力モード：このストロブの立ち上がりにより、周辺装置はPIOからデータを受け取ったことを示す。 2) バイト入力モード：このストロブの立ち上がりにより、周辺装置はPIOのポートA入力データ・レジスタにデータをロードする。 3) 双方向性モード：このストロブが“L”のときにポートA出力データ・レジスタの内容がA ₀ ~A ₇ に出力される。 4) ビット・モード：この信号は使用されない。
ARDY	18	O	Register A Ready	レジスタAレディ。 この信号の意味もポートAの動作モードにより異なる。 1) バイト出力モード：この信号が“H”になると、ポートAのデータ出力レジスタにデータがロードされ、A ₀ ~A ₇ の状態が安定となり、周辺装置に対してデータを転送できることを示す。 2) バイト入力モード：この信号が“H”であると、ポートAのデータ入力レジスタが空であり、次のデータを受け取る用意のあることを示す。 3) 双方向性モード：この信号は、ポートA出力データ・レジスタにデータが準備されていることを示す。このモードでは \overline{ASTB} が“L”になるまで、データはA ₀ ~A ₇ 上に乗らない。 4) ビット・モード：この信号は使用されない。
B ₀ ~B ₇	27-34	I/O	Port B Bus	ポートBデータ・バス。 このバスの機能はA ₀ ~A ₇ と同じであるが、このバスは1.5Vで1.5mAを供給できるので、ターリントン・トランジスタをドライブできる。 B ₀ がLSBである。
\overline{BSTB}	17	I	Port B Strobe	ポートBストロブ。 この信号の機能は \overline{ASTB} のそれと同じであるが、次の違いがある。 ポートAが双方向性モードのときは、この信号は周辺装置のデータをポートA入力データ・レジスタにロードするのに用いられる。
BRDY	21	O	Register B Ready	レジスタBレディ。 この信号の機能はARDYのそれと同じであるが、次の違いがある。 ポートAが双方向性モードのときは、この信号はポートA入力データ・レジスタが空で、次のデータを受け取る用意のあることを示す。



<図6>
Z80 PIOの電気的特性

記号	パラメータ	最小値	最大値	単位	テスト条件
V_{ILC}	クロック入力の“L”電圧	-0.3	+0.45	V	
V_{IHC}	クロック入力の“H”電圧	$V_{CC}-0.6$	$V_{CC}+0.3$	V	
V_{IL}	入力“L”電圧	-0.3	+0.8	V	
V_{IH}	入力“H”電圧	+2.0	V_{CC}	V	
V_{OL}	出力“L”電圧		+0.4	V	$I_{OL}=2\text{mA}$
V_{OH}	出力“H”電圧	+2.4		V	$I_{OH}=-250\mu\text{A}$
I_{LI}	入力漏れ電流		± 10	μA	$V_{IN}=0\sim V_{CC}$
I_{LO}	フロート時の出力漏れ電流		± 10	μA	$V_{OUT}=0.4\sim V_{CC}$
I_{CC}	電源電流		100.0	mA	$V_{OH}=1.5\text{V}$
I_{OHD}	ダーリントン駆動電流	-1.5		mA	$R_{EXT}=390\Omega$

記号	パラメータ	最大値	単位
C_{CLK}	クロック入力容量	10	pF
C_{IN}	入力容量	5	pF
C_{OUT}	出力容量	10	pF

番号	記号	パラメータ	Z80-PIO		Z80A-PIO		Z80B-PIO		注
			最小値	最大値	最小値	最大値	最小値	最大値	
1	T_{cC}	クロックのサイクル・タイム	400	(1)	250	(2)	165	(1)	
2	T_{cH}	クロックの幅("H")	170	2000	105	2000	65	2000	
3	T_{cL}	クロックの幅("L")	170	2000	105	2000	65	2000	
4	$T_{c\downarrow}$	クロックの立ち下がり時間		30		30		20	
5	$T_{c\uparrow}$	クロックの立ち上がり時間		30		30		20	
6	$T_{3CS(RI)}$	\overline{RD} , \overline{IORQ} に対する \overline{CE} , \overline{BA} のセットアップ時間	50		50			50	(6)
7	T_h	ホールド・タイム	0		0		0		
8	$T_{3RI(C)}$	クロックの立ち上がりに対する \overline{RD} , \overline{IORQ} のセットアップ時間	115		115		70		
9	$T_{3RI(DO)}$	\overline{RD} , \overline{IORQ} の立ち下がりに対するデータ出力遅延時間		430		380		300	(2)
10	$T_{3RI(DO\uparrow)}$	\overline{RD} , \overline{IORQ} の立ち上がりに対するデータ出力フロート遅延時間		160		110		70	
11	$T_{3DI(C)}$	クロックの立ち上がりに対するデータ入力セットアップ時間	50		50		50		$C_L = 50pF$
12	$T_{3IO(DO\downarrow)}$	\overline{IORQ} の立ち下がりに対するデータ出力遅延時間(INTAサイクル)		340		160		120	(3)
13	$T_{3MI(C\uparrow)}$	クロックの立ち上がりに対するM1のセットアップ時間	210		90		70		
14	$T_{3MI(C\downarrow)}$	クロックの立ち下がりに対するM1のセットアップ時間(M1サイクル)	0		0		0		(8)
15	$T_{3MI(IEO)}$	M1に対するIEOの遅延時間		300		190		100	(5, 7)
16	$T_{3IEI(IEO)}$	\overline{IORQ} の立ち下がりに対するIEIのセットアップ時間(INTAサイクル)	140		140		100		(7)
17	$T_{3IEI(IEO\downarrow)}$	IEIの立ち下がりに対するIEOの遅延時間		190		130		120	(5)
18	$T_{3IEI(IEO\uparrow)}$	IEIの立ち上がりに対するIEOの遅延時間		210		160		160	(5)
19	$T_{3IO(C)}$	クロックの立ち下がりに対する \overline{IORQ} のセットアップ時間	220		200		170		
20	$T_{3C(RDY\downarrow)}$	クロックの立ち下がりに対するREADYの遅延時間		200		190		170	(5)
21	$T_{3C(RDY\uparrow)}$	クロックの立ち下がりに対するREADYの遅延時間		150		140		120	(5)
22	T_{wSTB}	\overline{STROBE} のパルス幅	150		150		120		(4)
23	$T_{3STB(C)}$	クロックの立ち下がりに対する \overline{STROBE} のセットアップ時間	220		220		150		(5)
24	$T_{3IO(PD)}$	\overline{IORQ} の立ち上がりに対するポート・データの遅延時間(モード0)		200		180		160	(5)
25	$T_{3PD(STB)}$	\overline{STROBE} の立ち上がりに対するポート・データのセットアップ時間(モード1)	260		230		190		
26	$T_{3STB(PD)}$	\overline{STROBE} の立ち下がりに対するポート・データの安定時間(モード2)		230		210		180	(5)
27	$T_{3STB(PD\uparrow)}$	\overline{STROBE} の立ち上がりに対するポート・データのフロート遅延(モード2)		200		180		160	$C_L = 50pF$
28	$T_{3PD(INT)}$	ポート・データの一致に対する \overline{INT} の遅延時間(モード3)		540		490		430	
29	$T_{3STB(INT)}$	\overline{STROBE} の立ち上がりに対する \overline{INT} の遅延時間		490		440		350	

(単位: ns)


【注】

- (1) $T_{cC} = T_{cH} + T_{cL} + T_{c\downarrow} + T_{c\uparrow}$
(2) 負荷を50pF増すことに(最高200pF) $T_{3RI(DO)}$ は10ns増える。
(3) 負荷を50pF増すことに(最高200pF) $T_{3IO(DO\downarrow)}$ は10ns増える。
(4) モード2では $T_{wSTB} > T_{3PD(STB)}$ 。
(5) 負荷を10pF増すことに(最高100pF) 2ns増える。
(6) $T_{3CS(RI)}$ の値は減らしてもよいが、減らした分だけ $T_{3RI(DO)}$ に

加える必要がある。

- (7) $2.5T_{cC} > (N-2)T_{3IEI(IEO\downarrow)} + T_{3MI(IEO)} + T_{3IEI(IEO)} + TTL$ の遅延時間。
(8) PIOをリセットするには、 $\overline{M1}$ を最低2クロック期間"L"にする必要がある。

〈図9〉 Z80 PIO モード0 タイミング。INT が“L”になるのはPIOの割り込みがイネーブルされているときだけ



Z80 PIO のモード3ポートに対するデータ・リードに関する良い点は、 \overline{RD} 信号の立ち下がりてポートの入力状態が内部にラッチされることです。このおかげでいつ変化するかわからないような入力状態を読み込む場合でも、CPU の \overline{RD} 中にデータが変化することはありません。このことはデータ・バス・パリティを付加するような場合には重要です。

モード3では“入力”と指定されたビットのピンの状態が“H”または“L”になるのをPIOが監視し、割り込みを発生する機能があります。この場合、いくつかのビットの中の一つでも割り込み発生状態になれば、割り込みを発生したり (OR 機能)、いくつかのビットがすべて割り込み発生状態になったときにのみ割り込みを発生させたりする (AND 機能) ことができます。

なおモード3ではハンドシェイク・ラインは使用されず、レディ (ARDY, BRDY)・ラインは常に“L”になります。

・モード0 (出力モード)


モード0ではポートにデータをライトすると、そのデータがPIO内部にラッチされ、ピン上に出力されます。その後レディ (ARDY または BRDY)・ラインが“H”になり、外部に対してデータの用意ができたことを知らせます。

これに対して外部からストロブ (ASTB または BSTB) を“L”にすると、その立ち上がりてレディ・ラインは再度“L”になります。このときポートの割り込みがイネーブルされていれば、割り込み要求線、INT が“L”になります。図9にモード0のタイミングを示します。

・モード1 (入力モード)

図10にモード1のタイミングを示します。モード1の動作は外部からストロブ (ASTB/BSTB) が入力

〈図10〉 Z80 PIO モード1 タイミング。INT が“L”になるのはPIOの割り込みがイネーブルされているときだけ



されることにより始まります。ストロブが“L”になるとポートのピンの状態がPIO内部にラッチされ、次にレディ (ARDY/BRDY) が“L”になり、インプット・バッファがビジーであることを外部に示します。

また、このときポートの割り込みがイネーブル状態であれば、INT が“L”になり外部からデータの入力があったことをCPUに対して示します。ここでCPUがポート・データをリードすると、再度レディ・ラインは“H”になり、インプット・バッファが空であることを外部に知らせます。

・モード2 (双方向モード)


このモードはポートAに対してのみ有効であり、ポートAの制御にポートBのBRDYおよび \overline{BSTB} も使用しますので、ポートAをモード2に設定したときには、ポートBはモード3でしか動くことができません。とはいえポートAをモード2で動かすにはレディとストロブ以外に制御線を何本か使用するのがふつうであり、この制御線としてポートBを用いればよいので何の不自由も感じないのが実情です。

図11にモード2のタイミングを示します。この図を見ればわかるように、モード2は図9のモード0と図10のモード1のタイミングを重ね合わせたようなものであり、異なるのはポートAの状態が双方向性であり、ストロブが入力されたときにのみ、ポートAにデータが乗る点です。

では図11を見ながらモード2の動作を説明しましょう。まずCPUからデータがポートAに対してライトされると、データがPIO内部のアウトプット・バッファにラッチされ、ARDYが“H”になり出力データが用意できていることを外部に知らせます。

これに対して外部からASTBが入力されると、ラッチされていたデータがポートA上に乗せられます。

〈図11〉 Z80 PIO モード2 タイミング。INTが“L”になるのは、PIOの割り込みがイネーブルされているときだけ



ARDYは \overline{ASTB} の立ち上がりにて再度“L”になり、このときポートAの割り込みがイネーブルされていればINTが“L”になり（ポートA割り込み）、アウトプット・バッファが空になったことをCPUに知らせます。

外部からの入力データ・シーケンスはデータをポートA上に乗せ、 \overline{BSTB} を“L”にすることから始まります。 \overline{BSTB} が“L”になるとPIOはポートA上のデータをインプット・バッファにラッチし、BRDYを“L”にしてインプット・バッファがビジーであることを外部に示します。


また、このときポートBの割り込みがイネーブルされていれば、INTが“L”になり（ポートB割り込み）、入力データが用意できていることをCPUに知らせます。図11には示されていませんが、BRDYはCPUがポートAのデータをリードすることにより“H”に戻ります。

このようにモード2のARDYは出力データの用意があることを外部に示し、BRDYはインプット・バッファが空であることを外部に示します。またポートAの割り込みはアウトプット・バッファが空であることをCPUに知らせ、ポートB割り込みはCPUに対して入力データの用意があることを知らせます。

PIOをモード2でかつ割り込み駆動型（Interrupt Driven）で使用する場合には、A、B両ポートの割り込みを使用するので、ビット・モードのポートBに割り込みを発生させると、ポートB割り込みの要因を識別することが困難な場合もあります。このような場合にはポートBに対して割り込みマスクをセットして、ビット・モードの割り込みを起こさせないようにする必要があります。

〈図12〉

外部信号（ \overline{RES} 、 \overline{ET} ）によるPIOのリセット



・PIOのリセット

PIOにはリセット端子はありませんが、パワーオン・クリア回路が内蔵されており、電源を投入するとPIOはリセットされます。PIOがリセットされると次のような状態になります。すなわち、

- (1) A、B両ポートのマスク・レジスタはすべてセットされ、割り込み禁止状態になります。
- (2) A、B両ポートのデータ・バスはハイ・インピーダンスにされ、ハンドシェイク信号、レディは“L”になります。そしてモード1がプリセットされます。
- (3) 割り込みベクトル・レジスタの状態は変化しません。
- (4) 各ポートの割り込みイネーブルFFはクリアされます。
- (5) 各ポートのデータ出力レジスタはゼロにリセットされます。

パワーオン・クリアのほかにPIOは \overline{RD} および \overline{IORQ} を“H”にして、 $\overline{M1}$ だけを単独に“L”にすることにより、クリアすることができます。したがって、図12のようにゲートの一つ設けるだけで、任意の時点にPIOをクリアすることができます。ただし、PIOをリセットするには最低2クロック期間 $\overline{M1}$ を“L”にする必要があります。

なおPIOにリセット入力がないのはピンの数に制限があるためです。

Z80 PIOのプログラミング

Z80 PIOに対して所望の動作を行わせるためには、以下に説明するコントロール・ワードをポートのコントロール・レジスタにロードする必要があります。コントロール・レジスタは $C/\overline{D}=1$ によりアクセスされます。

・動作モードの設定


Z80 PIOのモード・ワードを図13に示します。このモード・ワードの下位4ビットは常に“1”であり、上位2ビットにより四つのモードのうちの一つを選択します。ビット5とビット4は“Don't Care”であり、値は何であってもかまいません。

モード3のビット・モードを選択した場合には、次のコントロール・ワードは図14に示すデータ・ディレクション・ワードでなければなりません。このワード



モード・ワードの値	セレクトされるモード
0F ₁₆	モード0
4F ₁₆	モード1
8F ₁₆	モード2
CF ₁₆	モード3

〈図14〉 Z80 PIOのデータ・ディレクション・ワード



I/O_n=0 ビットn=出力
I/O_n=1 ビットn=入力

PIOのポートをモード3(ビット・モード)に設定するモード・ワード(CF₁₆)を送った直後のコントロール・ワードは、このデータ・ディレクション・ワードでなければならない。

はモード3に指定されたポートの各ビットの入/出力を規定します。このワードのビットnが“0”であると、ポートのビットnは出力となり、ビットnが“1”であると、ポートのビットnは入力となります。


・インタラプト・コントロール

図15にZ80 PIOのインタラプト・コントロール・ワードを示します。インタラプト・コントロール・ワードは2種類あります。まず下位4ビットが“0111”のコントロール・ワード(図15の上)について説明します。このワードのビット7はイネーブル・インタラプト・フラグであり、このビットが“1”であると当該ポートの割り込みは“可”となり、“0”であると“否”となります。


このワードのビット6~4はモード3においてのみ有効です。ビット4が“1”であると「このコントロール・ワードの後に図16のインタラプト・マスク・ワードがロードされるぞ」という宣言になります。

インタラプト・マスク・ワードは“入力”と指定されたビットのうち、割り込みの対象とならないビットを指定するワードです。MB_n=1であるとビットnに対してマスクがかかり、そのビットは割り込みの対象から除外されます。なおPIOはリセットされると全ビ

〈図15〉 Z80 PIOのインタラプト・コントロール・ワード。下のコントロール・ワードは、PIO中のインタラプト・イネーブルFFだけをセット/リセットするのに用いられる




〈図16〉 Z80 PIOのインタラプト・マスク・ワード



MB_n=0の場合、ビットnが
インタラプトの対象となる

〈図17〉 Z80 PIOのインタラプト・ベクトル



ポートA、ポートBに対して独立のベクトルを設定できる


ットに対してマスクを“1”にした状態になります。

インタラプト・コントロール・ワードのビット5は、マスクのかかっていないビットの割り込みを“H”で有効にするのか、“L”で有効にするのかの指定を行います。このビットが“1”であると“H”が有効であり、“0”であると“L”が有効となります。


このワードのビット6はマスクのかかっていないすべてのビットが有効極性となった場合に割り込みを発生するのか(AND機能)、あるいは1ビットでも有効極性のビットがあれば割り込みを発生させるのか(OR機能)の指定を行います。ビット6が“1”であるとAND機能が働き、“0”であるとOR機能が働きます。

次に下位4ビットが“0011”であるインタラプト・コントロール・ワード(図15の下)について説明します。このワードは割り込みに関する他の条件(マスク、AND/OR、ハイ/ロー)に影響を与えることなく、PIO内部のインタラプト・イネーブル・フリップフロップだけをセット/リセットするのに用いられます。

〈図18〉 Z80 PIO のプログラミング・フロー



〈図19〉 PIO をモード3で動かす例



- ① ポートAがPA₇を“H”にすると、ポートBに対して割り込みがかかる
- ② 割り込みをかけられたポートBは、ポートAのPA₇をクリアした後PB₀を“H”にする
- ③ PB₇が“H”なのでPA₀が“H”となりポートAに割り込みがかかる
- ④ 割り込みをかけられたポートAはポートBのPB₀をクリアした後①に戻る

ポートA: モード3
PA₇ = 出力
PA₀ = 入力, “H”で割り込み可

ポートB: モード3
PB₇ = 入力, “H”で割り込み可
PB₀ = 出力

図18にプログラミング・フローを示します。

Z80 PIO のプログラム例

・モード3 (ビット・モード)

モード3のプログラム例として図19の構成を考えます。ポートAおよびポートBは両方ともモード3とし、ポートAのビット7 (PA₇) は出力、ビット0 (PA₀) は入力とし、PA₀が“H”のときポートAは割り込み可とします。また、ポートBのビット7 (PB₇) は入力、ビット0 (PB₀) は出力とし、PB₇が“H”のときポートBは割り込み可とします。

プログラムはまずPA₇を“H”とします。これによりPB₇が“H”となるので、ポートBに割り込みがかかります。ポートBの割り込みルーチンはPA₇をクリアした後PB₀を“H”にします。PB₀が“H”になると今度はポートAの割り込みが発生し、ポートAの割り込みルーチンはPB₀をクリアした後PA₇を“H”にします。以上の過程を永遠に続けることにします。

Prog. ①に以上の動作を行うプログラムを示します。

・インタラプト・ベクトルのロード

図17にZ80 PIOのインタラプト・ベクトルを示します。PIOはポートA、ポートBそれぞれがインタラプト・ベクトル・レジスタを持っているので、各ポートに対して独立のベクトルを設定できます。

以上のZ80 PIOのプログラミングのまとめとして、

〔Prog. ①〕 Z80 PIO モード3 (図19の構成で動作する)

```

;
;
;      Z80 PIO MODE 3 PROGRAMMING
;
0000  PIOAD: EQU  0      ;PIO PORT A DATA
0001  PIOAC: EQU  1      ;PIO PORT A CONTROL
0002  PIOBD: EQU  2      ;PIO PORT B DATA
0003  PIOBC: EQU  3      ;PIO PORT B CONTROL
;
1000  STACK: EQU 1000H   ;STACK
;
;
0000 310010 BEGIN: LD  SP,STACK ;SET STACK POINTER
0003 3E01   LD  A,01H      ;SET IR
0005 ED47   LD  I,A
0007 ED5E   IM  2          ;SET MODE 2 INTERRUPT
    
```

```

;
;
;      PIO INITIALIZATION
0009 211F00      LD      HL,PACMD      ;LOAD PIO PORT A COMMAND ADDRESS
000C 0605      LD      B,PACMDL-PACMD ;LOAD PIO PORT A COMMAND LENGTH
000E 0E01      LD      C,PIOAC      ;LOAD PIO PORT A CONTROL ADDRESS
0010 EDB3      OTIR      ;LOAD COMMAND TO PIO PORT A
0012 0605      LD      B,PBCMDL-PBCMD ;LOAD PIO PORT B COMMAND LENGTH
0014 0E03      LD      C,PIOBC      ;LOAD PIO PORT B CONTROL ADDRESS
0016 EDB3      OTIR      ;LOAD COMMAND TO PIO PORT B

;
;      PIO HAS BEEN INITIALIZED
0018 3E80      LD      A,80H      ;SET PA7
001A D300      OUT     (PIOAD),A
001C FB      EI      ;ENABLE INTERRUPT
001D 18FE      JR      $      ;LOOP ETERNALLY

;
;      PIO PORT A COMMAND CHAIN
001F CF      PACMD: DB      0CFH      ;MODE 3
0020 7F      DB      07FH      ;PA7=OUTPUT
0021 B7      DB      0B7H      ;INTERRUPT CONTROL WORD
0022 FE      DB      0FEH      ;INTERRUPT MASK
0023 00      DB      AINTV-100H ;INTERRUPT VECTOR
0024      PACMDL: EQU $

;
;      PIO PORT B COMMAND CHAIN
0024 CF      PBCMD: DB      0CFH      ;MODE 3
0025 FE      DB      0FEH      ;PBO=OUTPUT
0026 B7      DB      0B7H      ;INTERRUPT CONTROL WORD
0027 7F      DB      07FH      ;INTERRUPT MASK
0028 02      DB      BINTV-100H ;INTERRUPT VECTOR
0029      PBCMDL: EQU $

;
;      PORT A INTERRUPT
0029 DB00      PAINT: IN     A,(PIOAD) ;READ PORT A
002B CB47      BIT     0,A      ;PA0="H" ?
002D CA4D00    JP      Z,ERROR ;NO, ERROR
0030 3E00      LD      A,0      ;CLEAR PORT B
0032 D302      OUT     (PIOBD),A
0034 3E80      LD      A,80H      ;SET PA7="H"
0036 D300      OUT     (PIOAD),A
0038 FB      EI      ;RE-ENABLE INTERRUPT
0039 ED4D      RETI

;
;      PORT B INTERRUPT
003B DB02      PBINT: IN     A,(PIOBD) ;READ PORT B
003D CB7F      BIT     7,A      ;PB7="H" ?
003F CA4D00    JP      Z,ERROR ;NO, ERROR
0042 3E00      LD      A,0      ;CLEAR PORT B
0044 D300      OUT     (PIOAD),A
0046 3E01      LD      A,1      ;SET PBO="H"
0048 D302      OUT     (PIOBD),A
004A FB      EI      ;RE-ENABLE INTERRUPT
004B ED4D      RETI


;
004D 76      ERROR: HLT ;ERROR STOP

;
;      ORG 0100H
0100 2900      AINTV: DW     PAINT ;PORT A VECTOR
0102 3B00      BINTV: DW     PBINT ;PORT B VECTOR


;
0104      END

```

〈図20〉 Z80 PIO をモード0で動作させる構成



〈図21〉 Z80 PIO をモード1で動作させる構成



ザイログ社のマニュアルには記述されていませんが、Z80 PIO のビット・モードの割り込みはレベル・センスではなく、エッジ・センスのようです。

つまりいったん割り込みを発生したビット・モードの入力ラインは、一度そのラインの状態を割り込みを発生しないレベルに落とす必要があります。筆者の実験では、そうしないと Prog. ① は動きませんでした。

・モード0 (出力モード)

図20にモード0のプログラム例を示すための構成を示します。ポートAの ARDY はポートBのビット7 (PB7) に接続され、ポートBのビット0 (PB0) はポートAの $\overline{\text{ASTB}}$ に接続されています。ポートAはモード0に設定し、ポートBはモード3に設定します。また、PB0は出力とし、PB7は入力でありかつ“H”で割り込み可とします。

プログラムは、まずPB0を“H”にしておいて ($\overline{\text{ASTB}} = \text{“H”}$) ポートAにデータを出します。すると ARDY が“H”になり、これはPB7に接続されているのでポートBに割り込みがかかります。ポートBの割り込みルーチンはPB0をいったん“L”にし、ついで“H”に戻します。これにより、PB0は $\overline{\text{ASTB}}$ に接続されていますので、 $\overline{\text{ASTB}}$ が入力されたことになり、その立ち上がり時にポートA割り込みが発生します。

ポートAの割り込みルーチンはポートAに対してデータを出します。そして以上の過程は永遠に続きます。

Prog. ②に以上の動作をするプログラムを示します。このプログラムではポートAに出力するデータとして55HとAAHを交互に使用しています。

・モード1 (入力モード)

図21にZ80 PIOをモード1で動作させるための構成図を示します。ポートAはモード1とし、ポートBはモード3とします。またポートBのPB0は出力、PB7は入力としかつ“H”で割り込み可とします。

プログラムはPB6~PB1にデータを出し、同時にPB0を“L”にします。次にPB6~PB1の状態をそのままにしてPB0を“H”にします。PB0はポートAの $\overline{\text{ASTB}}$ に接続されていますので、ポートA割り込みが発生します。

ポートAの割り込みルーチンはポートAのデータをリードし、そのビット6~1が、ポートBから出力されたものと一致するか否かをチェックします。ポートAのデータをリードすると ARDY が“H”になります。この ARDY はPB7に接続されていますので、今度はポートB割り込みが発生します。

ポートB割り込みルーチンは出力すべきデータを更

(Prog. ②) Z80 PIO モード0 (図20の構成で動作する)

```

;
;      Z80 PIO MODE 0 PROGRAMMING
;
0000   PIOAD: EQU  0           ;PIO PORT A DATA
0001   PIOAC: EQU  1           ;PIO PORT A CONTROL
0002   PIOBD: EQU  2           ;PIO PORT B DATA
0003   PIOBC: EQU  3           ;PIO PORT B CONTROL
;
1000   STACK: EQU 1000H       ;STACK
;
;

```

```

0000 310010 BEGIN: LD SP,STACK ;SET STACK POINTER
0003 3E01 LD A,01H ;SET IR
0005 ED47 LD I,A
0007 ED5E IM 2 ;SET MODE 2 INTERRUPT
;
; PIO INITIALIZATION
0009 212400 LD HL,PACMD ;LOAD PIO PORT A COMMAND ADDRESS
000C 0603 LD B,PACMDL-PACMD ;LOAD PIO PORT A COMMAND LENGTH
000E 0E01 LD C,PIOAC ;LOAD PIO PORT A CONTROL ADDRESS
0010 EDB3 OTIR ;LOAD COMMAND TO PIO PORT A
0012 0605 LD B,PBCMDL-PBCMD ;LOAD PIO PORT B COMMAND LENGTH
0014 0E03 LD C,PIOBC ;LOAD PIO PORT B CONTROL ADDRESS
0016 EDB3 OTIR ;LOAD COMMAND TO PIO PORT B
;
; PIO HAS BEEN INITIALIZED
0018 3E01 LD A,01H ;SET PBO(ASTB/="H")
001A D302 OUT (PIOBD),A
001C 0655 LD B,55H ;INITIALIZE DATA
001E 78 LD A,B ;LOAD IT
001F D300 OUT (PIOAD),A ;LOAD DATA TO PIO PORT A
0021 FB EI ;ENABLE INTERRUPT
0022 18FE JR $
;
; PIO PORT A COMMAND CHAIN
0024 0F PACMD: DB 0FH ;MODE 0
0025 87 DB 87H ;ENABLE INTERRUPT
0026 00 DB AINTV-100H ;INTERRUPT VECTOR
0027 PACMDL:EQU $
;
; PIO PORT B COMMAND CHAIN
0027 CF PBCMD: DB 0CFH ;MODE 3
0028 FE DB 0FEH ;PBO=OUTPUT
0029 B7 DB 0B7H ;INTERRUPT CONTROL WORD
002A 7F DB 07FH ;PBO INTERRUPTABLE
002B 02 DB BINTV-100H ;INTERRUPT VECTOR
002C PBCMDL:EQU $
;
; PORT B INTERRUPT
002C DB02 PBINT: IN A,(PIOBD) ;READ PORT B
002E CB7F BIT 7,A ;PB7 (ARDY) IS HIGH ?
0030 CA4600 JP Z,ERROR ;NO, ERROR
0033 3EFE LD A,0FEH ;ACTIVATE ASTB/
0035 D302 OUT (PIOBD),A
0037 3E01 LD A,01H ;INACTIVE ASTB/
0039 D302 OUT (PIOBD),A
003B FB EI ;RE-ENABLE INTERRUPT
003C ED4D RETI
;
; PORT A INTERRUPT
003E 78 PAINT: LD A,B ;LOAD LAST DATA
003F 2F CPL ;GET COMPLEMENT OF IT
0040 47 LD B,A ;SAVE IT
0041 D300 OUT (PIOAD),A ;LOAD DATA TO PORT A
0043 FB EI ;RE-ENABLE INTERRUPT
0044 ED4D RETI
;
0046 76 ERROR: HLT ;ERROR STOP
;
ORG 0100H
0100 3E00 AINTV: DW PAINT ;PORT A VECTOR
0102 2C00 BINTV: DW PBINT ;PORT B VECTOR
;
0104 END

```


[Prog. ③] Z80 PIO モード 1 (図21の構成で動作する)

```

;
;
;       Z80 PIO MODE 1 PROGRAMMING
;
0000    PIOAD: EQU 0           ;PIO PORT A DATA
0001    PIOAC: EQU 1           ;PIO PORT A CONTROL
0002    PIOBD: EQU 2           ;PIO PORT B DATA
0003    PIOBC: EQU 3           ;PIO PORT B CONTROL
;
1000    STACK: EQU 1000H       ;STACK
;
;
0000 310010 BEGIN: LD SP,STACK   ;SET STACK POINTER
0003 3E01      LD A,01H         ;SET IR
0005 ED47      LD I,A
0007 ED5E      IM 2             ;SET MODE 2 INTERRUPT
;
;       PIO INITIALIZATION
0009 212600    LD HL,PACMD       ;LOAD PIO PORT A COMMAND ADDRESS
000C 0603      LD B,PACMDL-PACMD ;LOAD PIO PORT A COMMAND LENGTH
000E 0E01      LD C,PIOAC        ;LOAD PIO PORT A CONTROL ADDRESS
0010 EDB3      OTIR             ;LOAD COMMAND TO PIO PORT A
0012 0605      LD B,PBCMDL-PBCMD ;LOAD PIO PORT B COMMAND LENGTH
0014 0E03      LD C,PIOBC        ;LOAD PIO PORT B CONTROL ADDRESS
0016 EDB3      OTIR             ;LOAD COMMAND TO PIO PORT B
;
;       PIO HAS BEEN INITIALIZED
0018 3E01      LD A,01H         ;SET PBO(ASTB/) HIGH
001A D302      OUT (PIOBD),A
001C AF        XOR A           ;SET INITIAL DATA
001D 47        LD B,A          ;SAVE IT IN B
001E D302      OUT (PIOBD),A    ;LOAD INITIAL DATA TO PORT B
0020 3C        INC A           ;SET PBO HIGH
0021 D302      OUT (PIOBD),A
0023 FB        EI             ;ENABLE INTERRUPT
0024 18FE      JR $            ;LOOP ETERNALLY
;
;       PIO PORT A COMMAND CHAIN
0026 4F        PACMD: DB 4FH     ;MODE 1
0027 87        DB 87H           ;ENABLE INTERRUPT
0028 00        DB AINTV-100H    ;INTERRUPT VECTOR
0029          PACMDL: EQU $
;
;       PIO PORT B COMMAND CHAIN
0029 CF        PBCMD: DB 0CFH    ;MODE 3
002A 80        DB 80H           ;PB7=INPUT
002B B7        DB 0B7H         ;INTERRUPT CONTROL WORD
002C 7F        DB 07FH         ;PB7 IS INTERRUPTABLE
002D 02        DB BINTV-100H    ;INTERRUPT VECTOR
002E          PBCMDL: EQU $
;
;       PORT A INTERRUPT
002E DB00      PAINT: IN A,(PIOAD) ;READ PORT A
0030 AB        XOR B           ;XOR WITH EXPECTED DATA
0031 E67E      AND 7EH         ;STRIP-OFF BIT 0 AND 7
0033 CA4C00    JP Z,ERROR      ;DATA OK ? NO, ERROR
0036 FB        EI             ;RE-ENABLE INTERRUPT
0037 ED4D      RETI
;

```

```

; PORT B INTERRUPT
0039 DB02      PBINT: IN  A, (PIOBD)          ; READ PORT B
003B CB7F      BIT  7, A                      ; ARDY IS SET ?
003D CA4C00    JP  Z, ERROR                  ; NO, ERROR
0040 04        INC  B                        ; BUMP DATA
0041 78        LD  A, B                      ; LOAD IT
0042 E6FE      AND  0FEH                    ; RESET BIT 0 FOR ASTB/="L"
0044 D302      OUT (PIOBD), A                ; LOAD DATA
0046 3C        INC  A                        ; SET BIT 0 FOR ASTB/="H"
0047 D302      OUT (PIOBD), A                ; INACTIVE ASTB/
0049 FB        EI                            ; RE-ENABLE INTERRUPT
004A ED4D      RETI

;
004C 76        ERROR: HLT                    ; ERROR STOP
;
; ORG 0100H
0100 2E00      AINTV: DW  PAINT              ; PORT A VECTOR
0102 3900      BINTV: DW  PBINT              ; PORT B VECTOR
;
0104          END

```

新しただのち、それをポート B に出力し、再度 PB₀ を通じて $\overline{\text{ASTB}}$ を出力します。この過程を永遠に続けることにします。以上の動作を実行するプログラムを Prog. ③ に示します。

・モード 2 (双方向モード)

図22に Z80 PIO をモード 2 で動作させるための構成を示します。ポート A をモード 2 に設定し、ポート B はモード 3 に設定します。そしてポート B の PB₇ は入力とし、ARDY と接続します。PB₀~PB₂ は出力とし、PB₀ は $\overline{\text{ASTB}}$ と接続、PB₁ は $\overline{\text{BSTB}}$ と接続します。さらに PB₂ は LS374 の $\overline{\text{OE}}$ に接続します。


前述したように、ポート A をモード 2 に設定したときには、ポート A が A/B 両ポートの割り込みを使いますので、ポート B の入力には、割り込みマスクをセットする必要があります。

さてプログラムはまずポート A に対してデータをライトします。これにより ARDY が "H" になりますので、ポールド・モードにより、PB₇ を監視しこれを感じ知します。次にプログラムは PB₀ を通じて $\overline{\text{ASTB}}$ を出力し、同時にポート A 上のデータを LS374 にラッチします。

さらにプログラムは PB₂ により LS374 の出力をイネーブルし ($\overline{\text{OE}} = "L"$)、PB₁ を通じて $\overline{\text{BSTB}}$ を出力します。これにより LS374 にラッチされていたデータは PIO 内部のインプット・バッファにラッチされます。 $\overline{\text{BSTB}}$ が出力されたのでポート B 割り込みが発生し、ポート B 割り込みルーチンはデータをリードし、それが先に出力したものと一致するか否かをチェックします。

また前に PB₀ を通じて $\overline{\text{ASTB}}$ が出されていますので、ポート A 割り込みが発生し、ポート A 割り込みル

〈図22〉 Z80 PIO をモード 2 で動かせる構成



- ①ポート A に対してデータをライトすると、ARDY が "H" になる
- ②ポールド・モードで PB₇ (ARDY) を監視し、PB₇ が "H" であることを検出すると、PB₀ を通じて $\overline{\text{ASTB}}$ を出力し、データを LS374 にラッチさせる
- ③次に PB₂ を "H" にしてラッチしたデータを PA₇~PA₀ 上に乗せたのち、PB₁ により $\overline{\text{BSTB}}$ を出力する
- ④②の $\overline{\text{ASTB}}$ によるポート A 割り込みにより、ポート A に対して次のデータをライトし、③の $\overline{\text{BSTB}}$ によるポート B 割り込みにより、データを読み込みデータをチェックする

(Prog. 4) Z80 PIO モード 2 (図22の構成で動作する)

```

;
;   Z80 PIO MODE 2 PROGRAMMING
;
0000   PIOAD: EQU 0           ; PIO PORT A DATA
0001   PIOAC: EQU 1         ; PIO PORT A CONTROL
0002   PIOBD: EQU 2         ; PIO PORT B DATA
0003   PIOBC: EQU 3         ; PIO PORT B CONTROL
;
1000   STACK: EQU 1000H     ; STACK
;
;
0000 310010 BEGIN: LD SP,STACK ; SET STACK POINTER
0003 3E01   LD A,01H        ; SET IR
0005 ED47   LD I,A
0007 ED5E   IM 2           ; SET MODE 2 INTERRUPT
;
;   PIO INITIALIZATION
0009 214600 LD HL,PACMD         ; LOAD PIO PORT A COMMAND ADDRESS
000C 0603   LD B,PACMDL-PACMD ; LOAD PIO PORT A COMMAND LENGTH
000E 0E01   LD C,PIOAC        ; LOAD PIO PORT A CONTROL ADDRESS
0010 EDB3   OTIR              ; LOAD COMMAND TO PIO PORT A
0012 0605   LD B,PBCMDL-PBCMD ; LOAD PIO PORT B COMMAND LENGTH
0014 0E03   LD C,PIOBC        ; LOAD PIO PORT B CONTROL ADDRESS
0016 EDB3   OTIR              ; LOAD COMMAND TO PIO PORT B
;
;   PIO HAS BEEN INITIALIZED
0018 3E07   LD A,07H          ; ASTB/="H", BSTB/="H", OE/="H"
001A D302   OUT (PIOBD),A
001C 010000 LD BC,0           ; SET-UP DATA HOLDER
;
;   B=DATA TO BE OUTPUT
;   C=DATA TO BE INPUT
001F 50     LD D,B           ; CLEAR PORT B INTERRUPT RECEIVED
;
;   D=PORT B INTERRUPT RECEIVED
0020 78     LD A,B           ; LOAD INITIAL DATA
0021 D300   OUT (PIOAD),A
0023 FB     EI              ; ENABLE INTERRUPT
;
;   CHECK ARDY/
0024 DB02   CKARDY: IN A,(PIOBD) ; READ PORT B
0026 CB7F   BIT 7,A           ; PB7 (ARDY) IS SET ?
0028 28FA   JR Z,CKARDY      ; NO, CKARDY
;
;   ISSUE ASTB/
002A 3EFE   LD A,0FEH        ; ISSUE BSTB/ (PBO)
002C D302   OUT (PIOBD),A
002E 3C     INC A           ; INACTIVATE BSTB/
002F D302   OUT (PIOBD),A
;
;   ISSUE BSTB/
0031 F3     DI              ; DISABLE INTERRUPT
0032 3EF9   LD A,0F9H        ; ISSUE BSTB/ & LS374'S OE/
0034 D302   OUT (PIOBD),A
0036 3EFB   LD A,0FBH        ; INACTIVATE BSTB/
0038 D302   OUT (PIOBD),A
003A 3EFF   LD A,0FFH        ; INACTIVATE LS374'S OE/
003C D302   OUT (PIOBD),A
003E FB     EI              ; RE-ENABLE INTERRUPT
;

```

```

; CHECK PORT B INTERRUPT
003F CB42   CKBINT: BIT 0,D           ;PORT B INTERRUPT HAS OCCURRED ?
0041 28FC   JR Z,CKBINT          ;NO, CKBINT
0043 15     DEC D                ;RESET PORT B INTERRUPT FLAG
0044 18DE   JR CKARDY           ;GO AND CHECK NEXT ARDY
;
; PORT A COMMAND CHAIN
0046 8F     PACMD: DB 8FH         ;MODE 2
0047 87     DB 87H              ;ENABLE INTERRUPT
0048 00     DB AINTV-100H      ;INTERRUPT VECTOR
0049       PACMDL: EQU $
;
; PORT B COMMAND CHAIN
0049 CF     PBCMD: DB 0CFH      ;MODE 3
004A 80     DB 80H             ;PB7=INPUT
004B B7     DB 0B7H           ;INTERRUPT CONTROL WORD
004C FF     DB 0FFH           ;MASK ALL
004D 02     DB BINTV-100H     ;INTERRUPT VECTOR
004E       PBCMDL: EQU $
;
; PORT B INTERRUPT
004E F5     PBINT: PUSH AF      ;SAVE AF
004F DB00   IN A,(PIOD)        ;READ BACK DATA
0051 B9     CP C               ;DATA OK ?
0052 C26400 JP NZ,ERROR         ;NO, ERROR
0055 0C     INC C              ;BUMP EXPECTED DATA
0056 14     INC D              ;SET PORT B INTERRUPT OCCURED
0057 F1     POP AF            ;RESTORE AF
0058 FB     EI                ;RE-ENABLE INTERRUPT
0059 ED4D   RETI
;
; PORT A INTERRUPT
005B F5     PAINT: PUSH AF     ;SAVE AF
005C 04     INC B              ;BUMP DATA TO BE OUTPUT
005D 78     LD A,B            ;LOAD IT
005E D300   OUT (PIOD),A
0060 F1     POP AF            ;RESTORE AF
0061 FB     EI                ;RE-ENABLE INTERRUPT
0062 ED4D   RETI
;
0064 76     ERROR: HLT        ;ERROR STOP
;
;
0100 5B00   AINTV: DW PAINT    ;PORT A VECTOR
0102 4E00   BINTV: DW PBINT    ;PORT B VECTOR
;
0104       END

```

一チンは出力データを更新し、それをポートAに出力します。他のプログラムと同様このプログラムもアドレスです。以上の過程を行うプログラムを Prog. ④ に示します。

Z80 PIO の変わった応用

Z80 の周辺 LSI は全部 Z80 CPU のモード 2 割り込みをサポートする機能を持っていますが、8080A 系の周辺 LSI を Z80 CPU に接続し、モード 2 割り込みを用いるにはかなりの努力を必要とします。

たしかに ASYNC の TTY とだけしかインターフェ

ースしないシステムには Z80 SIO はあまりにもムダであり、「オレは 8251A で十分なんだがなあ」と考える場合も少なからずでしょう。このような場合、Z80 PIO の持つビット・モードの割り込みを用いると、非常に簡単にモード 2 にて 8251A を使用することが出来ます。

図 23 に Z80 CPU システム中に 8251A を用い、かつモード 2 割り込みを使用することのできる構成を示します。図からわかるように、8251A の割り込み要因である、RXRDY, TXRDY, TXEMPTY を Z80 PIO のポートに接続します(図 23 の場合 PA₀~PA₂)。

PIO ではこれら 3 本の信号線が接続されているポー

トに対してモード3を設定し、かつ対応するビットを入力と設定し、かつOR機能で割り込み可とプログラミングします。図23の例ではPA₀~PA₂のいずれか一つが“H”になると、PIOは割り込み(モード2割り込み)を発生します。つまり、PIOをインタラプト・コントローラとして用いるのです。


Z80 PIOはかなり低価格なので、このようなことは現実的であり、空いたポートは他の用途に使用することができます。

また最近のパーソナル・コンピュータでは、フロッピー・ディスクを付けるのが常識になっています。FDC(フロッピー・ディスク・コントローラ)としてシャープのLH0110を用いる場合には問題はありませんが、他のFDC、たとえばμPD765などのZ80 CPUとは無関係に作られたFDCを使用し、Z80のデジタイズ・チェーン式のベクトル割り込みを利用したいときにも同じような問題に直面します。

このようなときにも、FDCの割り込み信号(INT)をPIOのポート入力の1ビットに接続することにより、前記の目的を達成することができます。

Z80の周辺LSIを割り込みベクトル発生器として用いることができるのは、PIOだけに限ったことではあ

〈図23〉 8251AをZ80 CPUに接続し、モード2割り込みを使用する方法



りません。要はLSIの割り込み要因となる入力ピンが使用されずに空きとなっているか否かです。SIOの外部/ステータス割り込みの要因である、 \overline{CTS} 、 \overline{DCD} などの入力ピンが未使用になっているときには、これらを割り込みベクトル発生器として使うことができます。

また、CTCを割り込みベクトル発生器として使う場合には、当該チャンネルをカウンタ・モードに設定し、タイム・コンスタントとして1をセットしておきます。FDCなどの割り込み要求が発生すると、ダウン・カウンタの値がゼロになり、CTCは割り込みを発生します。

3.2 Z80 CTC 編

▶ Z80 Counter Timer Circuit ◀

マイクロコンピュータのプログラムでは、時間待ちを行うのにタイミング・ループがよく用いられますが、よく考えてみるとこれは実にもったいないプロセッサの使いかたであるといえます。逆にいうと、このようなプロセッサの使いかたができるということは非常に「幸せ」なことであり、プロセッサの処理能力をギリギリまで利用しようと、きゅうきゅうとしている世の多くのシステムからみるとうらやましい限りのことでありましょう。

われわれのように忙しい社会人にとって、時間は貴重であり、たとえ1秒でもムダにはできません。朝などはトースターでパンを焼きながら、顔を洗ったりヒゲをそったりしています。ところが、隠居した老人の場合には時間の使用はまことに自由であり、パンを焼いている間何もしないで待っていることもできます。


これと同じように、忙しいプログラムでは1秒、い

や1ミリ秒とて貴重であり、たとえ時間待ちをする場合でも、その間他の仕事をする必要があります。このような場合、ある時点から任意の時間の経過をプログラムに対して知らせてくれるハードウェアの助けを必要とします。これが本稿で述べるインターバル・タイマの働きです。

インターバル・タイマというのは、それにある時間をセットするとその時間の経過後に、通常は割り込みによりプログラムに対して時間の経過を知らせる機構のことです。つまりわれわれの周囲にある目覚し時計とそっくりの働きをします。目覚し時計の場合には、セットした時間になるまでは寝ていますが、プログラムの場合には他の仕事をしている点に違いがあります。

インターバル・タイマというともむずかしく聞こえますが、要はパラレル・ロード（プリセット）可能なダウン・カウンタのことです。つまり時間監視を要する

〈図1〉
TTLで構成した16ビット・カウンタ



ときに、必要とする時間に対応する値をカウンタにロードし、以後一定のクロックによりカウント・ダウンしていき、その値がゼロになったときに割り込み要求を発生させるロジックがあればよいのです。

このロジックをTTLで作ってもたいしてむずかしくはありません。図1に74LS163（シンクロナス4ビット・バイナリ・カウンタ）を用いて作った16ビット・カウンタの例を示します。この例ではダウン・カウンタではなく、ふつうのカウンタを用いており、カウンタの値がすべて“1”になったときにインタラプト信号が出るようになっています。

図1の動作は次のとおりです。まずカウンタにセットすべき値の下位8ビットをD₀~D₇上にセットし、ロード・カウンタ(L)を出力します。次に上位8ビットをD₀~D₇上にセットして、ロード・カウンタ(U)を出力します。これにより16ビットのデータがカウンタにセットされます。そしてイネーブル・カウント信号を出力することによりFF₁をセットすると、カウンタはカウント・クロックの数をカウントし始めます。

クロックの数をカウントしている間に四つのカウンタの値がすべて“1”になると、四つのカウンタのCY(キャリー)が“1”になりますので、4入力ANDゲートを通じてFF₂がセットされ、インタラプト信号が出力されます。

以上のようにカウンタ・ロジックをTTLで構成することは比較的簡単ですが、現在では“カウンタ・タイマ・サーキット(例：Z80 CTC)”とか“プログラマブル・インターバル・タイマ(例：8253)”というようなMOSのLSIが発売されています。前者はZ80ファミリのICであり、オリジナルはザイログ社のものです。後者は8080Aまたは8085ファミリのICであり、オリジナルはインテル社のものです。

これらは28ピン(Z80 CTC)、または24ピン(8253)

のICであり、チップ内に8ビットまたは16ビットのカウンタを3~4個内蔵しています。そして機能の点からみても図1の例などは問題にならないくらいの豊富な機能を持っています。したがって、現在ではマイクロコンピュータ用のカウンタ回路をTTLで作るのはあまり得策であるとはいいがたく、これらのLSIを使用するほうが便利であり、かつ楽です。


Z80 CTC

Z80 CTCも比較的早く世に現われたZ80周辺LSIですので、なじみの人も多いことと思います。Z80 CTCの特徴を列挙すると、次のようになります。

- ・ 5V単一電源である
- ・ 28ピンDIPである
- ・ 4個の互いに独立した8ビット・カウンタ、または16ビット・タイマを持っている
- ・ 各チャネルはカウンタ・モード、またはタイマ・モードで動作できる
- ・ オート・ロード機能を持っている
- ・ 各チャネルはシステム・クロックを16分の1、または256分の1するプリスケアラを持っている
- ・ Z80 CPUのモード2割り込み機能を持っている
- ・ デイジー・チェーン式優先割り込み制御ロジックを内蔵している
- ・ 4チャネルのうち3チャネルがゼロ/タイム・アウト出力を持っており、これらはダーリントン・トランジスタをドライブできる
- ・ すべての入・出力ラインはTTLコンパチブルである

Z80 CTCの構成

次にZ80 CTCの構成、および各構成要素の働きについて述べます。



〈図2〉
Z80 CTCの構成

〈図3〉 CTC各チャネルの構成




図2にZ80 CTCの構成図を示します。また図3に図2の各タイマ/カウンタ・チャネルの構成を示します。図2からわかるように、Z80 CTCはCPUバス・インターフェース、内部制御ロジック、割り込み制御ロジック、および4個のタイマ/カウンタ・チャネルからなります。各チャネルはCTCの2本の入力ピンCS₀、およびCS₁によりアドレッシングされます。

以下に、CTCのプログラミング上重要であると思われる構成要素の説明を行います。

■プリスケアラ

プリスケアラはタイマ・モードでのみ用いられ、システム・クロックを16分の1、または256分の1に分周する8ビット・カウンタです。このプリスケアラは各チャネルに一つずつ付属しており、この出力はダウン・カウンタに入力されます。プリスケアラの入力周波数の最大値は、Z80 CTCでは2.5MHz、Z80A CTCでは4MHzです。

■タイム・コンスタント・レジスタ

タイムコンスタントはTime Constantのことであり、日本語では時定数のことですが、“時定数レジスタ”ではあまりにも品がないのでそのままタイム・コンスタント・レジスタと呼びます。

このレジスタは8ビット・レジスタであり、各チャネルに一つずつあります。このレジスタにはプログラムにより1~256の値がセットされ、CTCのチャネルがイニシャライズされたときに、当該ダウン・カウンタにその値がロードされます。またダウン・カウンタの値がゼロになると、このタイム・コンスタント・レジスタの値が自動的にダウン・カウンタにロードされます(オート・ロード)。

チャネルが動作中にこのレジスタに対

して別の値がロードされたときには、その時点に実行していたダウン・カウンタの終了後に新しい値がロードされます。

■ダウン・カウンタ

ダウン・カウンタもやはり8ビット・レジスタで、タイマ・モードおよびカウンタ・モード双方で用いられます。このレジスタにはCTCチャネルのイニシャライズ時、およびこのレジスタの値がゼロになったときにタイム・コンスタント・レジスタの内容がロードされます。

カウンタ・モードのときには外部クロックによりカウント・ダウンされ、タイマ・モードのときにはプリスケアラの出力によりカウント・ダウンされます。ダウン・カウンタの値がゼロになると、各チャネルのZC/TOピンの状態が1クロック期間だけに“H”になり、このときCPUに対して割り込みを要求することができます。ただしピン制限により、チャネル3にはZC/TOピンはありません。


各チャネルに対して、リード命令を出すことにより、このダウン・カウンタの内容を読み取ることができます。

■割り込み制御ロジック

CTCもPIOと同様に、Z80 CPUのモード2割り込みベクトルを発生することができ、かつデイジー・チェーン式の優先割り込み制御ロジックを内蔵しています。もちろん、RETI命令の認識機能も持っています。

割り込み要求は、各チャネルのダウン・カウンタの値がゼロになったときに発生します。CTC内部にも割り込みデイジー・チェーンがしかれており、優先順位はチャネル0が最高で、チャネル3が最低です。割

〈図4〉 Z80 CTCのピン接続図




り込みベクトルは任意の一つのチャンネルに対してのみロードすればよく、他のチャンネルに対してはCTCが自動的に異なる値を発生してくれます。

図4にZ80 CTCのピン接置図を、図5に各ピンの機能を示します。また図6にCTCのタイミングを示し、図7に電気的特性を示します。

〈図5〉 Z80 CTCの各ピンの機能

ピン名	ピン番号	I/O	信号名	説明															
D7~D0	1~4 25~28	I/O	Z80 CPU Data Bus	Z80 CPUとZ80 CTC間のデータの授受を行うための双方向性バス、D0がLSB。															
CS0 CS1	18 19	I	Channel Select	四つのチャンネルのうちの一つを選択するためのセレクト・ライン、通常はCPUのアドレス・バスA0およびA1を接続する。 <table border="1" style="margin-left: auto; margin-right: auto;"> <thead> <tr> <th></th> <th>CS1</th> <th>CS0</th> </tr> </thead> <tbody> <tr> <td>チャンネル0</td> <td>0</td> <td>0</td> </tr> <tr> <td>チャンネル1</td> <td>0</td> <td>1</td> </tr> <tr> <td>チャンネル2</td> <td>1</td> <td>0</td> </tr> <tr> <td>チャンネル3</td> <td>1</td> <td>1</td> </tr> </tbody> </table>		CS1	CS0	チャンネル0	0	0	チャンネル1	0	1	チャンネル2	1	0	チャンネル3	1	1
	CS1	CS0																	
チャンネル0	0	0																	
チャンネル1	0	1																	
チャンネル2	1	0																	
チャンネル3	1	1																	
\overline{CE}	16	I	Chip Enable	この信号が“L”であるとPIOはイネーブルされる。PIOに対してデータの読み書きを行うときには、この信号を“L”にする必要がある。通常はアドレス・デコードの出力を接続する。															
ϕ	15	I	System Clock	Z80 CPUに対するクロックと同じものを用いる。															
$\overline{M1}$	14	I	Machine Cycle One	$\overline{M1}$ および \overline{IORQ} が“L”のときに、CTCは割り込みベクトルをCPUに対して送る。															
\overline{IORQ}	10	I	I/O Request	\overline{IORQ} は \overline{CE} および \overline{RD} と関連して、CPUとCTC間のデータのやりとりを制御する。ライト・サイクルでは \overline{IORQ} と \overline{CE} が“L”で、 \overline{RD} が“H”である。WRはCTCには入力されず、 \overline{RD} が“H”であることをWRであると解釈する。リード・サイクルでは \overline{IORQ} 、 \overline{CE} および \overline{RD} がともに“L”である。 \overline{IORQ} および $\overline{M1}$ が“L”のときは、割り込み認識シーケンスとなる。															
\overline{RD}	6	I	READ	この信号は \overline{IORQ} および \overline{CE} と関連して、Z80 CPUとCTC間のデータのやりとりを制御する。															
IEI	13	I	Interrupt Enable In	これはZ80の割り込みデジタイズ・チェーン用の信号であり、この信号が“H”である場合にのみ、CTCは割り込みベクトルを送出することができ、かつRETIシーケンスを認識することができる。															
IEO	11	O	Interrupt Enable Out	これはIEIと関連して、Z80の割り込みデジタイズ・チェーンを制御する信号であり、IEIが“L”であればIEOは無条件に“L”となる。またIEIが“H”で当該CTCに割り込み要求があるときは、IEOは“L”となる。															
\overline{INT}	12	I	Interrupt Request	CTCの各チャンネルが割り込み可の状態であり、かつダウン・カウンタの値がゼロになったときに、この信号が“L”となりCPUに対して割り込み要求を行う。オープン・ドレイン型の出力である。															
\overline{RESET}	17	I	Reset	この信号が“L”になると、全チャンネルの動作が停止し、チャンネル・コントロール・レジスタの割り込み可ビットはクリアされる。ZC/TOおよび \overline{INT} 出力はインアクティブ状態となり、IEOはIEIの状態に追随し、データバス・ドライバはハイ・インピーダンスになる。 この信号は最低3クロック期間“L”にする必要がある。															
CLK/TRG0 CLK/TRG1 CLK/TRG2 CLK/TRG3	23 22 21 20	I	CLOCK/TRIGGER	四つのチャンネルのおおのに対して一つずつCLK/TRGピンがある。カウンタ・モードではこのピンに入力されたパルスのエッジ（立ち上がり、または立ち下がり）により、ダウン・カウンタはトリガされる。タイマ・モードでは、このピンに入力されたパルスのエッジ（立ち上がり、または立ち下がり）によりタイマ動作を起動させることができる。															
ZC/TO0 ZC/TO1 ZC/TO2	7 8 9	O	ZERO COUNT/ TIME OUT	このピンはチャンネル0~2に対してのみ用意され、チャンネル3にはない。カウンタ・モードおよびタイマ・モードの両者において、ダウン・カウンタの値がゼロになったときに、この信号は“H”となる。															



CTCのタイミング

番号	記号	パラメータ	Z80-CTC		Z80A-CTC		Z80B-CTC		注
			最小値	最大値	最小値	最大値	最小値	最大値	
1	T_{cC}	クロックのサイクル・タイム	400	(1)	250	(1)	165	(1)	
2	T_{wCH}	クロックの幅("H")	170	2000	150	2000	65	2000	
3	T_{wCL}	クロックの幅("L")	170	2000	105	2000	65	2000	
4	T_{fC}	クロックの立ち下がり時間		30		30		20	
5	T_{rC}	クロックの立ち上がり時間		30		30		20	
6	T_h	ホールド・タイム	0		0		0		
7	$T_{sCS}(C)$	クロックの立ち上がりに対するCSのセットアップ・タイム	250		160		100		
8	$T_{sCE}(C)$	クロックの立ち上がりに対する \overline{CE} のセットアップ・タイム	200		150		100		
9	$T_{sIO}(C)$	クロックの立ち上がりに対する \overline{IORQ} のセットアップ・タイム	250		115		70		
10	$T_{sRD}(C)$	クロックの立ち上がりに対する \overline{RD} のセットアップ・タイム	240		115		70		
11	$T_{dC}(DO)$	クロックの立ち上がりに対するデータの遅延時間		240		200		130	(2)
12	$T_{dC}(DOe)$	クロックの立ち下がりに対するデータのフロート遅延時間		230		110		90	
13	$T_{sDI}(C)$	クロックの立ち上がりに対するデータ入力のセットアップ・タイム	60		50		40		
14	$T_{sMI}(C)$	クロックの立ち上がりに対する \overline{MI} のセットアップ・タイム	210		90		70		
15	$T_{dMI}(IEO)$	\overline{MI} の立ち下がりに対する \overline{IEO} の遅延時間		300		190		130	(3)
16	$T_{dIO}(DOI)$	\overline{IORQ} の立ち下がりに対するデータ出力の遅延時間(INTAサイクル)		340		160		110	(2)
17	$T_{dIEI}(IEOf)$	IEIの立ち下がりに対するIEOの遅延時間		190		130		100	(3)
18	$T_{dIEI}(IEOe)$	IEIの立ち上がりに対するIEOの遅延時間		220		160		110	(3)
19	$T_{dC}(INT)$	クロックの立ち上がりに対する \overline{INT} の遅延時間		$T_{cC} + 200$		$T_{cC} + 140$		$T_{cC} + 120$	(4)
20	$T_{dCLK}(INT)$	CLK/TRGの立ち上がりに対する \overline{INT} の遅延時間 (7)		⑨+⑩		⑨+⑩		⑨+⑩	(5)
		(8)		⑩+⑨+⑩		⑩+⑨+⑩		⑩+⑨+⑩	
21	T_{cCTR}	CLK/TRGのサイクル・タイム	$2 \times T_{cC}$		$2 \times T_{cC}$		$2 \times T_{cC}$		
22	T_{rCTR}	CLK/TRGの立ち上がり時間		50		50		40	
23	T_{fCTR}	CLK/TRGの立ち下がり時間		50		50		40	
24	T_{wCTRL}	CLK/TRGのパルス幅("L")	200		200		120		
25	T_{wCTRH}	CLK/TRGのパルス幅("H")	200		200		120		
26	$T_{sCTR}(Cs)$	即カウントに入るための、クロックに対するCLK/TRGのセットアップ・タイム	300		210		150		(5)
27	$T_{sCTR}(Ci)$	次のクロックでプリスケアラをイネーブるためのクロックに対するCLK/TRGのセットアップ・タイム	210		210		150		(4)
28	$T_{dC}(ZC/TOe)$	クロックの立ち上がりに対するZC/TOの遅延時間		260		190		140	
29	$T_{dC}(ZC/TOf)$	クロックの立ち下がりに対するZC/TOの遅延時間		190		190		140	

【注】

(単位：ns)

(1) $T_{cC} = T_{wCH} + T_{wCL} + T_{rC} + T_{fC}$

(2) 負荷容量が50pF増えるごとに、10ns増加する。

負荷容量最大値 { データ : 200PF
コントロール : 100pF

(3) 負荷容量が10pF増えるごとに(最高100pF)2ns増加する。

(4) タイマ・モード

(5) カウンタ・モード

(6) \overline{RESET} 信号は最低3クロック期間"L"にする必要がある。(7) $t_{sCTR}(Cs)$ 、 $t_{sCTR}(Ci)$ を満足しているとき(8) $t_{sCTR}(Cs)$ 、 $t_{sCTR}(Ci)$ を満足していないとき

〈図7〉

Z80 CTCの電気的特性

記号	パラメータ	最小値	最大値	単位	テスト条件
V_{ILC}	クロック入力の“L”電圧	-0.3	+0.45	V	
V_{IHC}	クロック入力の“H”電圧	$V_{CC}-0.6$	$V_{CC}+0.3$	V	
V_{IL}	入力“L”電圧	-0.3	+0.8	V	
V_{IH}	入力“H”電圧	+2.0	V_{CC}	V	
V_{OL}	出力“L”電圧		+0.4	V	$I_{OL}=2\text{mA}$
V_{OH}	出力“H”電圧	+2.4		V	$I_{OH}=-250\mu\text{A}$
I_{CC}	電源電流		20	mA	
I_{LI}	入力漏れ電流		± 10	μA	$V_{IN}=0\sim V_{CC}$
I_{LO}	フロート時の出力漏れ電流		± 10	μA	$V_{OUT}=0.4\sim V_{CC}$
I_{OHD}	ダーリントン駆動電流	-1.5		mA	$V_{OH}=1.5\text{V}$ $R_{EXT}=390\Omega$

記号	パラメータ	最大値	単位
C_{CLK}	クロック入力容量	20	pF
C_{IN}	入力容量	5	pF
C_{OUT}	出力容量	10	pF

Z80 CTCの動作モード

Z80 CTCには、カウンタ・モードとタイマ・モードという二つの動作モードがありますが、CTCをプログラミングするに当たって、これら二つの動作モードを理解することは重要です。

■カウンタ・モード

このモードでは、CTCはCLK/TRG入力の信号のエッジをカウントします。エッジの極性（立ち上がり、または立ち下がり）はプログラムすることができます。CTCは有効エッジを検出すると、次のシステム・クロック ϕ の立ち上がり時点でダウン・カウンタを1だけ減じます。外部クロックのエッジと ϕ の間にはセットアップ時間は設けられていませんが、外部クロックと ϕ とのタイミングによっては、1 ϕ 期間だけカウント・ダウンが遅れることがあります。このモードではプリスケアラは用いられませんので、カウント可能な外部クロックの数は1~256までです。図8にカウンタ・モードのタイミングを示します。

■タイマ・モード

このモードではCTCはプリスケアラの出力をカウントします。したがってカウント可能な範囲は、プリスケアラが16分の1か256分の1にセットされている

かにより、それぞれ16 ϕ ~4096 ϕ (16 ϕ おき)、および256 ϕ ~65536 ϕ (256 ϕ おき)です。

このモードでは、タイマをスタートさせるのに二通りの方法があります。その一つは、チャネルが初期化されるのと同時にタイマの動作が開始し、他方はCLK/TRG入力にトリガ信号が印加されるとタイマが動作し始めます。このトリガ信号の有効極性もプログラム可能です。


前者では、当該チャネルのタイム・コンスタント・レジスタに対するI/Oライト命令の直後のクロック ϕ の立ち上がり時点から、タイマは動作を開始します。後者の場合には、タイム・コンスタント・レジスタに対するI/O命令が出されたのち、CLK/TRGの有効エッジが検出された直後の ϕ の立ち上がり時にタイマ動作が開始されます。

タイム・コンスタント・レジスタに対してI/Oライト命令が出されない場合には、コントロール・ワードがライトされた後、CLK/TRGの有効エッジが検出された直後の ϕ の立ち上がり時にタイマ動作が開始されます。図9にタイマ・モードのタイミングを示します。


Z80 CTCのプログラミング

Z80 CTCを動作させるには使用するチャネルに対して、チャネル・コントロール・ワード、およびタイ

〈図8〉 カウンタ・モードのタイミング



〈図9〉 タイマ・モードのタイミング



ム・コンスタントをロードする必要があります。また割り込みを必要とする場合には、割り込みベクトルをロードする必要があります。CTCの各チャンネルは入力ピンCS₀、およびCS₁により選択されます(図5参照)。通常はこれらのピンにアドレス・バスのA₀およびA₁を接続します。

■チャンネル・コントロール・ワード

これはCTCの各チャンネルの動作を規定する制御ワードであり、図10の構成を持っています。この制御ワードのビット0(D₀)は常に“1”であり、これによりCTCはチャンネル・コントロール・ワードであるのか、割り込みベクトルであるのかの識別を行います。以下に各ビットの機能を説明します。

●ビット7(割り込みの可否) このビットが“1”であるとダウン・カウンタの値がゼロになったときにCTCは割り込み要求を発生します。このビットを“1”にしたときは、割り込みベクトル・レジスタに割り込みベクトルをロードする必要があります。

すでに動作中のCTCチャンネルに対して、このビットを“1”にしたチャンネル制御ワードをロードしても、それ以前に生じたダウン・カウンタのゼロ状態が割り込みを発生することはありません。

●ビット6(動作モード) このビットが“1”であるとカウンタ・モードが選択され、ダウン・カウンタは外部入力(CLK/TRG)のエッジによりカウント・ダウンされます。

またこのビットが“0”であるとタイマ・モードが選択され、システム・クロックφによりプリスケアラはトリガされ、ダウン・カウンタはプリスケアラの出力によりカウント・ダウンされます。


●ビット5(レンジ) このビットはタイマ・モードにおいてのみ有効であり、“1”でプリスケアラは256進カウンタとなり、“0”で16進カウンタとなります。

●ビット4(スロープ) このビットはタイマ・モードにおけるトリガの極性、およびカウンタ・モードにおけるダウン・カウンタのトリガ極性を決めます。このビットが“1”のときは立ち上がり、“0”のときは立ち下がりとなります。

●ビット3(トリガの有無) このビットはタイマ・モードにおいてのみ有効で、これが“1”であるとタイム・コンスタントのロード後のマシン・サイクル(CPUの)T₂の立ち上がり時にトリガが有効となります。

トリガのセットアップ・タイムが満足されている場

〈図10〉 CTCのチャンネル・コントロール・ワード



合には、2クロック・サイクル後にプリスケアラはカウント・ダウンされ、そうではない場合には3クロック・サイクル後になります。

また、このビットが“0”である場合には、タイム・コンスタントのロード後のマシン・サイクルのT₂の立ち上がり時からタイマが動作を開始します。

●ビット2(ロード・タイム・コンスタント) このビットが“1”であると、当該チャンネルに対して次にタイム・コンスタントをロードすることを伝えます。

●ビット1(リセット) このビットが“1”であると当該チャンネルをリセットします。つまり、動作中のカウンタまたはタイマをストップさせます。チャンネル制御ワードの他のビットには影響を与えません。


●ビット0(常に“1”) チャンネル制御ワードのこのビットは常に“1”でなければなりません。このビットによりCTCはロードされたデータがチャンネル制御ワードであるのか、割り込みベクトルであるのかの判別を行います。

■タイム・コンスタント・レジスタのロード


チャンネル制御ワードのビット2が“1”である場合には、そのチャンネルに対してロードされる次のデータはタイム・コンスタントであるとみなされます。タイム・コンスタントは8ビットであり、1~256間の任意の値をとり得ます。ただし、全ビットがゼロである場合には256であるとしします。

動作中のチャンネルに対してタイム・コンスタントを新たにロードしたときには、ダウン・カウンタがゼロ

〈図11〉 タイム・コンスタント・ワード(TC₇がMSB)



〈図12〉
割り込みベクトル・ワード



ビット1および2はDon't Careであるが、割り込み受け付け時にCTCにより下記の値が挿入される

	D2	D1
チャンネル0	0	0
チャンネル1	0	1
チャンネル2	1	0
チャンネル3	1	1

になったときにはじめて新しいタイム・コンスタントが有効になります。タイム・コンスタント・ワードの構成を図11に示します。


■割り込みベクトルのロード

図12にCTCの割り込みベクトルの構成を示します。割り込みベクトルのビット0は常にゼロであり、ビット1および2はDon't Careです。したがってプログラミングすべき値はビット3～7の5ビットです。割り込みベクトルはチャンネル0に対してのみロードすればよく、他のチャンネルに対する割り込みベクトルはCTCが自動的に発生します。

つまり、CTCはチャンネルごとに割り込みベクトルのビット1および2の値を00、01、10、11と変化させる機能を持っています。したがって、例えばチャンネル3を割り込み可としてプログラミングした場合にも、チャンネル0に対して割り込みベクトルを送る必要があります。

「割り込みベクトルはチャンネル0に対して送る」というのはマニュアル上のことであり、筆者の実験ではチャンネル0またはチャンネル2に対して割り込みベクトルを送ることができました。つまり、偶数チャンネルでは割り込みベクトルを正常に送ることができました。

〈図13〉
CTCのプログラミング・フロー



ただし、使用したCTCはザイログ社製のZ80A CTCです。

CTCのプログラミングの項のまとめとして、図13にCTCのプログラミング・フローを示します。

Z80 CTCのプログラム例

ここではZ80 CTCを用いたプログラム例を、三つほど示します。

■ポーレート・ジェネレータ


シリアル・インターフェース、とくに非同期モードのシリアル・インターフェースを用いるときには、使用する回線のポーレートに合わせたクロックを発生する、ポーレート・ジェネレータを必要とします。Prog. ①にCTCを用いたポーレート・ジェネレータを示します。また図14にこのプログラムが動作するためのハードウェア構成を示します。

このプログラムはサブルーチン形式になっており、アキュムレータの下位4ビットの値により、110～19200BPS (Bit Per Second)のクロックを発生します。なおクロックの周波数(ファクタ)はよく使われる16倍(×16)です。

CTCチャンネル0のCLK/TRG0には307.2kHzのクロックが供給され、チャンネル0はこのクロックをカウンタ・モードにより分周し、ZC/TO0にポーレート・クロックを出力します。

CTCの性質として、ZC/TOx (X=0～2)に出力されるパルスの幅は、システム・クロック(φ)の周期の1.5倍程度です。Z80 SIOを用いる場合には、ZC/TOxの出力をそのままSIOの送/受信クロックとして用い

〈図14〉 Prog. ①が動く構成 〈図15〉 Prog. ②が動く構成



<Prog. ①> ボーレート・ジェネレータ

```

;*****
;****          BAUD RATE GENERATOR          ****
;*****
;          THIS ROUTINE WILL SET UP CTC CHANNEL 0 TO
;          GENERATE BAUD RATE CLOCK (X16) ACCORDING TO
;          CONTENT OF ACC.
;          ACC          BAUD RATE SELECTOR
0000      E6 0F      BAUD:  AND      0FH          ;CLEAR GABAGE
0002      4F          LD        C,A          ;SELECTOR TO REG. C
0003      06 00      LD        B,0          ;ZERO TO REG. B
0005      21 0011    LD        HL, TABLE ;LOAD BAUD RATE TABLE
;          ;ADDRESS
0008      09          ADD        HL,BC      ;POINTS TO PROPER RATE
0009      3E 47      LD        A,47H      ;LOAD CTC CONTROL WORD
;          ;DISABLE INTERRUPT
;          ;COUNTER MODE
;          ;LOAD TIME CONSTANT
000B      D3 08      OUT        (CTC0),A    ;LOAD IT TO CTC 0
000D      7E          LD        A,(HL)     ;LOAD TIME CONSTANT
000E      D3 08      OUT        (CTC0),A    ;LOAD IT TO CTC 0
0010      C9          RET
;
;          BAUD RATE TABLE
0011      AF      TABLE: DB        175          ;0          110
0012      8F      DB        143          ;1          134.5
0013      80      DB        128          ;2          150
0014      60      DB        96           ;3          200
0015      40      DB        64           ;4          300
0016      20      DB        32           ;5          600
0017      10      DB        16           ;6          1200
0018      08      DB        8            ;7          2400
0019      04      DB        4            ;8          4800
001A      02      DB        2            ;9          9600
001B      01      DB        1            ;A          19200
001C      01      DB        1            ;B          19200
001D      01      DB        1            ;C          19200
001E      01      DB        1            ;D          19200
001F      01      DB        1            ;E          19200
0020      01      DB        1            ;F          19200
;
0008      CTC0 EQU      08H          ;CTC CHANNEL 0
;
;          END

```

<Prog. ②> デイ・クロック

```

;*****
;****          DAY CLOCK          ****
;*****
;          THIS ROUTINE WILL MAINTAIN DAY CLOCK USING
;          CTC CHANNEL 0 INTERRUPT. CTC CHANNEL 0 IS
;          PROGRAMMED TO GENERATE INTERUPT EVERY 10 MS.
0000      ASEG
;          ORG          2000H
2000      31 20B5    CLOCK:  LD        SP,STACK ;SET STACK POINTER
2003      21 2020    LD        HL,VECTOR ;LOAD INT. VECTOR ADRS
2006      7C          LD        A,H          ;LOAD UPPER HALF OF IT
2007      ED 47      LD        I,A          ;SET INTERRUPT REG.
2009      ED 5E      IM        2          ;SET MODE 2 INTERRUPT
200B      3E A7      LD        A,0A7H      ;LOAD CHANNEL CONTROL
;          ;ENABLE INTERRUPT
;          ;TIMER MODE
;          ;PRESCALER=256
;          ;LOAD TIME CONSTANT

```

```

200D   D3 08   OUT   (CTC0),A   ;LOAD CONTROL WORD
200F   3E 78   LD    A,120   ;LOAD TIME CONSTANT
2011   D3 08   OUT   (CTC0),A   ;
2013   7D     LD    A,L     ;LOAD LOWER HALF OF INT.
                                   ;VECTOR ADDRESS
2014   D3 08   OUT   (CTC0),A   ;
2016   FB     EI    ;ENABLE INTERRUPT
2017   18 FE   JR    $     ;LOOP ETERNALLY

;
0008   CTC0   EQU   08H   ;CTC CHANNEL 0 ADDRESS
;
2020   2022   VECTOR: DW   CLOCK+20H   ;CTC 0 INTERRUPT VECTOR
;
;   CTC CHANNEL 0 INTERRUPT ROUTINE
2022   F5     INT:   PUSH  AF   ;SAVE REGISTERS
2023   C5     PUSH  BC
2024   E5     PUSH  HL
2025   2A 2070 LD    HL,(MS)  ;LOAD MS TIMER
2028   01 000A LD    BC,10   ;UP 10 MS
202B   09     ADD   HL,BC
202C   01 03E8 LD    BC,1000 ;LOAD 1000
202F   7C     LD    A,H   ;MAY BE 1000 MS ?
2030   B8     CP    B
2031   20 34   JR    NZ,INT9 ;NO,INT9
2033   7D     LD    A,L   ;1000 MS ?
2034   B9     CP    C
2035   20 30   JR    NZ,INT9 ;NO,INT9
;
2037   3A 2072 UP SECOND TIMER
203A   3C     LD    A,(SEC) ;LOAD SECOND TIMER
203B   32 2072 INC   A   ;UP ONE SECOND
203E   FE 3C   CP    60   ;60 SECOND ?
2040   20 22   JR    NZ,INT8 ;NO,INT8
;
2042   3A 2073 UP MINUTE TIMER
2045   3C     LD    A,(MIN) ;LOAD MINUTE TIMER
2046   32 2073 INC   A   ;UP MINUTE TIMER
2049   FE 3C   CP    60   ;60 MINUTES ?
204B   20 13   JR    NZ,INT7 ;NO,INT7
;
204D   3A 2074 UP HOUR TIMER
2050   3C     LD    A,(HOR) ;LOAD HOUR TIMER
2051   32 2074 INC   A   ;UP HOUR
2054   FE 18   CP    24   ;24 HOURS ?
2056   20 04   JR    NZ,INT6 ;NO,INT6
2058   AF     XOR   A   ;RESET HOUR TIMER
2059   32 2074 LD    (HOR),A
205C   AF     INT6: XOR   A   ;RESET MINUTE TIMER
205D   32 2073 LD    (MIN),A
2060   AF     INT7: XOR   A   ;RESET SECOND TIMER
2061   32 2072 LD    (SEC),A
2064   21 0000 INT8: LD    HL,0   ;RESET MS TIMER
2067   22 2070 INT9: LD    (MS),HL ;UPDATE MS TIMER
206A   E1     POP   HL   ;RESTORE REGISTERS
206B   C1     POP   BC
206C   F1     POP   AF
206D   FB     EI    ;RE-ENABLE INTERRUPT
206E   ED 4D   RETI   ;RETURN FROM INTERRUPT
;
2070   0000   MS:   DW    0   ;MS TIMER
2072   00     SEC:  DB    0   ;SECOND TIMER
2073   00     MIN:  DB    0   ;MINUTE TIMER
2074   00     HOR:  DB    0   ;HOUR TIMER
;
2075   DS    64 ;STACK AREA
20B5   STACK EQU $ ;STACK FRAME
;
END

```


ることができですが、8251 などを用いる場合にはデューティが約50%のクロックを必要とします。このようなときには、ZC/TO_x の出力周波数を2倍にしておき、フリップフロップにより、デューティ50%のパルスを得、これをポーレート・クロックとして用います。

■デイ・クロック

CTC をタイマ・モードに設定し、10ms ごとに割り込みを発生させることにより、24 時間時計を構成する例を Prog. ② に示します。また図15にプログラムが動作するためのハードウェア構成を示します。

このプログラムは CTC チャンネル 0 をタイマ・モードに設定し、256 のプリスケラを選択し、システム・クロック (3.072MHz) を (256×120) 分の 1 することにより、10ms (100Hz) ごとに割り込みを発生させます。割り込みルーチンは割り込みが起きるたびに、ミリ・秒タイマ MS、秒タイマ SEC、分タイマ MIN、ならびに時タイマ HOR を更新します。


■サウンド・アラーム

マイクロコンピュータの応用では、警告音(サウンド・アラーム)がよく使われます。Prog. ③ にサウンド・アラームを発生するプログラムを示します。また図16にこのプログラムが動作するためのハードウェア構成を示します。このプログラムは2種類のサウンド・アラームを出力することができます。その一つはワンショット・ビーブ(One Shot Beep)であり、これは1kHzのピーという音を500ms間、1回だけ発生します。

もう一つはサイクリック・アラーム(Cyclic Alarm)であり、これは1kHzのピーという音を500ms間鳴らし、500ms間休んだ後に再びピーという音を500ms間鳴らします。つまり、ピー、ピー、ピー、…という周期的なアラーム音を発生します。

プログラムは CTC チャンネル 0 をタイマ・モードに設定し、10ms ごとに割り込みを発生するようにプログラムします。ワンショット・ビーブを発生したいときには、FLAG のビット 0 を "1" にし、サイクリッ

〈図16〉 Prog. ③ が動く構成



ク・アラームを発生したいときには、FLAG のビット 1 を "1" にします。

CTC チャンネル 0 の割り込みルーチンは FLAG のビット 0、または 1 がセットされていると、CTC チャンネル 1 を用いて、ZC/TO 1 に 2 kHz のパルスを出力します。この 2 kHz のパルスはフリップフロップによりデューティ=50%の1kHzのパルスとなり、スピーカを駆動します。

ワンショット・ビーブの場合には500ms間パルスを出力した後に、CTC チャンネル 1 をリセットします。サイクリック・アラームの場合には、500ms間パルスを出力した後に、CTC チャンネル 1 をリセットする点は、ワンショット・ビーブの場合と同じですが、さらに500msが経過すると、再度 CTC チャンネル 1 から2kHzのパルスを出力します。

この500msの時間監視に CTC チャンネル 0 が発生する10msごとの割り込みが用いられています。つまり、チャンネル 0 の割り込み回数を50回数えることにより、500msの時間経過を測定します。サイクリック・アラームを解除するには、FLAG のビット 1 をゼロにリセットします。

Prog. ② および Prog. ③ からおわかりのように、これらのプログラムでは経時測定を行うのに、タイミング・ループを用いたりせず、割り込みを使用しています。このため、割り込みが発生して割り込みルーチンが動く時間以外の時間を他の仕事に費やすことができます。

```

;*****
;****          SOUND ALARM          ****
;*****
0000          ASEG
                ORG          2000H
2000          31 20EB    ALARM: LD          SP,STACK          ;SET STACK POINTER
2003          21 2040    LD          HL,VECTOR          ;LOAD INT. VECTOR ADRS
2006          7C          LD          A,H              ;LOAD UPPER HALF OF INT.
                                                ;VECTOR ADDRESS
2007          ED 47      LD          I,A              ;LOAD INTERRUPT REG.
2009          ED 5E      IM          2                ;SET MODE 2
200B          3E A7      LD          A,0A7H           ;LOAD CHANNEL CONTROL
                                                ;ENABLE INTERRUPT
                                                ;TIMER MODE
                                                ;PRESCALER=256
                                                ;LOAD TIME CONSTANT
200D          D3 08      OUT         (CTC0),A          ;LOAD CONTROL WORD
200F          3E 78      LD          A,120           ;LOAD TIME CONSTANT
2011          D3 08      OUT         (CTC0),A          ;
2013          7D          LD          A,L              ;LOAD LOWER HALF OF
                                                ;INTERRUPT VECTOR ADRS
2014          D3 08      OUT         (CTC0),A          ;
2016          FB          EI                          ;ENABLE INTERRUPT
;
;          SOUND ONE SHOT BEEP
2017          21 2042    LD          HL,FLAG          ;SET ONE SHOT BEEP
201A          36 01      LD          (HL),01H          ;
;
;          SOUND CYCLIC ALARM
201C          21 2042    LD          HL,FLAG          ;SET CYCLIC ALARM
201F          36 02      LD          (HL),02H          ;
;
;          DISABLE CYCLIC ALARM
2021          21 2042    LD          HL,FLAG          ;CLEAR SOUND
2024          36 00      LD          (HL),00H          ;
;
;
000B          CTC0      EQU          08H              ;CTC CHANNEL 0
0009          CTC1      EQU          CTC0+1          ;CTC CHANNEL 1
;
2040          2045      VECTOR: ORG          ALARM+40H
                DW          INT                    ;INTERRUPT VECTOR
;
2042          00      FLAG:  DB          00H          ;SOUND FLAG
                ;          BIT          0          ONE SHOT BEEP
                ;          BIT          1          CYCLIC SOUND
;
2043          00      FLAG0: DB          00H          ;CONTROL FLAG
                ;          BIT          0          SOUND ON TIME
                ;          BIT          1          WAITING FOR 500 MS
;
2044          00      COUNT: DB          00H          ;100 MS COUNTER
;
;
;          CTC CHANNEL 0 INTERRUPT
2045          F5      INT:  PUSH         AF          ;SAVE REGISTERS
2046          E5      PUSH         HL
2047          21 2043  LD          HL,FLAG0          ;LOAD FLAG0 ADDRESS
204A          3A 2042  LD          A,(FLAG)          ;LOAD FLAG
204D          E6 03      AND          03H          ;NEED SOUND ?
204F          28 10      JR          Z,INT0          ;NO, INTO
2051          CB 47      BIT          0,A          ;SOUND ONE SHOT BEEP ?
2053          28 1E      JR          Z,INT2          ;NO, INT2

```

サウンド・アラーム

```

; ONE SHOT BEEP FOR 500 MS
2055 CB 46 BIT 0, (HL) ; SOUND ON ?
2057 20 0F JR NZ, INT1 ; YES, INT1
; SOUND ON
2059 CD 208A CALL SON ; SOUND ON
; RETURN FROM INTERRUPT
205C E1 INTR: POP HL ; RESTORE REGISTERS
205D F1 POP AF ;
205E FB EI ; RE-ENABLE INTERRUPT
205F ED 4D RETI ;
; MAKE SURE SOUND IS OFF
2061 CD 2096 INTO: CALL SOF ; SOUND OFF
2064 36 00 LD (HL), 0 ; RESET FLAG0
2066 18 F4 JR INTR ;
2068 CD 20A1 INT1: CALL UPC ; UP 500 MS COUNTER
206B 38 EF JR C, INTR ; 500 MS EXPIRED ?
; NO, INTR
206D AF XOR A ; RESET FLAG
206E 32 2042 LD (FLAG), A ;
2071 18 EE JR INTO ;
; CYCLIC ALARM SOUND
2073 CB 4E INT2: BIT 1, (HL) ; WAIT FOR 500 MS ?
2075 20 05 JR NZ, INT3 ; YES, INT3
2077 CD 208A INT20: CALL SON ; SOUND ON
207A 18 E0 JR INTR ;
207C CD 20A1 INT3: CALL UPC ; UP 500 MS COUNTER
207F 38 DB JR C, INTR ; GO TO INTR NOT IF 500
; MS COUNTER EXPIRED
2081 CB 46 BIT 0, (HL) ; SOUND ON TIME ?
2083 28 F2 JR Z, INT20 ; NO, INT20
2085 CD 2096 CALL SOF ; SOUND OFF
2088 18 D2 JR INTR ;
; SOUND ON
208A 3E 07 SON: LD A, 07H ; LOAD CONTROL WORD
; DISABLE INTERRUPT
; TIMER MODE
; PRESACALER=16
; LOAD TIME CONSTANT
208C D3 09 OUT (CTC1), A ; LOAD IT TO CTC 1
208E 3E 60 LD A, 96 ; LOAD TIME CONSTANT
2090 D3 09 OUT (CTC1), A ;
2092 36 03 LD (HL), 03H ; SET SOUND ON TIME AND
; WAIT FOR 500 MS
2094 18 06 JR SOF0 ;
; SOUND OFF
2096 3E 03 SOF: LD A, 03H ; LOAD CONTROL WORD
2098 D3 09 OUT (CTC1), A ; RESET CTC 1
209A 36 02 LD (HL), 02H ; SET SOUND OFF TIME AND
; WAIT FOR 500 MS
209C AF SOF0: XOR A ; CLEAR 500 MS COUNTER
209D 32 2044 LD (COUNT), A ;
20A0 C9 RET ;
;
; UP 500 MS COUNTER
20A1 3A 2044 UPC: LD A, (COUNT) ; UP 500 MS COUNTER
20A4 3C INC A ;
20A5 32 2044 LD (COUNT), A ;
20A8 FE 32 CP 50 ; 500 MS EXPIRED ?
20AA C9 RET ;
;
;
20AB DS 64 ; STACK AREA
20EB EQU $ ;
;
END

```

3.3 Z80 DMA 編

▶Z80 Direct Memory Access◀

DMAとは何か？

なぜDMAを必要とするか？

DMAというのは、CPUの動作を介さずにメモリとI/O間で、データ転送を行うために編み出された手法であり、その目的はデータ転送の高速化とプログラムの効率化にあります。ではDMAを用いるとなぜデータ転送の高速化がはかれ、プログラムの効率化がはかれるのでしょうか。

これらのことから説明する前に、まずDMAではないデータ転送についてふりかえってみます。以下、本稿ではDMAではないデータ転送のことを、プログラム・データ転送と呼び、DMAによるデータ転送のことを、DMAデータ転送と呼ぶことにします。

プログラム・データ転送

図1にI/Oからデータを読み取り、これをメモリに書き込む場合のプログラム・データ転送の概念図を示

します。この例ではプログラムはI/Oのステータス・レジスタの内容をインプット命令により読み込み、ステータスがデータ・レディであれば、再度インプット命令により、I/Oのデータ・レジスタからデータを読み取り、これをメモリに書き込みます。

以上のことから行うプログラム例を、Prog ①に示します。このプログラムは、Z80 CPUを使うことを前提にしていますが、これ以降に示すすべてのプログラムも、Z80 CPUを前提にしています。

Prog ①は、まずバッファ・ポインタ(HL)、バイト・カウンタ(B)、ならびにデータ・ポート・アドレス(C)をセットしたのちに、ステータス・レジスタの内容を読み、データ・レディ・ビット(ビット7)が立つのを待ちます。このビットが“1”になると、INI命令によりデータ・レジスタの内容を読み取り、データをメモリにストアします。

ここでステータス・レジスタのレディ・ビットはデータ・レジスタの内容を読むことにより、クリアされ

◀Prog ①▶ プログラム・データ転送の例

```

;
;
; PROGRAM DATA TRANSFER
;
0000 STATUS EQU 00H ;STATUS REGISTER
0001 DATA EQU 01H ;DATA REGISTER
;
0000 21 0011 BEGIN: LD HL,BUFFER ;SET UP BUFFER POINTER
0003 06 00 LD B,0 ;SET UP BYTE COUNTER
0005 0E 01 LD C,DATA ;LOAD DATA ADDRESS
0007 DB 00 WAIT: IN A,(STATUS) ;(11) READ STATUS
0009 17 RLA ;(04) DATA READY ?
000A 28 FB JR Z,WAIT ;(07) NO,WAIT
000C ED A2 INI ;(16) READ DATA AND
; WRITE IT INTO
; MEMORY.
;
000E C2 0007 JP NZ,WAIT ;(10) READ 256 ?
; NO,WAIT
;
;
;
0011 BUFFER: DS 256 ;DATA BUFFER
;
END
```

るものと仮定します。その後、プログラムは次のデータを求めて、再度ステータス・レジスタをチェックしていきます。以上の動作が 256 バイトのデータを I/O から受け取るまで続きます。

この方法により、1 バイトのデータを I/O から読み取り、それをメモリに書き込むのに要する時間の最小値は、Prog ① の 0007₁₆ 番地から 000E₁₆ 番地までの命令実行時間の和となり、48 ステートとなります。このステート数は、Z80 CPU を 4 MHz で動作させた場合、12 μ s となります。したがって転送速度の最大値は、約 83K バイト/秒です。

図 1 の概念に対して少し変更を加え、プログラムによりデータ・レディをチェックするのをやめ、データ・レディでないときには、I/O が CPU に対してウェイトをかけるようにすると、転送速度の向上がはかれます。図 2 に、ウェイトを用いたプログラム・データ転送の概念図を示します。

この例では、I/O はインプット命令がくると、データの用意ができるまで、 $\overline{\text{WAIT}}$ 信号を“L”にして CPU の動作をストップさせます。I/O はデータの用意ができると、 $\overline{\text{WAIT}}$ 信号を“H”にし、CPU を走らせます。

これによりプログラムはデータ・レジスタからデー

タを読み取り、それをメモリに書き込みます。I/O はデータ・レジスタからデータを読み取られ、次にインプット命令がきたときに、データの用意ができていない場合には、再度 $\overline{\text{WAIT}}$ 信号を“L”にします。


以上のことから行うプログラムを、Prog ② に示します。

このプログラムでは、データ転送を行うための命令は INIR のみです。INIR 命令の実行時間は 21 ステートですので、Z80 CPU を 4 MHz で動作させれば、この方式によるデータ転送時間の最小値は、1 バイト当たり 5.25 μ s となり、データ転送速度の最大値は約 190K バイト/秒となります。

したがって、この方式によれば図 1 のやりかたに比べて 2 倍以上速い転送速度が達成できます。なお、細かい話になりますが、INIR 命令の実行時間は、レジスタ B の値がゼロになったときには 16 ステートです。しかしこの例では転送速度におよぼす影響はゼロに等しいので、一律に 21 ステートとして計算しました。

*

以上の話はプログラム・データ転送を、データ転送速度の面からのみながめていましたが、次にプログラム効率の面からながめてみます。Prog ① および Prog ② で示したプログラム・データ転送では、I/O とデー



〈図 1〉
プログラム・データ転送の概念図

- ① I/O のステータス・レジスタの内容を読み、データ・レディであるか否かをチェックする。
- ② データ・レディであれば、I/O からデータを読み込む。
- ③ 読み込んだデータをメモリに書き込む。

〈図 2〉
ウェイト ($\overline{\text{WAIT}}$) を用いた、プログラム・データ転送の概念図

- ① インプット命令がくると、I/O は $\overline{\text{DATA READY}}$ になるまで $\overline{\text{WAIT}}$ を“L”にする。
- ② データ・レディになると、I/O は $\overline{\text{WAIT}}$ を“H”にする。
- ③ I/O からデータを読み込み、それをメモリに書き込む。

〈Prog ②〉 ウェイトを用いたプログラム・データ転送の例

```

;
; PROGRAM TRANSFER WITH WAIT
;
0000 CTL EQU 00H ; INITIATE TRANSFER
0001 DATA EQU 01H ; DATA REGISTER
;
0000 21 000B BEGIN: LD HL, BUFFER ; SET UP BUFFER POINTER
0003 06 00 LD B, 0 ; SET UP BYTE COUNTER
0005 0E 01 LD C, DATA ; SET DATA ADDRESS
0007 D3 00 OUT (CTL), A ; INITIATE TRANSFER
0009 ED B2 INIR ; DO TRANSFER
;
;
000B BUFFER: DS 256 ; DATA BUFFER
;
END
    
```

データの授受を行っている期間、CPUはそれだけに専念させられます。

つまり、Prog ①ではI/Oのステータス・レジスタの内容をチェックし、データ・レジスタからデータを読むことだけにCPUが使われています。したがって、I/Oがデータの用意ができるのがたとえば1msに1回とすると、約256msの期間がデータ転送に費やされることになります。

このことはProg ②に対してもいえます。つまり、Prog ①およびProg ②で示したようなデータ転送方式では、同時並行処理ができないので、CPUはデータ転送専用マシン、もっと大げさにいえばステータス・チェック専用マシンになってしまいます。

このことを改善するために考え出されたのが割り込みです。図3に割り込みを用いたプログラム・データ転送の概念図を示します。I/Oはデータの用意ができると、CPUに対して割り込みをかけ、割り込みルーチンはI/Oからデータを読み込み、それをバッファにストアします。I/Oはデータを読み取られると割り込みを解除します。

この例ではI/Oのステータス・レジスタのデータ・

レディをプログラムがチェックするのではなく、割り込みによりI/Oがプログラムに知らせるやりかたをとっています。したがって、プログラムは割り込みによりデータ・レディであることを知らされるまで、他のことをやっていたよいこととなります。データ転送と同時に“他のことをやる”ことを同時並行処理と呼びます。

図4に割り込みによるプログラム・データ転送と同時並行処理の流れを示します。この処理では256バイトのバッファを二つ（バッファ1およびバッファ2）持ち、一方のバッファにデータを詰め込んでいる間に、他方のバッファのデータを処理します。これを交換バッファリング方式と呼びます。


一番始めには両バッファとも空なので、プログラムはバッファ1が一杯になるのを待ちます。このバッファ1には割り込みルーチンがプログラム・データ転送により、データを詰めこみます。そしてバッファ1が一杯になると、プログラムはバッファ1のデータの処理を行い、これと並行して割り込みルーチンはバッファ2にデータを詰めこみます。


そしてバッファ1のデータの処理が終わると、バッ

〈図3〉

割り込みによるプログラム・データ転送の例

- ① I/Oはデータ・レディになるとCPUに対して割り込み要求を出す。
- ② 割り込みルーチンは、I/Oからデータを読み込む。
- ③ 読み込んだデータを、メモリに書き込む。





〈図4〉

割り込みによるプログラム転送と交換バッファリングによる同時並行処理

ファ2が一杯になるのを待ち、バッファ2が一杯になると、その処理を行うと同時に、割り込みルーチンはバッファ1にデータを詰めこみ始めます。以上の過程を行うプログラムを、Prog③に示します。

割り込みを用いることにより、同時並行処理が可能となり、プログラムの効率を上げることができるとはわかりましたが、割り込みを用いた場合、1バイトのデータをI/Oから読み取り、それをメモリに書き込むに要する時間は、単純なプログラム・データ転送 (Prog①およびProg②) に比べて、大幅に大きくなります。

Prog③では、交換バッファリングを行っているため、プログラムが複雑になっていますので、割り込みが発生してから、I/Oのデータを読み、それをメモリにストアし、バッファのコントロールをして、割り込みルーチンを抜けるのに (Prog③のINT: から RETI 命令まで)、実に239ステートを要します。

Prog③ほど複雑にしなかったとしても、割り込みを用いる場合は、必ずレジスタの退避/回復、割り込みの再イネーブル、ならびに RETI を必要とします。Prog④にもっとも単純化した、割り込みルーチンの例を示します。この場合には1バイト当たり

時間は50ステートとなります。この値はProg①の場合の最小時間とほぼ同じです。

■プログラム・データ転送のまとめ

以上、「DMAデータ転送とはどんなものであるか」ということを説明するための予備知識として、プログラム・データ転送について比較的詳しく述べてきましたが、ここでプログラム・データ転送についてまとめておきます。

- ① Prog①のようなポールド・モード (Polled Mode) のプログラム・データ転送では、1バイトのデータを入力するのに要する時間の最小値は48ステートであり、Z80 CPUを4MHzで動作させた場合、 $12\mu\text{s}$ となる。転送速度の最大値は83Kバイト/秒である。
- ② Prog②のように WAIT を用いたプログラム・データ転送を行うことにより、転送速度を190Kバイト/秒くらいまで上げることができ、1バイトのデータを入力するのに要する時間は、18ステートである。
- ③ Prog①およびProg②のような方式では、CPUはデータ転送マシンになるので、CPUの使用効率が低下する。
- ④ 割り込み駆動型かつ交換バッファリングを行う

〈Prog④〉

単純化した割り込みルーチン

```

;
;   SIMPLIFIED INTERRUPT ROUTINE
;
INT:  EXX          ; SAVE REGISTERS
      EX          AF, AF' ; SAVE PSW
      INI         ; READ DATA AND STORE IT
      EX          AF, AF' ; RESTORE PSW
      EXX         ; RESTORE REGISTERS
      EI          ; RE-ENABLE INTERRUPT
      RETI       ;
;
      END

```

```

;
; PROGRAM TRANSFER WITH INTERRUPT
;
0000 DATA EQU 00H ; I/O DATA REG. ADDRESS
;
; BUFFER CONTROL TABLE EQUATES
0000 BCT$BA EQU 0 ; BUFFER ADDRESS
0002 BCT$BP EQU BCT$BA+2 ; BUFFER POINTER
0004 BCT$BC EQU BCT$BP+2 ; BYTE COUNTER
0006 BCT$LK EQU BCT$BC+2 ; BUFFER LINK
;
0000 31 02C8 BEGIN: LD SP,STACK ; SET STACK POINTER
0003 3E 00 LD A,0 ; LOAD IR
0005 ED 47 LD I,A ;
0007 ED 5E IM 2 ; SET MODE 2
0009 21 0086 LD HL,BUFF1 ; LOAD BUFFER 1 ADRS
000C 11 0187 LD DE,BUFF2 ; LOAD BUFFER 2 ADRS
000F FB EI ; ENABLE INTERRUPT
;
; CHECK IF BUFFER READY
0010 7E LOOP: LD A,(HL) ; LOAD BUFFER FLAG
0011 B7 OR A ; BUFFER READY ?
0012 28 FC JR Z,LOOP ; NO, LOOP
0014 D5 PUSH DE ; SAVE BUFFER ADDRESSES
0015 E5 PUSH HL ;
;
;
;
;
; PROCESS DATA IN THE BUFFER POINTED BY HL
;
;
;
;
0016 E1 POP HL ; RESTORE BUFFER ADRSES
0017 D1 POP DE ;
0018 36 00 LD (HL),0 ; SET BUFFER FREE
001A EB EX DE,HL ; EXCHANGE BUFFER
001B C3 0010 JP LOOP ; GO AND PROCESS NEXT
; BUFFER
;
; INTERRUPT ROUTINE
001E D9 INT: EXX ; EXCHANGE REGISTERS
001F 08 EX AF,AF' ; EXCHANGE PSW
0020 DD E5 PUSH IX ; SAVE IX
0022 DD 2A 0084 LD IX,(BCTBLP) ; LOAD BCTBL ADDRESS
0026 DD 6E 02 LD L,(IX+BCT$BP) ; LOAD BUFFER POINTER
0029 DD 66 03 LD H,(IX+BCT$BP+1) ;
002C DD 46 04 LD B,(IX+BCT$BC) ; LOAD BYTE COUNTER
002F 0E 00 LD C,DATA ; LOAD I/O ADDRESS
0031 ED A2 INI ; READ DATA FROM I/O
; AND STORE IT INTO BUF.
0033 28 0B JR Z,INTO ; JUMP IF BUFFER FULL
;
; UPDATE BUFFER CONTROL TABLE
0035 DD 75 02 LD (IX+BCT$BP),L ; UPDATE BUFFER POINTER
0038 DD 74 03 LD (IX+BCT$BP+1),H ;
003B DD 70 04 LD (IX+BCT$BC),B ; UPDATE BYTE COUNTER
003E 18 2A JR INT1 ;

```


プログラム・データ転送の例


```

;
;
0040 DD 6E 00 ; INTO: SET BUFFER READY
0043 DD 66 01 ; LD L, (IX+BCT$BA) ; LOAD BUFFER FLAG ADRS
0046 36 FF ; LD H, (IX+BCT$BA+1) ;
; LD (HL), OFFH ; SET BUFFER READY
; EXCHANGE BUFFER
0048 DD 6E 06 ; LD L, (IX+BCT$LK) ; LOAD NEXT BCTBL ADRS
004B DD 66 07 ; LD H, (IX+BCT$LK+1) ;
004E E5 ; PUSH HL ; HL --> IX
004F DD E1 ; POP IX ;
0051 DD 6E 00 ; LD L, (IX+BCT$BA) ; LOAD NEW BUF ADRS
0054 DD 66 01 ; LD H, (IX+BCT$BA+1) ;
0057 7E ; LD A, (HL) ; BUFFER FREE ?
0058 B7 ; OR A ;
0059 20 16 ; JR NZ, OVRN ; NO, OVER RUN ERROR
; INITIALIZE BUFFER CONTROL TABLE
005B 23 ; INC HL ; SKIP FLAG
005C DD 75 02 ; LD (IX+BCT$BP), L ; SET BUFFER POINTER
005F DD 74 03 ; LD (IX+BCT$BP+1), H ;
0062 DD 36 04 00 ; LD (IX+BCT$BC), 0 ; RESET BYTE COUNTER
0066 DD 22 0084 ; LD (BCTBLP), IX ; SET NEW BCTBL ADRS
; RETURN FROM INTERRUPT
006A DD E1 ; INT1: POP IX ; RESTORE IX
006C 08 ; EX AF, AF' ; RESTORE PSW
006D D9 ; EXX ; RESTORE REGISTERS
006E FB ; EI ; RE-ENABLE INTERRUPT
006F ED 4D ;
;
; DATA OVER RUN ERROR
0071 76 ; OVRN: HALT ; ERROR STOP
;
0072 001E ; INTV: DW INT ; INTERRUPT VECTOR
;
; BUFFER CONTROL TABLE
0074 0086 ; BCTBL1: DW BUFF1 ; BUFFER 1 ADDRESS
0076 0087 ; DW BUFF1+1 ; BUFFER POINTER
0078 0000 ; DW 0 ; BYTE COUNTER
007A 007C ; DW BCTBL2 ; BUFFER LINK
;
007C 0187 ; BCTBL2: DW BUFF2 ; BUFFER 2 ADDRESS
007E 0188 ; DW BUFF2+1 ; BUFFER POINTER
0080 0000 ; DW 0 ; BYTE COUNTER
0082 0074 ; DW BCTBL1 ; BUFFER LINK
;
0084 0074 ; BCTBLP: DW BCTBL1 ; BCTBL POINTER
;
; BUFFERS
0086 00 ; BUFF1: DB 0 ; BUFFER 1 FLAG
0087 ; DS 256 ; DATA BUFFER
0187 00 ; BUFF2: DB 0 ; BUFFER 2 FLAG
0188 ; DS 256 ; DATA BUFFER
;
0288 ; DS 64 ; STACK AREA
02C8 ; STACK EQU $ ;
;
;
END

```

〈図5〉

DMA データ転送の概念図



I/O がデータ・レディであることを示すと、DMA コントローラは CPU を隔離し、I/O データ・レジスタの内容を読み取って、それをメモリに書き込む

ことにより、CPU の使用効率を上げることができが、1 バイトのデータを入力するのに大きな時間を要するため、転送速度は低下する。

- ⑤ 割り込み駆動型の場合には、割り込みルーチンにおいて、レジスタの退避/回復を要するため、ポールド・モードの場合に比べて、転送速度は低くなる。

DMA データ転送とは何か？

DMA データ転送はプログラム・データ転送の持つ二つの欠点、すなわち、

- ① CPU の使用効率が悪い
- ② データ転送速度がさほど速くない

を克服するために考案された方法であり、割り込みとともにコンピュータ史上、最高峰に位置する発明です。

DMA というデータ転送方式が産み出された背景には次のようなことがらがあります。すなわち、

- ① I/O とメモリ間のデータ転送などという単純な作業に高価な CPU (昔は CPU は非常に高価であった) を介在させる必要はない。CPU はもっと有意義な演算に専念すべきである。
- ② ドラム、磁気テープなどの高速な I/O が動き出すと、プログラム・データ転送を使用していると、CPU はデータ転送だけに集中せねばならず、肝心の演算を行う時間がほとんど残らない。また I/O がさらに高速の場合には、CPU がやっていたのではデータ転送が間に合わなくなる (オーバーラン) ようなことがありうる。

同じようなことが、現在のマイクロプロセッサの世界においてもいえます。倍密度フロッピー・ディスクのデータ転送速度は 500K ビット/秒であり、これをバイトに直すと 62.5K バイト/秒です。この転送速度

は前項のプログラム転送でも対処できる範囲にありますが、CPU の動作時間の大半をデータ転送にとられてしまいます。

では今はやりのウィンチェスタ・タイプの磁気ディスク装置を考えてみると、これらのディスクのデータ転送速度は 1 メガ・バイト/秒くらいあります。これは 1 バイト当たり、1 μ s で転送されることを意味し、プログラム・データ転送では、どうあがいてみても不可能です。


以上より、プログラム・データ転送を行っていたのでは処理効率が低下してしまったり、I/O が速すぎて間に合わないような場合には、何らかの手段を講じる必要があります。この手段がこれから説明する、DMA データ転送です。

DMA データ転送

DMA ということばは、Direct Memory Access の各頭文字をとった略語であり、I/O とメモリ間のデータ転送を CPU を介さずに、直接的にやってしまうという意味です。

CPU のやっかいにならずに I/O とメモリ間でデータ転送をするのですが、データ転送を I/O とメモリだけに委せておいては、のけものにされた CPU が文句をいうのは当然です。つまり CPU はデータ転送に必要なバスの管理権は自分にあると思っているからです。そこで I/O、メモリと CPU の間の仲をとりもつ仲人役が必要となり、これを通常 DMA コントローラと呼びます。

図 5 に DMA データ転送の概念図を示します。I/O はデータの用意ができると、DMA コントローラに対してデータ・レディ信号を出します。これを受けると、D



〈図6〉
一般的なDMAコントローラの構成図

MAコントローラは、CPUに対して「ちょっとバスを貸してください」という意味の、バス・リクエストを出します。

このリクエストがあるとCPUはその時点で行っている動作の区切りのいいところでストップし、バスの状態をハイ・インピーダンスにすることにより、自分自身をバスから論理的に切り離れた後に、バス・リクエスト認可（バス・アクノウリッジ：Bus Acknowledge）をDMAコントローラに対して出し、バスの使用权をDMAコントローラに与えます。

バスの使用权を与えられたDMAコントローラは、I/Oからデータを読み取りそれをメモリに書き込みます。データを読み取られたI/Oはデータ・レディを落とします。そしてデータ転送を終えると、DMAコントローラはバス・リクエストを引っこめます。バス・リクエストがなくなると、CPUはバス・リクエスト認可を落とし、中断していた仕事を続行します。

メモリからI/Oへデータを転送する場合も同じです。データが必要になると、I/Oはデータ・レディをDMAコントローラに出します。DMAコントローラは、前の場合と同じようにしてバスの制御権をCPUからもらい、メモリからデータを読み取り、それをI/Oに渡します。

以上がDMAデータ転送の概念ですが、“なぜDMAデータ転送がプログラム・データ転送に比べて速いか”といいますと、DMAコントローラがデータ転送専用設計されたハードウェアだからです（専用のハードウェアを設ければ、ものごとを速く行うことができるのは当たり前であり、それほどおどろく必要はないのか

もしれません）。本稿で説明するZ80DMAの場合、メモリとI/O間のデータ転送を、1バイトあたり2クロック期間でやってしまいます。したがって4MHzのクロックを用いると、 $0.5\mu\text{s}$ で1バイトのデータ転送ができることとなります（2Mバイト/秒）。

*

ではDMAコントローラのハードウェアはどのような構成をしていけばよいのか考えてみましょう。まずDMAコントローラとして最低限必要な機能をあげると、以下の8点をあげることができます。すなわち、

- ① I/Oからのデータ転送要求を認識する機能
- ② CPUに対してバス・リクエストをし、CPUの認可を識別する機能
- ③ メモリおよびI/Oをアドレッシングする機能
- ④ メモリおよびI/Oに対して読み書きの指示を与える機能
- ⑤ 転送すべきデータの量（バイト・カウント）を管理する機能
- ⑥ 転送するデータの方向（メモリ → I/O, I/O → メモリ）を制御する機能
- ⑦ データ転送の終了をプログラムに知らせる機能
- ⑧ DMAコントローラをプログラミングする機能

これらの機能を持たせると、一般的なDMAコントローラを構成することができます（図6）。各構成部分の働きは次のとおりです。

・プログラム制御部

DMAデータ転送に先立って、データ転送に関連するメモリのアドレス、I/Oアドレス、バイト・カウント、ならびにデータの方向などをプログラミングする必要

があります。プログラム制御部はデータ・バス上のデータを必要な場所にセットする制御を行います。

・バス・コントロール部

I/O からデータ転送要求があると、CPU に対してバス・リクエストを出し、これが認められるとバッファをイネーブルします。

・I/O アドレス・レジスタ

データ転送の対象となる I/O のアドレスを保持するレジスタです。

・メモリ・アドレス・レジスタ

データ転送の対象となるメモリのアドレスを保持するレジスタであり、1 バイトのデータ転送が終わるごとに1だけ進められる、アップ・カウンタです。

・バイト・カウント・レジスタ

転送すべきデータの数を保持するレジスタで、1 バイト・データの転送が終わるごとに、1 ずつ減じられるダウン・カウンタです。

・データ・ディレクション・レジスタ

データ転送の方向 (メモリ → I/O, I/O → メモリ) を指定するためのレジスタです。

・転送制御部

データ・ディレクション・レジスタの状態にしたがって、メモリ・リード/ライト信号、I/O リード/ライト信号を出力し、1 バイトの転送が終わるごとに、メモリ・アドレス・レジスタとバイト・カウント・レジスタの内容を更新します。

・割り込み制御部

データ転送が完了したこと (バイト・カウント = 0) を、プログラムに知らせるために、CPU に対して割り込み要求を出します。

・バッファ

CPU が動作しているときには、DMA コントローラはバスに対して何の権利もありませんので、このときにはアドレス・ライン、およびメモリや I/O のコントロール・ラインをハイ・インピーダンスにする必要があります。また DMA データ転送を行うときには、このバッファをイネーブルし、CPU に代わってバスの制御を行います。

*

以上で“DMA とは何か?” という項を終わりますが、ここで“DMA はどのような場合に、なぜ有効であるのか”をまとめておきます。

- ① ディスクなどの高速な I/O を使用するときには、プログラム・データ転送をしていたのでは、転送速度が追いつけず、データのオーバラン状態を発生する。このようなときには DMA により高速データ転送を行わざるを得ない。
- ② フロッピー・ディスクやプリンタなどとデータ転

送をするときには、プログラム・データ転送でもやっていたが、CPU はかなりの時間をデータ転送のためにさかなければならない。このような場合にも DMA データ転送を行うことにより、CPU の負荷を相当軽減できる。

とくにデータ転送終了時の DMA 割り込みを用いることにより、I/O オペレーションと演算の同時並行処理が可能となり、CPU の効率を上げることができる。

Z80 DMA

Z80 DMA は Z80 ファミリの DMA コントローラであり、動作速度に応じて Z80 DMA (2.5MHz) と Z80A DMA (4 MHz) がありますが、以下の説明では Z80 DMA で通すことにし、動作速度の違いなどで両者を分けて説明をする必要のある場合のみ、Z80A DMA の名前を用いることにします。したがって、とくにことわりのない限り Z80 DMA とした場合、Z80A DMA をも含むこととします。

さて、Z80 DMA は次のような特徴を持っています。

・3種類のデータ転送形式

- ① データ転送 (トランスファ)
- ② サーチ
- ③ データ転送、およびサーチ (トランスファ/サーチ)

・3種類のデータ転送モード

- ① バイト・モード
- ② バースト・モード
- ③ コンティニューアス・モード

・データの転送方向を自由に設定できる

・オート・リスタート機能

・デイジー・チェーン式のベクトル割り込み発生機能

・レディ信号の有効極性をプログラミングできる

・デイジー・チェーン式のバス優先順位制御機能


・バス・タイミングが可変

・外部アドレス・ラッチを必要としない

Z80 DMA の使用例

Z80 DMA の機能、および動作ならびにプログラミングなどについて説明する前に、Z80 DMA が Z80 マイクロコンピュータ・システム中でどのような使われかたをするのかを述べ、Z80 DMA の概要をつかんでいただこうと思います。

図7に Z80 DMA を用いた簡単なシステムを示します。このシステムは DMA データ転送により、メモリのデータを Z80 PIO に送り、ついでそのデータを外



部装置（たとえばプリンタ）に送ります。

この例では Z80 DMA はメモリから I/O (Z80 PIO) へデータ転送をするようにプログラミングされているものとし、Z80 PIO はモード 0 にプログラミングされているものとし、また Z80 DMA のレディ (RDY) は "L" で有効となるようにプログラミングされているものとし、

以上の仮定のもとに、このシステムの動作を説明します。Z80 DMA がイネーブルされると、Z80 PIO の ARDY は "L" です。Z80 DMA のレディが有効となり、DMA 動作が開始され、CPU に対して $\overline{\text{BUSREQ}}$ が出力されます。この $\overline{\text{BUSREQ}}$ を検出すると、CPU は自分の都合の良い時点で動作を停止し、 $\overline{\text{BUSACK}}$ を "L" にします。

$\overline{\text{BUSACK}}$ が "L" になると、Z80 DMA はアドレス・バス、データ・バス、ならびにコントロール・バスを使用して、メモリからデータを読み取り、それを Z80 PIO に送ります。このデータを受け取ると、Z80 PIO は ARDY を "H" にし、同じデータを PA₇~PA₀ 上にセットします。

この ARDY が "H" になると、Z80 DMA の RDY が無効極性になりますので、Z80 DMA は $\overline{\text{BUSREQ}}$ を "H" にします。 $\overline{\text{BUSREQ}}$ が "H" になると、CPU は $\overline{\text{BUSACK}}$ を "H" にし、中断していた仕事を続行します。

また ARDY は外部装置に対しては、"PA₇~PA₀ 上にデータの用意ができています"ことを示しますので、外部装置は PA₇~PA₀ 上のデータを取り込み、ついで "データを受け取った"ことを Z80 PIO に知らせるために、 $\overline{\text{ACK}}$ パルスを出力します。この $\overline{\text{ACK}}$ を受け取ると、Z80 PIO は ARDY を "L" にし、再度 Z80

DMA に対してデータ転送を要求します。

この過程は Z80 DMA にプログラミングされた、バイト・カウントがゼロになるまで繰り返され、バイト・カウントがゼロになると、Z80 DMA は CPU に対して割り込み ($\overline{\text{INT}}$) を発生し、データ転送の終了をプログラムに知らせます。

Z80 DMA の中身の説明もしないで、突然 Z80 DMA の使いかたの話が出てきて、面くらわれた人もあると思いますが、前項の「DMA とは何か?」を読んで理解している読者ならば、以上の話のほとんどをおわかりいただけると思います。

もちろん、Z80 PIO に関する知識があることは前提条件です。Z80 DMA の機能は相当複雑ですので、個々の機能の話からはじめると、Z80 DMA の全貌を見失ってしまうおそれがあるので、まず一番ふつうの使用法を示したわけです。

Z80 DMA の構成

図 8 に Z80 DMA の構成図を示します。以下に各部の動作を説明します。

・バス制御部

プログラミング時には、Z80 DMA は単なる I/O ポートと同じになりますので、コントロール・バスはシステム・バス → Z80 DMA の向きになります。また Z80 DMA のコントロール・レジスタに対して、プログラミング・データを書き込むときには、データ・バスはシステム・バス → Z80 DMA の向きになり、コントロール・レジスタからデータ (ステータスなど) を読み取る時には、データ・バスの方向はその逆になります。

もちろん、このときには Z80 DMA にはアドレス・バスの管理権はありませんので、アドレス・バッファはディスエーブルされます。

DMA データ転送時には、コントロール・バス、およびアドレス・バスの管理は Z80 DMA に委^{まか}されますので、コントロール・バス・バッファ、およびアドレス・バス・バッファはイネーブルされ、これらのバスの向きは、Z80 DMA → システム・バスとなります。

データ・バスに関しては、メモリまたは I/O からデータを読み取るタイミングでは、システム・バス → Z80 DMA の向きとなり、データを一時内部にラッチします。メモリまたは I/O にデータを書き込むタイミングでは、データ・バスの方向を Z80 DMA → システム・バスの方向にし、ラッチしていたデータをシステム・データ・バス上に乗せます。


バス制御部は以上のようなバス方向制御を行うとと

〈図9〉 Z80 DMA のコントロール・レジスタ (ライト・レジスタ) の構成。ライト・レジスタ 0~6 に対して、WR0~WR6 の名前が付けられている

WR0	7 0	ベース・レジスタ
	15 8 7 0	ポートAスタート・アドレス・レジスタ
		バイト・カウント・レジスタ
WR1		ベース・レジスタ
		ポートA可変タイミングバイト
WR2		ベース・レジスタ
		ポートB可変タイミングバイト
WR3		ベース・レジスタ
		サーチ・マスク・バイト
		サーチ・マッチ・バイト
WR4		ベース・レジスタ
		ポートBスタート・アドレス・レジスタ
		割り込み制御バイト
		バルス制御バイト
		割り込みベクトル
WR5		ベース・レジスタ
WR6		ベース・レジスタ
		リード・マスク

〈図8〉

Z80 DMA の構成



もに、DMA データ転送時にはデータの転送方向(メモリ ↔ I/O)にしたがって、コントロール・バスを制御します。

またプログラミング時には、内部データ・バス上のデータを必要なコントロール・レジスタに書き込む管理をし、コントロール・レジスタの内容を読む場合には、必要なレジスタの内容を内部データ・バス上に乗せます。

このほか、バス制御部は DMA 転送時において必要なことから (アドレス・カウンタやバイト・カウンタの更新など) を管理します。

・優先順位制御部

この部分は割り込み優先順位とバス制御権の優先順位を管理します。ご存知のように Z80 システムでは、各 LSI 間の割り込み優先順位は、デイジー・チェーン方式により管理されています。


これと同じように、Z80 DMA では、複数の DMA コントローラ間のバス制御権の配分をデイジー・チェーン方式により管理します。優先順位制御部はこれら二つのデイジー・チェーンを管理する役目を果たします。

・コントロール・レジスタ

Z80 DMA のコントロール・レジスタは、それぞれ 7 個のライト・レジスタ (WR0~WR6) とリード・レジスタ (RR0~RR6) からなります。図9にライト・レジスタの構成を示し、図10にリード・レジスタの構成を示します。

ライト・レジスタは 7 個あるというよりは、7 グループあるというべきであり、各グループはまたいくつかのレジスタ群からなります (WR5 を除く)。

Z80 DMA の動作は、このライト・レジスタに対するプログラミングにより決定されます。各ライト・レジスタのベース・レジスタは、ポインタ・ビットと呼



ばれるビットを持っており、ベース・レジスタに対する I/O ライト命令に続く、I/O ライト命令により書き込まれるべきレジスタを指定します。

リード・レジスタもやはり7個あります。これらには DMA 動作終了時のステータス、バイト・カウンタの値、A/B 両ポートのアドレス・カウンタの値が保持されています。リード・レジスタの内容は常に読み取り可ですが、通常は DMA 動作終了時に読み取りを行い、DMA 動作の終了原因を判断したり、DMA データ転送により転送された、データのバイト数を知るのに用いられます。これらのレジスタについては、「Z80 DMA のプログラミング」の項で詳しく述べます。

・パルス制御部

Z80 DMA は 256 バイトの DMA データ転送をするごとに、 \overline{INT} ライン上にパルスを発生する機能を持っています。また最初のパルス発生タイミングはライト・レジスタ 4 のパルス制御バイトの値だけオフセットすることができます。パルス制御部はこれらの制御を行います。

・一致検出ロジック

Z80 DMA は DMA 転送中に転送されるデータを監視し、一致を検出すると割り込みを発生する機能を持っています。一致検出ロジックはこの制御を行います。

・バイト・カウンタ

これは DMA データ転送開始時にクリアされ、1 バイトのデータを転送することに1だけ進められるカウンタです。このカウンタの値がライト・レジスタ中のバイト・カウント・レジスタの値と一致すると、DMA データ転送は終了します。

・アドレス・カウンタ

Z80 DMA にはアドレス・カウンタとしてポート A

アドレス・カウンタと、ポート B アドレス・カウンタがあり、両者ともアップ/ダウン・カウンタです。Z80 DMA では、DMA データ転送はポート A とポート B 間で行われ、どちらがソース（読まれるほう）になっても、どちらがデスティネーション（書かれるほう）になってもかまいません。またポート A、ポート B はそれぞれ独立にメモリ、または I/O と指定することができます。

アドレス・カウンタはポートのアドレスを保持するカウンタであり、1 バイトの DMA データ転送が終わるごとに、1だけ進めたり減じたりすることができます。またこのカウンタの内容を変化させず、常に一定値をとらせる (Fixed Address) こともできます。


DMA データ転送時にはこれらのアドレス・カウンタの状態が、アドレス・バス・バッファを介してシステム・バス上に出力され、メモリまたは I/O をアドレッシングします。DMA データ転送開始時には、ライト・

〈図10〉 Z80 DMA のコントロール・レジスタ (リード・レジスタ) の構成。リード・レジスタ 0~6 に対して、RR0~RR6 の名前が付けられている

RR0	ステータス・バイト
RR1	バイト・カウンタ(下位8ビット)
RR2	バイト・カウンタ(上位8ビット)
RR3	ポートAアドレス・カウンタ(下位8ビット)
RR4	ポートAアドレス・カウンタ(上位8ビット)
RR5	ポートBアドレス・カウンタ(下位8ビット)
RR6	ポートBアドレス・カウンタ(上位8ビット)

〈図11〉
Z80 DMA のデータ転送パス

- ① サーチ・メモリ
 - ② メモリ ↔ メモリ*
 - ③ メモリ ↔ I/O*
 - ④ サーチ I/O
 - ⑤ I/O ↔ I/O*
- (*印：サーチ併用可)



レジスタ 0 (WR0) のポート A スタート・アドレス・レジスタの内容をポート A アドレス・カウンタにロードし、ライト・レジスタ 4 (WR4) のポート B スタート・アドレス・レジスタの内容を、ポート B アドレス・カウンタにロードします。

Z80 DMA の機能


■DMA データ転送パス (Pass)

図11に Z80 DMA が取り扱うことのできる、DMA データ転送パスを示します。この図のように Z80 DMA は 5 種類のデータ転送パスを取り扱うことができます。

- ① サーチ・メモリ
- ② メモリ ↔ メモリ (サーチ併用可)
- ③ メモリ ↔ I/O (サーチ併用可)
- ④ サーチ I/O
- ⑤ I/O ↔ I/O (サーチ併用可)

Z80 DMA がこのように多くのデータ転送パスのバ

〈図12〉 メモリ・リサーチ、Z80 DMA を用いた場合と Z80 CPU の命令 CPIR を用いた場合の所要クロック数、19バイト以上なら DMA のほうが有利 (2 サイクル可変タイミングを用いたとき)



リエーションを持っているのは、ポート A およびポート B をそれぞれ独立にメモリ、または I/O と設定できることと、リード・データに対するサーチ機能があるためです。次に個々の DMA データ転送パスの応用を考えてみます。

・サーチ・メモリ

Z80 CPU が持つ、CPIR 命令と同じ機能を Z80 DMA が行います。したがって高速に多量のメモリ・データをサーチする場合に利用します。CPIR 命令では、1 バイトのメモリ・サーチに要する時間は、21 クロック期間ですが、Z80 DMA を用いると 2 クロック期間で、1 バイトのサーチができます (2 サイクル可変タイミングを用いた場合)。


図12に Z80 DMA のサーチ・メモリの機能を用いた場合と、Z80 CPU の CPIR 命令を用いた場合の、サーチすべきデータのバイト数と必要なクロック数との関係をグラフで示します。

Z80 DMA を用いた場合には、DMA のイニシャライズに 376 クロック程度を要しますので、サーチするデータのバイト数が少ないときには、CPIR 命令のほうが有利ですが、バイト数が 19 を越えると Z80 DMA のほうがだんぜん有利になります。

・メモリ ↔ メモリ

Z80 CPU の持つ LDIR 命令と同じ働きをします。したがって高速に多量のデータをメモリ間で転送する場合に利用します。LDIR 命令では 1 バイトの転送に 21 ステートを要しますが、Z80 DMA を用いると 4 ステートですみます (2 サイクル可変タイミングを用いた場合)。

図13に LDIR 命令と、Z80 DMA を使用した場合の、転送すべきデータのバイト数と必要なクロック数の関係を示します。Z80 DMA を用いた場合には、DMA のイニシャライズに 420 クロック程度を必要としますの



〈図13〉
メモリ → メモリ
間データ転送. Z
80 DMA を用い
た場合と, LDIR
命令を用いた場
合の所要クロッ
ク数. 25バイト
以上なら DMA
のほうが有利
(2サイクル可
変タイミングを
用いたとき)

で、転送すべきバイト数が少ないときには LDIR 命令のほうが有利ですが、25バイトを境にして DMA のほうが有利になることがわかります。

・メモリ ↔ I/O

これはメモリと I/O 間のデータ転送であり、最も普通でかつ最も一般的なデータ転送パスです。一般的にいつでもこの転送パスを取り扱うことができさえすれば、DMA コントローラとしての資格は与えられ、他の機能はおまけであるといっても過言ではありません。

このデータ転送パスの応用として、ディスク（またはディスク）→ メモリ、メモリ → ディスク（またはディスク）の応用が代表的であり、他にメモリ → 高速ライン・プリンタ、高速紙テープ・リーダー → メモリ、それに高速シリアル・インターフェース（Z80 SIO など）とのデータのやりとりをあげることができます。

・サーチ I/O

このデータ転送パスが利用されることは、ほとんどないと思いますが、しいていえば磁気テープなどのファイル・マークの検出に用いることができます。ファイルの区切りを示すファイル・マークとして、データ中には用いられないようなコードを割り当てておき、あるファイルを読み飛ばして、その次のファイルにアクセスしたいようなときに、このデータ転送パスが利用できます。

Z80 DMA をサーチ I/O のモードに設定して、磁気テープを駆動し、Z80 DMA にファイル・マークのサーチをやらせ、プログラムは“知らん顔”、Z80 DMA がファイル・マークを見つけると、そのことを割り込

みにより知らせます。そこでやおらプログラムが動き出して、アクセスしたいファイルの中身を見にくるというやりかたも可能です。

・I/O ↔ I/O

この DMA データ転送パスも特殊であり、応用例を捜すのに骨が折れますが、使いかたによっては効率のよいシステムを作れるかもしれません。

仮りに一つの I/O がバッファ付きのディスクであるとし、他の I/O がライン・プリンタであるとし、そしてディスクの内容を何の細工もせず、ライン・プリンタに吐き出す応用があるとし、このような応用は、アセンブリ・リストのプリント時など、数多く見られます。

このような場合、ふつうはまずディスク → メモリのデータ転送を、プログラム・データ転送または DMA データ転送により行い、次にメモリ → ライン・プリンタのデータ転送を同様の方法で行いますが、ディスクを DMA データ転送のソースとし、ライン・プリンタをデスティネーションとして、I/O → I/O の DMA データ転送を行うことにより、プログラムは DMA データ転送の起動だけを行い、あとは I/O 同士が勝手にデータのやりとりを行う、というような応用も考えることができます。

これにより I/O 同士がデータの授受をしている間、プログラムは他の仕事をやっていますので、システムの効率を上げることができます。ただしこのような応用を行った場合、プログラムは I/O 同士のやりとりに関知しないので、I/O エラーが生じた場合、I/O 同士でそのリカバリを行う必要があります。したがって、I/O は互いに相当のインテリジェンシーを持つ必要があります。

・同時データ転送 (Simultaneous Data Transfer)

以上に述べた五つのデータ転送パスのほかに、Z80 DMA では「同時データ転送」という概念があります。これはメモリと I/O とのデータ転送を高速化するためのテクニックであり、一種の「ごまかしてある」ということができます。

同時データ転送では、メモリと I/O 間のデータ転送を行うときに、Z80 DMA にはメモリ・サーチ、または I/O サーチ動作を行わせておき、メモリ・リード、または I/O リードのタイミングに、外部ロジックにより、I/O ライト信号 (\overline{IORQ} , \overline{WR}) またはメモリ・ライト信号 (\overline{MREQ} , \overline{WR}) を発生させます。

Z80 DMA にメモリ・サーチをやらせておいて、メモリ → I/O のデータ転送を行うときには、メモリ・リードのタイミングに、外部回路により I/O ライト信

号を発生します。

また、I/O → メモリのデータ転送を行うときには、メモリ・リードのタイミングに、I/Oリード信号($\overline{\text{IORQ}}$, $\overline{\text{RD}}$)、およびメモリ・ライト信号を外部回路が発生します。

どちらの場合においても、Z80 DMA は一つのアドレスしか出力しませんので、これをメモリ・アドレスとして用いるとすると、I/O アドレスはありませんので、I/O のチップ・セレクトも外部回路で行います。

Z80 DMA に I/O サーチをやらせておいて、メモリ → I/O のデータ転送を行うときには、I/O リードのタイミングに、メモリ・リード信号 ($\overline{\text{MREQ}}$, $\overline{\text{RD}}$) および I/O ライト信号を外部回路により発生します。

I/O → メモリのデータ転送を行う場合には、I/O リードのタイミングに、メモリ・ライト信号を外部回路により発生します。これらの場合には、Z80 DMA は自分が出力するアドレスは I/O アドレスであると思っ

ていますが、外部ロジックによりこれをメモリ・アドレスとして取り扱います。したがって、この場合にも I/O のチップ・セレクトは外部回路により行います。Z80 DMA が出力するアドレスを I/O アドレスとして扱わず、メモリ・アドレスとして扱う理由は、DMA データ転送中にメモリ・アドレスはほとんどの場合変化しますが(インクリメント/デクリメント)、I/O アドレスは固定であることが多いので、I/O のセレクトは外部ロジックでも十分であるからです。

Z80 DMA は標準タイミングの場合、メモリ・リードは3クロック、I/O リードは4クロック期間で行いますので、この同時データ転送テクニックを用いれば、メモリ・サーチ・タイミングを利用したときには3クロック、I/O サーチ・タイミングを利用したときには4クロック期間でメモリと I/O 間のデータ転送ができます。

また Z80 DMA の可変タイミング機能を用いて、リード・サイクルを2クロック期間と設定することにより、メモリと I/O 間のデータ転送を2クロック期間で行うことができます。Z80 DMA のデータ転送速度の最大値、2Mバイト/秒(クロック=4MHz)は、この同時データ転送を用い、かつリード・サイクルを2クロックに設定したときに得られます。


なお、この同時データ転送に対して、通常のデータ転送のことを、逐時データ転送(Sequential Data Transfer)と呼びます。

■Z80 DMA のデータ転送モード

Z80 DMA は3種類のデータ転送モードを持っています。

① バイト・モード (Byte)

〈図14〉
バイト・モードの
DMA データ転送
のフロー



② バースト・モード (Burst)

③ コンティニユアス・モード (Continuous)

以下にこれら三つの転送モードについて説明をします。


・バイト・モード

このモードでは、1バイトの DMA データ転送を行うごとに、バスの制御権を放棄し、最低1マシン・サイクル期間、バスの制御権を CPU に返します。バスの制御権を CPU に返してから、1マシン・サイクル経ったときに、Z80 DMA のレディ・ラインの状態が、有効レベルになっているときには、再度 CPU に対してバスの制御権を要求し、次の1バイトのデータ転送をします。


バスの制御権を CPU に返してから、1マシン・サイクル経った時点で、レディ・ラインの状態が有効レベルにないときは、バスの制御権放棄を継続します。図14にバイト・モードの DMA データ転送のフローを示します。

このモードは I/O のデータ転送速度が比較的遅く、DMA データ転送をしていないときにも、CPU を止めておくのはもったいないというような場合や、1ブロックの長さが非常に長い場合、1ブロックの DMA データ転送に相当の時間がかかり、その期間中 CPU を

〈図15〉 バースト・モードのDMAデータ転送フロー



〈図16〉 コンティニュアス・モードのDMAデータ転送のフロー



止めておいたのでは、他の処理（たとえばタイマ割り込み）に支障をおよぼすような場合に用います。

・バースト・モード

図15にバースト・モードのDMAデータ転送のフローを示します。このモードと前のバイト・モードとの相違点は、1バイトのDMAデータ転送をした後に、無条件にバス制御権を放棄するのではなく、レディ・ラインの状態を調べ、それが有効レベルにあれば、引き続き次のデータを転送し、レディ・ラインの状態が有効レベルでなくなったときに、はじめてバス制御権を放棄する点にあります。

したがってこのモードでは、I/Oがデータ転送をしたいと欲している期間中（レディ・ラインが有効レベル）、たて続けにデータ転送をすることができ、I/Oがデータ転送をしなくてもよいと思っている期間（レディ・ラインが無効レベル）はCPUが走ることができますので、データ転送速度およびバスの使用効率の面からみても理想的なモードであるといえます。

・コンティニュアス・モード

図16にコンティニュアス・モードのDMAデータ転送のフローを示します。このモードではいったんDMA


データ転送が開始されると、エンド・オブ・ブロックになる（バイトカウンタ=バイト・カウント・レジスタ）まで、Z80 DMAはバスの制御権を放棄しません。1バイトのDMAデータ転送をするごとにレディ・ラインの状態を調べますが、たとえレディ・ラインの状態が無効レベルにあっても、DMAデータ転送を行わないだけであり、バスの制御権を握ったままです。

このモードはI/Oのデータ転送速度が非常に高速であり、かつ転送すべきデータのバイト数があらかじめわかっているようなときに用います。もしI/Oとやりとりするデータのバイト数が、Z80 DMAのバイト・カウンタにセットした値よりも小さいと、永久にブロック終了の状態にならず、バスの制御権はZ80 DMAに渡されたままになり、システムはハング・アップします。

■可変タイミング機能

Z80 DMAがDMAデータ転送時に実行する、メモリやI/Oに対するリード/ライト・サイクルは、デフォルト時（プログラムにより変更しないとき）には、Z80 CPUのタイミングと同一です。したがって、メモリに対するリード/ライト・サイクルは3クロック期間であり、I/Oに対するリード/ライト・サイクルは4クロック期間です。

〈図17〉
可変タイミング



ところが、Z80 DMAには“可変タイミング”という機能があり、プログラムにより上記のサイクルのクロック数を2～4の範囲で変更することができます。またこの変更はポートA、ポートBに対して独立に行うことができます。

さらにこれらのサイクルで用いられる四つの信号、 $\overline{\text{MREQ}}$ 、 $\overline{\text{IORQ}}$ 、 $\overline{\text{RD}}$ 、 $\overline{\text{WR}}$ の立ち上がりタイミングを $\frac{1}{2}$ クロックだけ早くする(アーリー・エンド: Early End)機能もあります。図17にこの可変タイミング機能を示します。

この可変タイミングは、Z80 CPUのタイミング(標準タイミングと呼ぶ)では遅過ぎてもつたいないような高速のメモリやI/O間のデータ転送を、Z80 DMAを用いて行うようなときに、転送速度を上げるために利用します。

私たちがふつう使用しているメモリはかなり高速ですので、メモリ・リード/ライト・サイクルは2クロックで十分です。したがって、この機能を用いて、メモリと指定されているポートのタイミングを2クロックとすることにより、メモリとのやりとりを行う速度は1.5倍になります。

ここで注意すべきことは、Z80ファミリの周辺LSI(たとえばZ80 PIO, Z80 SIO)をDMAデータ転送の対象としているときに、この可変サイクルを用いると、それらのLSIの動作は保証されません。Z80ファミリのLSIはZ80 CPUの標準タイミングで動作するように設計されているからです。ただし、アタックしてみる価値はあるかもしれません。

■オート・リスタート機能

通常のDMAデータ転送は、エンド・オブ・ブロックになると終了しますが、オート・リスタート機能(プログラムにより指定できる)を用いると、エンド・オブ・ブロック時に、自動的にアドレス・カウンタにライト・レジスタ中のスタート・アドレス・レジスタの内容がロードされ、バイト・カウンタはゼロ・クリア

され、DMAデータ転送を再開することができます。

この機能は、CRTディスプレイのスクリーン・リフレッシュなどの、周期的にある一定のメモリ・ブロック(スクリーン・メモリ)をアクセスする必要のある場合に有効です。

■Z80 DMAの割り込み

Z80 DMAは次に示す三つの状態のときに割り込みを発生することができます。

- ① レディ検出 (Interrupt on Ready)
- ② 一致検出 (Interrupt on Match)
- ③ エンド・オブ・ブロック時


(Interrupt on End of Block)

割り込み制御バイトをプログラミングすることにより、これら三つの状態のいずれかが生じたときに、割り込みを発生させることもできますが、割り込みを必要としない状態に対してマスクをかけることもできます。

Z80 DMAは、Z80ファミリのデジー・チェーン式、優先割り込み機能を持っており、割り込み時にはあらかじめプログラムされた、割り込みベクトルを発生します。ステータス・アフェクツ・ベクトル (Status Affects Vector) 機能を用いない場合には、上記三つの状態の中の、いずれが生じても同一の割り込みベクトルを発生しますので、割り込みの要因がいくつかあるような応用では、Z80 DMAのステータス・バイト (RR0)を読み込んで、割り込み原因を識別する必要があります。

これに対して、ステータス・アフェクツ・ベクトル機能を用いると、Z80 DMAは割り込みベクトルのビット1、およびビット2を、割り込み要因に応じて変化させてくれますので、割り込みルーチンがステータス・バイトを読んでチェックする作業は不要になります。

図18にステータス・アフェクツ・ベクトル時の割り込みベクトル、および割り込みベクトル・テーブルを



〔割り込みベクトル・テーブル〕

レディ検出ルーチンのアドレス	$V_2V_1=00$
一致検出ルーチンのアドレス	$V_2V_1=01$
エンド・オブ・ブロック・ルーチンのアドレス	$V_2V_1=10$
一致/エンド・オブ・ブロック・ルーチンのアドレス	$V_2V_1=11$

〈図18〉

ステータス・アフェクト・ベクトル時の割り込みベクトルと割り込みベクトル・テーブル

示します。

■パルス発生機能

Z80 DMA は、256バイトの DMA データ転送を行うごとに、 \overline{INT} ライン上にパルスを発生する機能を持っています。パルスを \overline{INT} ライン上に出しますので、CPU がふつうの割り込み要求と間違えて解釈しないよう、このパルスは CPU の \overline{BUSACK} 信号が“L”のときに出力されます。したがって割り込み機能とパルス発生機能を同時に用いるときには、 \overline{INT} と \overline{BUSACK} を AND ゲート（ロー AND）を介してパルス出力を抽出する必要があります。

このパルス発生機能の応用としては、フロッピー・ディスク・コントローラ用 LSI（たとえば μ PD765）に対する、TC（ターミナル・カウント）入力信号を作る場合をあげることができます。

Z80 DMA のデータ転送速度

図19に Z80 DMA と Z80A DMA のデータ転送速度を示します。これまでの説明では一概に、Z80 DMA と

〈図19〉 Z80 DMA/Z80A DMA のデータ転送速度


データ転送形式	タイミング	データ転送速度	
		Z80 DMA	Z80A DMA
同時データ転送	標準	メモリ→I/O: 0.833	メモリ→I/O: 1.33
		I/O→メモリ: 0.625	I/O→メモリ: 1.00
同時データ転送	2サイクル	1.25	2.00
逐時データ転送	標準	0.357	0.571
		0.625	1.00
逐時データ転送	2サイクル	0.625	1.00

（単位：Mバイト/秒）


呼んできましたが、Z80 ファミリの DMA には、CPU やその他の LSI と同様に、AバージョンとノンAバージョンがあります。

すなわち、Aバージョンは最高クロック速度=4MHzで動作し、ノンAバージョンは2.5MHzで動作します。最近Bバージョン（6MHz）も出回ってききましたが、Z80B DMA のデータ・シートを入手しておりませんので、ここではとりあげないことにします。

〈図20〉 Z80 DMA のピン機能



〈図21〉 Z80 DMA のピン配置



Z80 DMA のピン機能

Z80 DMA は、Z80 CPU、-SIO、-PIO などと同じく、40ピン DIP に収められています。図20に Z80 DMA のピンを機能別に分けた図を、図21にチップの各ピンの

配置を示します。また、図22に各ピンの機能をまとめた表を示します。以下に各ピンの機能について詳細に説明をします。

・A₀~A₁₅(システム・アドレス・バス——出力, 3ス

〈図22〉 Z80 DMA のピン機能

ピン名	信号名	I/O	出力形式	有効レベル	機能
A ₀ ~A ₁₅	システム・アドレス・バス	出力	3ステート		DMAデータ転送時に出力バッファがイネーブルされ、ソース・アドレスおよびデスティネーション・アドレスが出力される
$\overline{\text{BAI}}$	バス・アクノウリッジ・イン	入力		L	この信号が“L”であると、Z80 DMAにバスの制御権があることを示す。この信号と $\overline{\text{BAO}}$ とにより、バス・リクエスト・デイジー・チェーンを形成する
$\overline{\text{BAO}}$	バス・アクノウリッジ・アウト	出力	TTL	L	この信号は、当該Z80 DMAがバスを使用しているときに“H”となる。またバスを使用しておらず、かつ $\overline{\text{BAI}}$ が“L”のときには、この信号は“L”になる。 $\overline{\text{BAI}}$ とともにバス・リクエスト・デイジー・チェーンを形成し、より優先度の低いZ80 DMAの $\overline{\text{BAI}}$ と接続される
$\overline{\text{BUSREQ}}$	バス・リクエスト	双方向性	オープン・ドレイン	L	1.8kΩ程度の抵抗により、プルアップしてCPUの $\overline{\text{BUSREQ}}$ ピンに接続する。複数のZ80 DMAを用いるときには、ワイヤードOR接続する。この信号はCPUに対するバス・リクエスト信号であるとともに、他のZ80 DMAがバス・リクエストを行っているか否かの判断に用いられる
$\overline{\text{CE}}/\overline{\text{WAIT}}$	チップ・イネーブル/ウェイト	入力		L	通常はチップ・イネーブル($\overline{\text{CE}}$)の機能として動作し、アドレス・デコードの出力が接続されるが、プログラムにより $\overline{\text{WAIT}}$ 機能を用いるようにすると、DMAデータ転送時にはウェイト信号として動作をする
CLK	システム・クロック	入力			Z80 DMAに対するクロック入力であり、Z80 CPUのクロックと同じものが使用できる。クロック周波数の最大値は、Z80 DMAは2.5MHz、Z80A DMAでは4MHzである
D ₀ ~D ₇	システム・データ・バス	双方向性	3ステート		DMAデータ転送をしていないときには、Z80 DMA のプログラミングおよびステータスの読み込みにこのデータ・バスが使われる。DMAデータ転送中には、ソース・ポートのデータがいったんZ80 DMA内に入り、それからデスティネーション・ポートに書き込まれるが、このときにもこのデータ・バスが用いられる
IEI	インタラプト・イネーブル・イン	入力		H	この信号が“H”であると、当該Z80 DMAより割り込み優先度の高いペリフェラルが、割り込み要求を出していないことを示す
IEO	インタラプト・イネーブル・アウト	出力	TTL	H	この信号が“H”であると、当該Z80 DMAおよびそれより割り込み優先度の高いペリフェラルが割り込み要求を出していないことを示す。 IEIとともに割り込みデイジー・チェーンを形成する
$\overline{\text{INT}}/\overline{\text{PULSE}}$	割り込み要求/パルス出力	出力	オープン・ドレイン	L	CPUに対する割り込み要求線($\overline{\text{BUSACK}} = \text{“H”}$)、 $\overline{\text{BUSACK}} = \text{“L”}$ のときには、256バイトのDMAデータ転送を行うごとに、パルスが出力される
$\overline{\text{IORQ}}$	I/Oリクエスト	双方向性	3ステート	L	DMAデータ転送をしていないときには($\overline{\text{BUSACK}} = \text{“H”}$)、入力となり、CPUの $\overline{\text{IORQ}}$ を受け付ける。DMAデータ転送時($\overline{\text{BUSACK}} = \text{“L”}$)には出力となり、I/Oのデータを読み書きするときに、Z80 DMAがこの信号を制御する
$\overline{\text{M1}}$	マシン・サイクル1	入力		L	Z80 CPUの $\overline{\text{M1}}$ 信号がそのまま接続される。Z80 DMAはこの信号を割り込み認識シーケンスの識別に用いる
$\overline{\text{MREQ}}$	メモリ・リクエスト	出力	3ステート	L	DMAデータ転送を行うときに、出力がイネーブルされ、メモリのデータを読み書きするときに、Z80 DMAはこの信号を制御する
$\overline{\text{RD}}$	リード	双方向性	3ステート	L	DMAデータ転送をしていないときには入力となり、CPUの $\overline{\text{RD}}$ 信号を受け付ける。DMAデータ転送時には出力となり、メモリやI/Oのデータを読むときに、Z80 DMAがこの信号を制御する
RDY	レディ	入力		プログラム可	この信号が有効レベルにあると、Z80 DMAはDMAデータ転送を行う。有効レベル(H/L)はプログラムにより指定する
$\overline{\text{WR}}$	ライト	双方向性	3ステート	L	DMAデータ転送をしていないときには入力となり、CPUの $\overline{\text{WR}}$ 信号を受け付ける。DMAデータ転送時には出力となり、メモリやI/Oにデータを書き込むときに、Z80 DMAがこの信号を制御する

テート)

これらのラインは、DMA データ転送時に“出力”としてイネーブルされ、ソース・アドレス、およびデスティネーション・アドレスが出力されます。これらのライン上のアドレスは、メモリ・アドレスであることもありますが、I/O アドレスであることもあります。

・ $\overline{\text{BAI}}$ (バス・アクノウリッジ・イン——入力, “L”で有効)

BAI は Bus Acknowledge In の略です。このラインの状態が“L”であると、当該 Z80 DMA がシステム・バスを使用する権利があることを示します。

このラインは、システム中に Z80 DMA が一つしかない場合、およびシステム中に Z80 DMA が複数あるが、当該 Z80 DMA が最高のバス使用優先順位を持っている場合には、Z80 CPU の $\overline{\text{BUSACK}}$ ピンに接続されます。また、システム中に複数個の Z80 DMA が用いられており、かつ当該 Z80 DMA のバス使用優先順位が最高位にない場合には、それよりも優先順位の高い Z80 DMA の $\overline{\text{BAO}}$ に接続されます。

・ $\overline{\text{BAO}}$ (バス・アクノウリッジ・アウト——出力, “L”で有効)

BAO は Bus Acknowledge Out の略です。このピンの信号は、システム内に複数の Z80 DMA を使用するとき、 $\overline{\text{BAI}}$ とともに用いてバス使用権の優先順位制御を行います。したがって、Z80 DMA を一つしか使わないシステムでは、この信号は不用です。

この信号はシステム中に複数の Z80 DMA が用いられているときに、自分よりバス使用優先順位の低い Z80 DMA の $\overline{\text{BAI}}$ ピンに接続され、いくつかの Z80 DMA が同時に CPU に対してバス・リクエストを出した場合に、バス・リクエストを出した Z80 DMA のうちの、最高優先順位のもので $\overline{\text{BAI}}$ を獲得し、自分の $\overline{\text{BAO}}$ を“H”にすることにより、優先度の低い Z80 DMA がバスを使用することを抑えます。

もちろん、バス・リクエストを行っていない Z80 DMA は、 $\overline{\text{BAI}}$ の状態をそのまま $\overline{\text{BAO}}$ にパスします。

・ $\overline{\text{BUSREQ}}$ (バス・リクエスト——双方向性, “L”で有効, オープン・ドレイン型出力)

この信号は双方向性であり、“出力”の場合には CPU に対するバス・リクエスト信号として用いられ、DMA データ転送に先立って、バスの制御権を CPU から譲り受けるのに使われます。

“入力”信号として用いられるときには、バス上にぶら下がっている他の Z80 DMA が、バス・リクエストを出していないかどうかを、チェックするのに使われます。

この信号の出力はオープン・ドレイン型ですので、1.8k Ω 程度の抵抗によりプルアップして、CPU の $\overline{\text{BUSREQ}}$ ピンに接続します。複数の Z80 DMA を用いるときには、各 DMA の $\overline{\text{BUSREQ}}$ 信号をワイヤード OR 接続して、CPU の $\overline{\text{BUSREQ}}$ ピンに接続します。

Z80 DMA では複数の DMA を同一バス上で用いるときには、**図23**に示すバス・リクエスト・デジー・チェーンにより、バス使用優先順位の制御を行います。各 DMA の $\overline{\text{BUSREQ}}$ 信号は、ワイヤード OR 接続されて、CPU の $\overline{\text{BUSREQ}}$ ピンに接続されています。


CPU の $\overline{\text{BUSACK}}$ 信号は、左端の DMA の $\overline{\text{BAI}}$ に接続され、この DMA の $\overline{\text{BAO}}$ は次の DMA の $\overline{\text{BAI}}$ に接続されています。バス使用優先順位は、 $\overline{\text{BAI}}$ 信号が CPU の $\overline{\text{BUSACK}}$ 信号に近いものほど高く、遠いものは低くなります。**図23**は左端の DMA がもっとも優先度が高く、右端の DMA はもっとも低くなります。

このバス・リクエスト・デジー・チェーンは、Z80 システムの割り込みデジー・チェーンによく似ていますが、バス・リクエストを先に出していれば、たとえ優先順位の低い DMA であっても、他の優先順位の高い DMA に、リクエストを横取りされることはないという点が異なります。

各 DMA はバス・リクエストを出す前に、自分の $\overline{\text{BUSREQ}}$ ピンを入力として、他の DMA がバス・リクエストを出していないことを確認したうえで、自分のバス・リクエストを出すようになっています。

したがって、このバス・リクエスト・デジー・チェーンは、互いに他の DMA がバス・リクエストを出していることを識別できないようなタイミングで、複数の DMA がバス・リクエストを出したようなときに、バス・リクエストを出している DMA の中で最高順位

〈図23〉 Z80 DMA のバス・リクエスト・デジー・チェーン



の DMA だけが、CPU の $\overline{\text{BUSACK}}$ を獲得し、その DMA は自分の $\overline{\text{BAO}}$ を "H" にして、より優先度の低い DMA にはバスの制御権を渡さないためにあります。

• $\overline{\text{CE}}/\overline{\text{WAIT}}$ (入力, "L" で有効)

このピンは $\overline{\text{CE}}$ (チップ・イネーブル), および $\overline{\text{WAIT}}$ (ウェイト) の 2 役をします。通常はこのピンは $\overline{\text{CE}}$ として働きますが、プログラミングにより DMA データ転送時には $\overline{\text{WAIT}}$ の機能を果たすことができます。

$\overline{\text{CE}}$ としての機能はふつうの I/O (Z80 SIO, -PIO) の場合と同じで、この信号が "L" であり、かつ $\overline{\text{IORQ}}$ が "L" のときに、当該 Z80 DMA がセレクトされ、DMA のプログラミングを行ったり、ステータスを読んだりするのに用いられます。

プログラミングにより、このピンを $\overline{\text{WAIT}}$ として用いるように設定すると、DMA データ転送時 ($\overline{\text{BUSACK}} = \text{"L"}$) には、このピン上の状態を $\overline{\text{WAIT}}$ 信号と解釈し、Z80 DMA は I/O やメモリとのデータ転送タイミング中にウェイト・タイミングを挿入します。

このように $\overline{\text{CE}}/\overline{\text{WAIT}}$ ピンは 2 通りの意味を持ち得ますので、 $\overline{\text{WAIT}}$ 機能を用いるときには、このピンに対する入力信号をマルチプレックスする必要があります。

• CLK (クロック, 入力)

Z80 DMA の内部動作のために必要なクロックであり、CPU のクロックをそのまま用いることができます。このクロックの最高周波数は Z80 DMA では 2.5MHz, Z80A DMA では 4 MHz です。

• $\text{D}_0 \sim \text{D}_7$ (システム・データ・バス——双方向性)

これらのピンは、Z80 DMA が DMA データ転送をしていないときには、Z80 DMA のプログラミングおよびステータスの読み出しに用いられます。また DMA データ転送時には、メモリや I/O から読み出されたデータを一時 Z80 DMA 内にラッチするのに用いられ、サーチの場合にはこれらのライン上のデータと、マッチ・バイトとが比較されます。

• IEI (インタラプト・イネーブル・イン——入力, "H" で有効)

この信号は IEO とともに用いて、Z80 システムの割り込みデジジー・チェーンを形成します。この入力信号が "H" であるということは、当該 Z80 DMA より優先度の高いペリフェラルが、割り込み要求を出していないことを示します。当該 Z80 DMA の割り込み優先順位が最高位にある場合には、この IEI 入力を常に "H" にします。

• IEO (インタラプト・イネーブル・アウト——出力, "H" で有効)

この信号は IEI 入力が "H" であり、かつ当該 Z80 DMA が割り込み要求を持っていないときにのみ "H" となります。換言するとこの信号は IEI 入力が "L" であると "L" となり、IEI 入力が "H" であっても当該 Z80 DMA が割り込み要求を持っていれば "L" となります。

Z80 システムの割り込みに関しては、別項で述べられていますのでここでは割愛し、Z80 DMA を含む割り込みデジジー・チェーンの例 (図24) を示すのみとします。


• $\overline{\text{INT}}/\overline{\text{PULSE}}$ (割り込み要求/パルス出力, "L" で有効, オープン・ドレイン型出力)

このピンは 2 通りの目的、すなわち割り込み要求およびパルス発生用に使われています。割り込み要求線としては、他の Z80 ペリフェラルと同様に割り込み要求があり、かつ IEI が "H" のときに、この信号は "L" になります (この場合、 $\overline{\text{BUSACK}} = \text{"H"}$)。

パルス発生用としては、256 バイトの DMA データ転送が行われるごとに、 $\overline{\text{INT}}$ ピン上にパルス ("L") を出力します。この信号は、必ず CPU の $\overline{\text{BUSACK}}$ が "L" であるときに出力されますので、周辺回路はこの信号と $\overline{\text{BUSACK}}$ とを AND ゲートを通すことにより、パルス出力だけを抽出することができます。

• $\overline{\text{IORQ}}$ (I/O リクエスト, "L" で有効, 双方向性)

〈図24〉
割り込みデジジー・
チェーン



この信号は双方向性であり、DMA データ転送時 ($\overline{\text{BUSACK}} = \text{"L"}$) には出力となり、それ以外のときは入力となります。入力の場合には、CPU が OUT 命令、または IN 命令を実行した場合に、この信号は "L" になります。

また、Z80 CPU が割り込み認識シーケンスを実行したときにも、この $\overline{\text{IORQ}}$ は "L" となり、この場合には $\overline{\text{M1}}$ も同時に "L" になります。

他の Z80 DMA が、DMA データ転送をしているときにも、この信号は "L" になりますが、通常はこの状態は当該 DMA にとって何の意味もありません。

当該 Z80 DMA が、DMA データ転送を行うときには、この信号は出力となり、アドレス・バスおよび $\overline{\text{RD}}$ または $\overline{\text{WR}}$ 信号を使用することにより、I/O のデータの読み書きを行います。

・ $\overline{\text{M1}}$ (マシン・サイクル 1, 入力, "L" で有効)

このピンには、Z80 CPU の $\overline{\text{M1}}$ 信号が直接的に接続されます。 $\overline{\text{M1}}$ 信号は、Z80 CPU が命令のマシン・サイクル 1 (OP コード・フェッチ・サイクル) を実行していることを示すほかに、割り込み認識シーケンスを示すこともあります。Z80 DMA はこの $\overline{\text{M1}}$ 信号を、RETI 命令の識別、および割り込み認識シーケンスの識別に用いています。

・ $\overline{\text{MREQ}}$ (メモリ・リクエスト, 出力, "L" で有効, 3 ステート)

Z80 DMA がメモリを対象とする DMA データ転送を行うときに、この信号の出力バッファはイネーブルされ、メモリのデータを読み書きするのに用いられます。

・ $\overline{\text{RD}}$ (リード, "L" で有効, 双方向性)

Z80 DMA が DMA データ転送をしていないときには、この信号は入力となり、CPU が当該 DMA のリード・レジスタを読むときに用いられます。DMA データ転送を行うときには、この信号は出力となり、メモリまたは I/O からデータを読むのに用いられます。

・ $\overline{\text{WR}}$ (ライト, "L" で有効, 双方向性)

Z80 DMA が DMA データ転送をしていないときには、この信号は入力となり、CPU が当該 DMA に対してデータをライト (プログラミング) するのに用いられます。DMA データ転送時には、この信号は出力となり、メモリまたは I/O に対してデータを書き込むのに用いられます。

・ RDY (レディ, 入力, 有効極性はプログラマブル)

この信号の有効極性 ("H"/"L") はプログラマブルであり、Z80 DMA のライト・レジスタ 5 のビット 3 により指定できます。この信号が有効極性になると、Z80 DMA は、指定されたモード (バイト、バースト、コンティニユアス) での DMA データ転送を行います。

Z80 DMA の コントロール・レジスタ

Z80 DMA を動作させるには、Z80 DMA のライト・レジスタに対して必要な値を書き込む必要があります。また、Z80 DMA の状態を知りたいときには、リード・レジスタの内容を読み込みます。

前者の場合には、OTIR 命令、または OUT 命令が用いられ、後者の場合には INIR 命令、または IN 命令が使用されますが、どちらの場合においても、I/O アドレス・デコーダの Z80 DMA に対する出力が "L" となり、これが $\overline{\text{CE}}/\overline{\text{WAIT}}$ ピンに接続されていなければなりません。

以下に Z80 DMA のライト・レジスタ、およびリード・レジスタの中身およびそれらに対するアクセス方法について説明をします。

Z80 DMA のライト・レジスタ (Write Registers)

Z80 DMA は WR0~WR6 という名を持つ、ライト・レジスタが 7 個あります。これらのレジスタは、ベース・レジスタ、およびサブ・レジスタという構成をとっており、ベース・レジスタ中のポインタ・ビットにより、ベース・レジスタに続く、コントロール・ワードを指定するような仕組みになっています。

図25にベース・レジスタとポインタ・ビット、ならびにサブ・レジスタの関係を示します。まず、ベース・レジスタにデータをライトします。このデータ中にはポインタ・ビットというビットがあり、これらのビットが立っていると ("1"), その次にライトされるデータは、ポインタ・ビットが示すサブ・レジスタに書き込まれます。


ベース・レジスタ中のポインタ・ビットは、複数ある場合には、右から左へ (LSB → MSB) という順序で後続のサブ・レジスタを指定します。

図25の例では、ポインタ・ビットはビット 3~6 ですが、この中で "1" が立っているのはビット 3, 4, 6 です。したがってこのベース・レジスタに続くデータは、サブ・レジスタ 0, 1, 3 に対するデータであることとなります。

Z80 DMA は I/O アドレスを一つしか持ちません (CE) が、七つのベース・レジスタをどのようにして識別するのかというと、データ中のあるビットの組み合わせにより行います。図26にベース・レジスタのアドレッシングを示します。この図からわかるように、Z80 DMA はベース・レジスタ・バイトのビット7, 2, 1, 0の組み合わせにより、WR0~WR7のうちのどれであるのかの識別を行います。

ポインタ・ビットを持っているのはベース・レジスタだけではなく、WR4中の割り込み制御バイトのように、サブ・レジスタがポインタ・ビットを持っている

<図25> ポインタ・ビット。ビット5が“0”であるので、サブ・レジスタ2はベース・レジスタ・バイトの後に続かない



<図26> Z80 DMA ベース・レジスタの選択

D ₇	D ₂	D ₁	D ₀	セレクトされるベース・レジスタ
0	×	0 1 1	1 0 1	WR0
0	1	0	0	WR1
0	0	0	0	WR2
1	×	0	0	WR3
1	×	0	1	WR4
1	0	1	0	WR5
1	×	1	1	WR6

こともあります。この場合のポインタ・ビットの取り扱いも、ベース・レジスタの場合と同じです。

また WR6 のコマンド BB₁₆ (16進, リード・マスク・フォローズ) は、ポインタ・ビットを持っているわけではありませんが、このコマンドの次に続くデータは、リード・マスクでなければなりません。

*

以上でライト・レジスタについての一般的な話を終わり、以降、個々のライト・レジスタの内容について説明をします。

ライト・レジスタ 0 (WR0)

図27にライト・レジスタ0の構成を示します。この WR0 のベース・レジスタは、ビット7が0でビット0および1がともに0でないという条件により識別されます。また、この WR0 は四つのポインタ・ビットを持っており、それぞれに関連した四つのサブ・レジスタを持っています。

■ビット0, 1 (データ転送形式の指定)

ベース・レジスタ・バイトのビット0, および1により三つのデータ転送形式 (トランスファ, サーチ, サーチ/トランスファ) のうちの一つを選択します。

■ビット2 (転送データの方向指定)

ベース・レジスタ・バイトのビット2により、転送データの方向を指定します。このビットが“0”であると、ポート B → ポート A の向きにデータが転送され、このビットが“1”であると、ポート A → ポート B の向きにデータが転送されます。

Z80 DMA のポート A, およびポート B はまったく対称な機能を持っています。したがって、たとえばメモリから I/O へ DMA データ転送をしたいような場合、どちらをメモリに指定してもよく、またどちらを I/O に指定してもかまいません。ですからこのビットによる、データ転送方向指定もプログラマの意のままに決めることができます。


■ビット3~6 (ポインタ・ビット)

ベース・レジスタ・バイトのビット3~6はポインタ・ビットであり、後続の四つのサブ・レジスタを指定します。

■サブ・レジスタ0, 1 (ポートA開始アドレス)

ベース・レジスタ・バイトのビット3, およびビット4によりこれらのレジスタに対するデータが後続することが指定されます。

サブ・レジスタ0はポートA開始アドレスの下位8



ビットであり、サブ・レジスタ 1 は上位 8 ビットです。ポート A をメモリであると指定する場合には、両サブ・レジスタに対してデータをライトする必要がありますが、ポート A を I/O と指定する場合には、通常は開始アドレスの下位 8 ビットをライトするだけで十分です。もちろん、16 ビット・アドレスを I/O に対しても用いているようなシステムでは、両レジスタにデータをライトする必要があります。

■サブ・レジスタ 3, 4 (ブロック長)

ベース・レジスタ・バイトのビット 5, およびビット 6 により、これらのレジスタに対するデータが後続することを指定します。これらのレジスタは、DMA データ転送すべきブロックのバイト数を指定するのに用いられます。サブ・レジスタ 3 はブロック長の下位 8 ビット、サブレジスタ 4 は上位 8 ビットを保持します。

このレジスタには、転送すべきデータのバイト数マイナス 1 の値をセットします。このレジスタにゼロをセットした場合には $2^{16} + 1$ (65536) バイトのデータ転送が行われます。したがって、DMA データ転送を行うブロック長の最小値は、このレジスタに値 0001 をセットすることにより得られ、ブロック長は 2 バイトとなります。

なお、パワー ON 時にはこのレジスタの値は不定なので、たとえ 256 バイト以下のデータ転送をする場合でも、両レジスタに対してデータをライトする必要があります。また、このレジスタの値はポート A およびポート B の双方を制御しますので、開始アドレスのようにポート A 用、ポート B 用といった具合に、2 組あ

る必要はありません。

ライト・レジスタ 1 (WR1)

図 28 にライト・レジスタ 1 の構成を示します。この WR1 はベース・レジスタ・バイトのビット 7, 1, 0 が "0" で、かつビット 2 が "1" であることにより識別されます。

■ビット 3 (ポート A の指定)

このビットが "0" であると、ポート A はメモリを相手にしてデータ転送をし、"1" であると I/O を相手にしてデータ転送をします。メモリと指定すると、DMA データ転送時に Z80 DMA はポート A に関連したデータ転送のときに \overline{MREQ} を出力し、I/O と指定すると、 \overline{IORQ} を出力します。


■ビット 4, 5 (アドレス更新方法の指定)

ビット 4 と 5 により、1 バイトの DMA データ転送が終了するごとに、どのようにポート A アドレスを変化させるかを指定します。ビット 4, 5 が "00" であると、アドレスは 1 だけ減じられ、ビット 4, 5 が "10" であると 1 だけ進められます。またビット 5 が "1" であると、アドレスは固定されたままで変化しません。

通常のメモリ → I/O の DMA データ転送では、バッファは下位アドレスから上位アドレスの向きにアクセスされますので、ポート A をメモリと指定した場合には、ビット 4, 5 を "10" とします。また、I/O アドレスは、通常ある一定の値を取り変化しませんので、ポート A を I/O と指定した場合には、ビット 5 = "1"

〈図28〉

ライト・レジスタ1 (WR1)の構成



とします。

ごくまれにはありますが、メモリ上のバッファを後ろのほうから前のほうへと使用する場合（バックワード・トランスファ）があります。このときには、ポートAがメモリである場合、ビット4、5="00"と指定します。

■ビット6（ポインタ・ビット）

このビットが"1"であると、ベース・レジスタ・バイトの次に、サブ・レジスタ0（ポートA可変タイミング・バイト）に対するデータが続くことを示します。

■サブ・レジスタ0（ポートA可変タイミング・バイト）

ベース・レジスタ・バイトのビット6が"1"であると、ベース・レジスタ・バイトの次にサブ・レジスタ0に対するデータが続くことを示します。このサブ・レジスタ0はポートA可変タイミング・バイトと呼ばれ、ポートAに関連したDMAデータ転送時の制御信号のタイミング、および1データ転送サイクルの期間を指定します。

・ビット0、1（サイクルの長さ）：これら2ビットにより、ポートAに関連したDMAデータ転送サイクル（メモリ・リード/ライト、I/Oリード/ライト）の期間を指定します。この可変タイミング・バイトを使用しないときには、Z80 DMAはZ80 CPUと同じタイミングで、データ転送を行いますので、メモリ・リード/ライト・サイクルは3クロック期間で行い、I/Oリード/ライト・サイクルは4クロック期間で行います。

ところが可変タイミング・バイトを用いることにより、メモリまたはI/Oに対するリード/ライト・サイクルの期間を2～4クロックの範囲で変更することができます。このクロック数の指定を、ビット0およびビット1により行います。

・ビット2、3、6、7（アーリー・エンド）：可変タイミング・バイトにより、サイクルの長さを変更した場合、これらのビットをセットしないときには、制御信号はクロックの立ち上がり時点でL → Hの変化をしますが、これらのビットをセットすることにより、制御信号がL → Hの変化をするタイミングを半クロック分だけ前にすることができます（アーリー・エンド）。

ここでいう制御信号とは、 \overline{IORQ} 、 \overline{MREQ} 、 \overline{RD} 、ならびに \overline{WR} のことであり、それぞれ可変タイミング・バイトのビット2、3、6、7をセットすることにより、アーリー・エンドさせることができます。


ライト・レジスタ2 (WR2)

図29にライト・レジスタ2の構成を示します。このレジスタは、ベース・レジスタ・バイトのビット7、1、0がともに"0"であることにより識別されます。

ライト・レジスタ2の機能はライト・レジスタ1のそれと完全に対称であり、ライト・レジスタ1がポートAの属性と可変タイミングの指定に用いられていたのに対して、ライト・レジスタ2は、ポートBの属性と可変タイミングの指定に用いられます。

したがってライト・レジスタ1の説明中の、ポートAという用語をポートBに置き換えることにより、ライト・レジスタ1の説明がそのまま適用できます。

〈図29〉
ライト・レジスタ 2 (WR2) の構成



ライト・レジスタ 3 (WR3)

図30にライト・レジスタ3の構成を示します。このレジスタは、ベース・レジスタ・バイトのビット7が“1”で、ビット1、0がともに“0”であることにより識別されます。

■ビット2 (ストップ・オン・マッチ)

このビットはデータ転送形式がサーチ、またはトランスファ/サーチのときに用いられます。このビットが“1”であるとDMA転送したデータがマッチ・バイト (Match Byte) と一致すると、DMAデータ転送をストップします。

■ビット3 (ポインタ・ビット)

このビットが“1”であると、ベース・レジスタ・バイトの後に、マスク・バイトが続くことを示します。

■ビット4 (ポインタ・ビット)

このビットが“1”であると、ベース・レジスタ・バイトの後に、マッチ・バイトが続くことを示します。

■ビット5 (割り込み・イネーブル)

このビットが“1”であると、Z80 DMAの割り込みが可となります。このビットと同一の機能がWR6によってもサポートされています。

■ビット6 (イネーブル DMA)

このビットが“1”であると、Z80 DMAのDMA動作がイネーブルされ、CPUに対してバス・リクエストを開始します。このビットと同じ機能がWR6によってもサポートされています。


■サブ・レジスタ0 (マスク・バイト)

ベース・レジスタのビット3を“1”にすることにより、サブ・レジスタ0をアクセスすることができ、サーチ動作に関するマスク・バイトを送ることができます。

このマスク・バイトはサーチ中に比較すべきデータ (マッチ・バイト) に対してマスクをかけ、比較したいビットだけを抽出したり、比較したくないビットを排除するのに用います。

マスク・バイトのビットが“0”であると比較の対象となり、“1”であるとマスクされ、比較の対象から

〈図30〉 ライト・レジスタ (WR3) の構成



はずされず、マスクを使用する必要がなく、全ビットを比較の対象とするときには、00₁₆のマスク・バイトを送ります。図31にマスク・バイトの働きを示します。

■サブ・レジスタ1 (マッチ・バイト)

ベース・レジスタ・バイトのビット4を“1”とすることにより、サブ・レジスタ1をアクセスすることができ、マッチ・バイトを送ることができます。

このマッチ・バイトは、DMAデータ転送形式がサーチ、またはトランスファ/サーチのときに有効となり、比較すべきデータとなります。このマッチ・バイトは前述のマスク・バイトにより、マスクをかけることができます。

ライト・レジスタ4 (WR4)

ライト・レジスタ4は、ベース・レジスタ・バイトのビット7および0がともに“1”で、ビット1が“0”であることにより識別されます。図32にライト・レジ

スタ4の構成を示します。

■ビット2～4 (ポインタ・ビット)

これらのビットが“1”であると、ベース・レジスタのうしろに、サブ・レジスタ0～2がそれぞれ続くことを示します。

■ビット5, 6 (DMAデータ転送モード)

ベース・レジスタのビット5および6により、DMAデータ転送モード(バイト、コンティニューアス、バースト)の選択を行います。ビット5および6が“00”であると、バイト・モードとなり、“10”であると、コンティニューアス・モードとなり、“01”であると、バースト・モードとなります。

■サブ・レジスタ0, 1 (ポートB開始アドレス)

ベース・レジスタ・バイトのビット3および4が“1”であると、ベース・レジスタ・バイトの後に、これらのサブ・レジスタに対する値が続くことを示します。

サブ・レジスタ0はポートB開始アドレスの下半バイトを指定し、サブ・レジスタ1はポートB開始アドレスの上半バイトを指定します。


なお、WR0のサブ・レジスタ0, 1と同様に、ポートBがI/Oである場合など、ポートBの開始アドレスが下位8ビットのみでよい場合には、サブ・レジスタ1へのロードは不要です。


■サブ・レジスタ2 (割り込み制御バイト)

サブ・レジスタ2は割り込み制御バイトという名を持っており、Z80 DMAの割り込みを制御しますが、このほかにパルス制御バイトをサブ・レジスタとして持っており、パルス発生制御も行います。

- ・ビット0 (インタラプト・オン・マッチ; マッチ・バイトとの一致検出時に割り込みを発生する): このビットが“1”であると、サーチまたはトランスファ/サーチの際、DMAデータが転送したデータが、マッチ・バイトと一致した場合に、Z80 DMAは割り込みを発生します。
- ・ビット1 (インタラプト・アット・エンド・オブ・ブロック; エン

〈図31〉 マスク・バイトの働き





<図32>
ライト・レジスタ4
(WR4)の構成

ド・オブ・ブロック時に割り込みを発生する): このビットが“1”であると、DMAデータ転送中、バイト・カウンタの値が0になったときに、Z80 DMAは割り込みを発生します。

・ビット2 (パルス発生): このビットが“1”であると、パルス制御バイトにより指定されたバイト数のデータを、DMA転送するごとに、 \overline{INT} ピント上にパルスを発生します。

・ビット3, 4 (ポインタ・ビット): ビット3が“1”であると、割り込み制御バイトの後に、パルス制御バイトが続くことを示し、ビット4が“1”であると、割り込みベクトルが続くことを示します。

・ビット5 (ステータス・アフェクツ・ベクトル; ステータスにより、ベクトルの値を変化させる): このビットには、ステータス・アフェクツ・ベクトル(Sta-

tus Affects Vector) という名が付いており、“1”であると割り込み発生要因にしたがって割り込みベクトルの値が変化します。

・ビット6 (インタラプト・オン・レディ; レディ検出時に割り込みを発生する): このビットが“1”であると、Z80 DMAはRDY入力が有効極性になったのを検出すると、バス・リクエストを出さずに、割り込み要求を発生します。

そして割り込みルーチンが“RETI命令の後にDMAをイネーブるする”というコマンド(WR6のB7₁₆)を出した後にRETI命令を実行すると、バス・リクエストが開始されます。

■パルス制御バイト

割り込み制御バイトのビット3が“1”であると、

割り込み制御バイトの後にパルス制御バイトが続くことを示します。

このパルス制御バイトは、一番最初に発生するパルスに対して、この制御バイトで示されるバイト数だけのオフセットを与えます。Z80 DMA のパルス制御部はこのパルス制御バイトとバイト・カウンタの下位8ビットを比較し、両者が一致するとINTライン上にパルスを出力します。

■割り込みベクトル

割り込み制御バイトのビット4が“1”であると、割り込み制御バイトの後にこの割り込みベクトルが続くことを示します。

割り込みベクトルはCPUの割り込み認識シーケンス時 ($\overline{\text{IORQ}} = \text{“L”}$, $\overline{\text{MI}} = \text{“L”}$) にデータ・バス上に乗せられますが、割り込み制御バイトのビット5が“1”であると、割り込み要因に応じてベクトルのビット1および2が変化します。Z80 CPU は割り込みベクトルから割り込みルーチン・アドレスをアクセスするときに、CPUのインタラプト・レジスタの内容を割り込みルーチン・アドレス・テーブルのアドレスの上位8ビットとして使用するの、同アドレス・テーブルがアドレス $\times 100_{16}$ をまたぐことのないように注意する必要があります。

理由はわかりませんが、ステータス・アフェクト・ベクトル機能を用い、オート・リスタートでかつ“エンド・オブ・ブロック時の割り込み”と指定したときには、ベクトルは変化しないので注意を要します。

ライト・レジスタ 5 (WR5)

ライト・レジスタ5はベース・レジスタ・バイトのビット7, および1がともに“1”でビット0が“0”であることにより識別されます。図33にライト・レジスタ

〈図33〉 ライト・レジスタ 5 (WR5) の構成



5の構成を示します。この図からわかるように、ライト・レジスタ5にはポインタ・ビットはありませんので、サブ・レジスタはありません。

■ビット3 (RDYの有効極性)

このビットはRDY入力の有効極性を指定します。このビットが“0”であると、“L”が有効となり、このビットが“1”であると“H”が有効となります。

■ビット4 (CE/WAITピンの使いかた)

このビットはCE/WAITピンの使いかたを指定します。このビットが“0”であると、CE/WAITピンはCE機能のみとなり、このビットが“1”であると、CEおよびWAITの両方の機能を果たします。

つまり、BUSACKが“H”のときにはCEとして働き、BUSACKが“L”のときには、WAITとして働きます。

■ビット5 (オート・リスタート)

このビットが“0”であると、エンド・オブ・ブロック (バイト・カウンタ=ゼロ) を検出すると、DMAデータ転送は停止します。このビットが“1”であると、エンド・オブ・ブロック時に、アドレス・レジスタおよびバイト・カウンタ・レジスタの内容が自動的に、アドレス・カウンタ、およびバイト・カウンタにロードされ、DMA動作が続行されます。

ライト・レジスタ 6 (WR6)

ライト・レジスタ6はベース・レジスタ・バイトのビット7, 1, 0がともに“1”であることにより識別されます。


このレジスタにはポインタ・ビットはありませんが、コマンドBB₁₆ (リード・マスク・フォローズ) の場合には、ベース・レジスタ・バイトの後にリード・マスクが続きます (図34)。

このレジスタの場合には、ベース・レジスタ・バイトの各ビットが特定の意味を持つようなことはなく、ビット2~6の組み合わせにより機能が分けられます。

■リセット (C3₁₆)

このコマンドは、Z80 DMA をリセットするのに用いられます。このコマンドが実行されると、Z80 DMA は次のようなことを行います。

- ① 割り込み制御ロジック、およびバス・リクエスト・ロジックをディスエーブルする
- ② 割り込みラッチをリセットする
- ③ フォース・レディ状態をクリアする
- ④ オート・リスタート状態をクリアする



＜図34＞
ライト・レジスタ 6 (WR6) の構成

● $\overline{CE}/\overline{WAIT}$ 機能 (WR5 のビット 4) をリセットし、 \overline{CE} 機能のみとする

● ポート A, ポート B 両ポートのタイミングを, Z80 標準タイミングに戻す

Z80 DMA に対して電源を投入し, プログラミングを行う前には, このコマンドを 1 回実行する必要があります。また実行中の DMA 動作を中断する場合には, このコマンドを 6 回続けて出す必要があります。

これは WR4 が五つのサブ・レジスタを持っていることに起因しており, Z80 DMA が WR4 のベース・レジスタ・バイトを受け取ったときに, このコマンドを出しても, サブ・レジスタに対するものと解釈され, WR6 コマンドとはとられないこととなります。

したがって, どのような状態にあっても, Z80 DMA の動作を中断させたいと思えば, 最低 6 個のリセット・コマンドを出す必要があります。

■リセット・ポート A タイミング (C7₁₆)

このコマンドはポート A の可変タイミング・バイトをリセットし, Z80 標準タイミングに戻します。

■リセット・ポート B タイミング (CB₁₆)

このコマンドはポート B の可変タイミング・バイトをリセットし, Z80 標準タイミングに戻します。

■ロード (CF₁₆)

このコマンドを出すと, アドレス・レジスタの内容がアドレス・カウンタにロードされ, バイト・カウンタがクリアされます。またこのコマンドにより, フォース・レディ (Force Ready) 状態もリセットされます。

このコマンドにより, ロードされるのはソースと指定されたポートのアドレス・カウンタだけであり, デスティネーションと指定されたポートのアドレス・カウンタにロードされるのは, このアドレス・カウンタの値を最初に更新 (インクリメント/デクリメント) する時点です。

したがって, デスティネーションと指定されたポートが, “アドレス固定”とプログラミングされているときには, デスティネーション・ポートのアドレス・カウンタにロードする機会がありません。このような状

態はメモリからI/Oへデータ転送をするように、Z80 DMAをプログラミングする際に生じます。

デスティネーション・ポートが“アドレス固定”である場合には、一種のプログラミング・テクニックを使って、デスティネーション・ポートのアドレス・カウンタにアドレス・レジスタの内容をロードします。ここでは説明のため、ポートAをソース（可変アドレス）、ポートBをデスティネーション（固定アドレス）とします。

プログラムはまず、ポートBのアドレス・レジスタ（WR4）に対して値をロードします。次にWR0のビット2を“0”にして、一時的にソース・ポートとデスティネーション・ポートをスワップします。ここでロード・コマンドを出すことにより、一時的にソース・ポートとなったポートBのアドレス・カウンタに対して、アドレス・レジスタの内容がロードされます。

次にポートAのアドレス・レジスタ（WR0）に対して値をロードし、この際WR0のビット2を“1”にして、各ポートを本来のソース／デスティネーションに戻します。そして再度ロード・コマンドを用いることにより、ポートAのアドレス・カウンタにアドレス・レジスタの内容をロードします。

以上のようなプログラミング・テクニックを、Z80 DMAでは“アドレス固定デスティネーション・ポート・プログラミング（Fixed-Address Destination Port Programming）”と呼んでいます。

図35にポートAおよびポートBを“アドレス固定”のデスティネーションと設定したときの、プログラミング・シーケンスを示します。

■コンティニュー（Continue—D3₁₆）

このコマンドを出すと、Z80 DMAはバイト・カウンタをクリヤし、エンド・オブ・ブロックやサーチ時

のマッチ検出により中断していたDMA動作を続行します。このコマンドにより、バイト・カウンタはクリヤされますが、アドレス・カウンタの値は変化しません。

このコマンドは複数ブロックのデータをDMAデータ転送し、かつ各ブロックの切れ目を知りたいようなときに使います。エンド・オブ・ブロックにより各ブロックの終了時に割り込みを発生させ、割り込みルーチン内でこのコンティニュー・コマンドを実行することにより、バッファには各ブロックのデータが連続的に転送されます。

■ディスエーブル・インタラプト（AF₁₆）

このコマンドは、Z80 CPU以外のCPUのもとで、Z80 DMAを動作させる場合に、Z80 CPUの割り込み認識シーケンスを模擬するために用います。

Z80 DMAが割り込みをかけたときに、割り込みルーチンの始めにこのコマンドを出すと、 \overline{INT} ラインの状態は“H”に戻りますが、さらに次の割り込みを発生するようなことはないようになっています。割り込みルーチンの終わりのほうで、イネーブル・インタラプト・コマンド（AB₁₆）を出すと、次の割り込みの発生が可能となります。

■イネーブル・インタラプト（AB₁₆）

このコマンドはZ80 DMAの割り込み制御ロジックをイネーブルし、割り込み発生を可能にします。ディスエーブル・インタラプト・コマンドを使わない場合には、このコマンドは一度だけ出しておけばよく、割り込みルーチンの終わりにRETI命令を実行することにより、自動的に次の割り込みが可能となります。

ディスエーブル・インタラプト・コマンドを用いた場合には、もちろんこのコマンドにより割り込みをイ

〈図35〉 固定アドレス（Fixed Address）・プログラミング

順番	コ マ ン ド
1	ポートAアドレスをWR0に書き込む
2	ポートAを一時的にソースであると設定する（WR0のビット2=1）
3	ロード・コマンド（CF ₁₆ ）により、ポートAアドレスをアドレス・カウンタにロードする
4	ポートB開始アドレスをWR4に書き込む
5	ポートAをデスティネーションに戻す（WR0のビット2=0）
6	ロード・コマンド（CF ₁₆ ）により、ポートB（ソース）開始アドレスをアドレス・カウンタにロードする

〔ポートAがアドレス固定デスティネーションのとき〕

順番	コ マ ン ド
1	ポートBアドレスをWR4に書き込む
2	ポートBを一時的にソースであると設定する（WR0のビット2=0）
3	ロード・コマンド（CF ₁₆ ）により、ポートBアドレスをアドレス・カウンタにロードする
4	ポートA開始アドレスをWR0に書き込む
5	ポートBをデスティネーションに戻す（WR0のビット2=1）
6	ロード・コマンドにより、ポートA（ソース）開始アドレスをアドレス・カウンタにロードする

〔ポートBがアドレス固定デスティネーションのとき〕

ネーブルしないと次の割り込みは発生しません。なお、このコマンドは WR3 のビット 5 を “1” にしたとまったく同じ機能を果たします。

■リセット・アンド・ディスエーブル・インタラプト(A3₁₆)

このコマンドは 8080A や 8085CPU のように、割り込み認識信号 (INTA) を持っているが、RETI 命令を持っていないような CPU と、Z80 DMA をインターフェースするとき用いられます。

割り込みルーチンの終わりにこのコマンドを出し、ついでイネーブル・インタラプト・コマンドを出すことにより、Z80 CPU が RETI 命令を実行したときと同じ効果を Z80 DMA に対して与えることができます。なおこのコマンドを実行すると、フォース・レディ状態は解除されます。

■イネーブル・アフター RETI (B7₁₆: RETI 命令実行後に DMA をイネーブルする)

このコマンドは Z80 DMA がインタラプト・オン・レディ (WR4) とプログラムされているときにのみ用いられます。この場合には、Z80 DMA はレディ・ラインの状態が有効極性になったのを検出すると、バス・リクエストを行わず、割り込みを発生します。

割り込みルーチンにてこのコマンドを実行し、最後に RETI 命令を実行したときになってはじめて、Z80 DMA はバス・リクエストを出します。

■リード・ステータス・バイト (BF₁₆)

このコマンドを出すと、このコマンドの次に出される Z80 DMA に対するリード命令は、ステータス・バイトに対するアクセスであることを宣言します。

■リイニシャライズ・ステータス・バイト (Reinitialize Status Byte: 8B₁₆)

このコマンドは Z80 DMA のステータス・バイトのビット 4、および 5 をイニシャライズ (“1” にする) します。このコマンドを出した後のステータス・バイトは図 36 のようになります。

このコマンドを出す前には、ディスエーブル DMA コマンドなどを出して、Z80 DMA の動作を確実に停止させておく必要があります。そうしないとマッチまたはエンド・オブ・ブロックで停止していた DMA が、このコマンドによりステータスをクリアされると、再びバス・リクエストを始めて走り出すようなことが起こり得ます。

ステータス・バイトのビット 3 (割り込みペンディング) は、割り込み認識シーケンスが実行されるか、リセット・アンド・ディスエーブル・インタラプト・

〈図 36〉 リイニシャライズ・ステータス・バイト・コマンド (8B₁₆) を出した後のステータス・バイトの状態。ビット 4、およびビット 5 がリセット (“1”) される

ビット	値	意味
0	1/0	1: DMA動作が行われた 0: DMA動作が行われなかった
1	1/0	0: レディ・ラインが有効レベルにある 1: レディ・ラインが無効レベルにある
2	×	Don't Care
3	1/0	1: ペンディング・インタラプトがない 0: ペンディング・インタラプトがある
4	1	マッチが検出されなかった
5	1	エンド・オブ・ブロックが検出されなかった
6	×	Don't Care
7	×	Don't Care

コマンドにより、クリアされます。ビット 0 (DMA オペレーション) はロード・コマンドにより、クリアされます。

■リード・マスク・フォローズ (BB₁₆)

このコマンドはこのコマンドの後に、リード・マスクが続くことを示します。

リード・マスクは 7 ビットで構成され (ビット 7 は常にゼロ)、各ビットにより Z80 DMA に対するリード命令により読み取られる、リード・レジスタ (RR0~RR6) を指定します。ビット 0~6 が RR0~RR6 に対応し、“1” が立っているビットに対応するリード・レジスタが読み取られます。

リード命令により読み取られる順序は、ビット 0 (RR0) → ビット 6 (RR6) であり、マスクに “1” が立っていないリード・レジスタは読み飛ばされます。図 37 にリード・マスクと読み取られるレジスタの関係を示します。

■イニシエイト・リード・シーケンス (A7₁₆)


このコマンドを出すと、リード・シーケンスがリセットされ、次に出されたリード命令により読み取られるリード・レジスタは、リード・マスクの LSB 側からみて最初に “1” が立っているビットに対応するリード・レジスタとなります。

ふつうはリード・マスクをロードした直後にこのコマンドを出して、リード・シーケンスをリセットしておきます。

■フォース・レディ (Force Ready: B3₁₆)

このコマンドは、Z80 DMA の外部回路 (I/O) がレ

〈図37〉 リード・マスクと読み取られるレジスタの関係。
ライト・レジスタのポインタ・ビットと同様に、リード・マスクはビット0 → ビット6の順に処理されていく



ディを出す代わりに、プログラムによりレディ状態を作り出すのに用いられます。メモリ ↔ メモリ、メモリ・サーチなどの動作ではI/Oを必要としないので、この機能は外部回路を減らすためにも有効です。

このコマンドにより DMA 動作を起動すると、WR4で指定した DMA 転送モードとは無関係に、コンティニューアス・モードで動きます。またこのフォース・レディを用いるときには、レディ・ラインの有効極性(WR5のビット3)はどちらであってもかまいません。

このフォース・レディ状態は以下のような場合に解除されます。

- ① リセット・コマンドを受けたとき
- ② ロード・コマンドを受けたとき
- ③ リセット・アンド・ディスエーブル・インタラプト・コマンドを受けたとき
- ④ エンド・オブ・ブロック検出によりストップしたとき
- ⑤ マッチ・バイト検出によりストップしたとき
- ⑥ その他、DMAがバス・リクエストを解除したとき

■イネーブル DMA (87₁₆)

このコマンドは Z80 DMA のバス・リクエスト・ロジックをイネーブルします。またこのコマンドの機能は WR3 のビット 6 と同じです。

Z80 DMA はこのコマンド、およびビット 6 が“1”

である WR3 に対するコマンド以外の他のすべてのコマンド（リードも含めて）が出されると、バス・リクエスト・ロジックをディスエーブルします。したがって Z80 DMA を動作させるときには、常にこのコマンドを最後に出す必要があります。

■ディスエーブル DMA (83₁₆)

このコマンドは何らかの理由で、DMA 動作を中断するのに用います。

Z80 DMA のリード・レジスタ (Read Registers)

Z80 DMA には DMA 動作の実行状態または終了状態を知るために 7 個のリード・レジスタを持っています。これらには RR0~RR6 という名前が付けられています。図38にリード・レジスタの構成を示します。

リード・レジスタに対するアクセスのしかたは二つあります。すなわち、

- ① リード・ステータス・バイト・コマンド (BF₁₆)
- ② イニシエイト・リード・シーケンス・コマンド (A7₁₆)

リード・ステータス・バイト・コマンドによる方法は、このコマンドを WR6 にライトした後に、Z80 DMA に対してリード命令を出すと、ステータス・バイト (RR0) にアクセスできます。イニシエイト・リード・シーケンス・コマンドを用いると、そのあとのリード命令（複数）により、リード・マスクにより指定した、リード・レジスタを全部読むことができます。

以下に個々のリード・レジスタについて説明をします。

ステータス・バイト (RR0)

■ビット 0 (DMA オペレーション)

このビットが“1”であると、Z80 DMA がバス・リクエストを行ったことを示します。このビットはロード・コマンドにより、クリアされます。

■ビット 1 (レディ・アクティブ)

このビットが“0”であると、レディ入力があることを示します。したがってこのビットはレディ入力の状態をそのまま示しているのではなく、レディ入力の有効極性 (WR5 のビット 3) とレディ入力との排他的論理和 (Ex-OR) を反転したもので、示すことができます。

■ビット 2 (Don't Care)

■ビット3 (インタラプト・ペンディング)

このビットが“0”であると、Z80 DMA がペンディング・インタラプト (CPU にまだ受け付けられない割り込み) を持っていることを示します。このビットおよび以下のビット4および5は“0”で有効ですので注意を要します。

■ビット4 (マッチ検出)

このビットが“0”であると、最後に出されたリセット・コマンドまたはリイニシャライズ・ステータス・バイト・コマンドの後に、マッチが検出されたことを示します。このビットは上記二つのコマンドにより、クリア (“1”になる) されます。

■ビット5 (エンド・オブ・ブロック検出)

このビットが“0”であると、最後に出されたリセット、ロード、コンティニュー、リイニシャライズ・ステータス・バイト・コマンドの後に、エンド・オブ・ブロック状態が検出されたことを示します。このビットは前記のコマンドにより、クリア (“1”になる) されます。

■ビット6, 7 (Don't Care)

バイト・カウンタ (RR1, RR2)

このカウンタ (16ビット) は、DMA データ転送が行われたデータのバイト数を示します。このカウンタはロード (CF₁₆)、コンティニュー (D3₁₆)、ならびにリセット (C3₁₆) コマンドによりゼロ・クリアされ、1バイトの DMA データ転送が行われるごとに、1だけ進められます。

DMA データ転送中、このカウンタの値はブロック・レンジス・レジスタ (WR0) の値と比較され、一致が検出されると DMA データ転送はストップします。


Z80 DMA はデータ転送サイクルを完全に終えてからストップしますので、メモリまたは I/O からリードしたデータのバイト数と、メモリまたは I/O に対してライトしたデータのバイト数は常に等しくなります。

このことはサーチ/トランスファ形式のデータ転送に対してもいえ、マッチ検出により DMA データ転送が終了する場合においても、ライト動作が終えてからストップします。

ポート A アドレス・カウンタ (RR3, RR4)

このカウンタは DMA データ転送終了時のポート A アドレスを示します。ロード・コマンド (CF₁₆) により、このカウンタにはポート A アドレス・レジスタ (WR0) の値がロードされ、DMA データ転送が1バ

〈図38〉 リード・レジスタの構成



イト行われるごとに1だけ更新 (インクリメント/デクリメント) されます。

もちろん、アドレス固定 (WR1のビット4, 5) とプログラミングされているときには変化しません。

ポート B アドレス・カウンタ (RR5, RR6)

このカウンタは DMA データ転送終了時のポート B アドレスを示します。ロード・コマンド (CF₁₆) により、このカウンタにはポート B アドレス・レジスタ (WR4) の値がロードされ、DMA データ転送が1バイト行われるごとに、1だけ更新 (インクリメント/デクリメント) されます。

もちろん、アドレス固定 (WR2のビット4, 5) とプログラミングされている場合には変化しません。

DMA データ転送終了時のアドレス・カウンタ、およびバイト・カウンタの値

前項の説明では、DMA データ転送終了時のアドレス・カウンタ (RR3~RR6)、およびバイト・カウンタ (RR1, RR2) の値は DMA データ転送されたバイト数だけ、始めの値 (ロード・コマンド実行時) より変化するように述べましたが、実際にはそうではないことがあります。

つまり、バイト・カウンタの値は期待すべき値より1だけ多いことや (エンド・オブ・ブロック時)、1だけ少ないこと (マッチ検出時) があります。またアド

〈図39〉
DMA 動作終結時のカウンタの値 (エンド・オブ・ブロック検出時)

データ転送形式	データ転送モード	ブロック・レングス・レジスタの値	転送されるバイト数	バイト・カウンタの値	ソース・ポートのアドレス・カウンタの値	デスティネーション・ポートのアドレス・カウンタの値
トランスファ	バイト	N	N+1	N	As ± (N+1)	As ± (N)
	バースト	N	N+1	N	As ± (N+1)	As ± (N)
	コンティニユアス	N	N+1	N	As ± (N+1)	As ± (N)
サーチ	バイト	N	N+1	N	As ± (N+1)	
			N+1	N	As ± (N+1)	
	バースト	N	N+2*	N+1*	As ± (N+2)*	
			N+1	N	As ± (N+1)	
	コンティニユアス	N	N+2*	N+1*	As ± (N+2)*	

As: 開始アドレス * : 2サイクル可変タイミングを用い, N+1バイト目のデータを転送した時点でレディ・ラインが有効レベルであるときに起こる

レス・カウンタ, とくにソース・ポートのアドレス・カウンタの値も1または2だけ多く進められていることがあります。

これはデータ転送速度を上げるために, Z80 DMAのDMAデータ転送機構が, 高度にパイプライン化され, リード・データに対する先読みを行っているからです。図39および図40に, それぞれエンド・オブ・ブロック, およびバイト・マッチによりDMAデータ転送が終結したときの, バイト・カウンタおよびアドレス・カウンタの値を示します。

図39からわかるように, エンド・オブ・ブロックにより終結した場合, トランスファのときにはバイト・カウンタの値はブロック・レングス・レジスタの値と一致していますが, ソース・ポートのアドレス・カウンタの値は1だけ多く変化します。

サーチの場合にも通常は, アドレス・カウンタ, およびバイト・カウンタの値はトランスファの場合と同じ値を示しますが, バースト・モードまたはコンティニユアス・モードにおいて, 2サイクル・タイミング(可変タイミング)を用いた場合には, バイト・カウンタの値はブロック・レングス・レジスタの値より1だけ多くなり, ソース・ポートのアドレス・カウンタの値は2だけ多くなることがあります。

バイト・マッチにより終結した場合(図40), トランスファ/サーチのときには, ソース・ポートのアドレス・カウンタの値はマッチ・バイトを指していますが, バイト・カウンタの値はマッチ・バイトまでの距離より1だけ少ない値を示しています。

ここで注意すべきことは, デスティネーション・ポートのアドレス・カウンタの値の進みかたはソース・ポートのそれよりも1だけ小さくなっています。したがってマッチ・バイトはデスティネーション・ポート

に転送されないということになります。

サーチの場合には, バイト・モードではトランスファ/サーチのときと同じ値を示しますが, バースト・モードまたはコンティニユアス・モードのときには, マッチが検出された直後のレディ・ラインの状態により, アドレス・カウンタ, およびバイト・カウンタの値は異なります。

マッチが検出された直後にも, レディ・ラインの状態が有効レベルにあれば, さらに1バイトのデータ転送が行われるため, 両カウンタの値は1だけ多くなります。

Z80 DMA のイニシャライズ

Z80 DMA を動作させるためには, まず一連のデータ(コマンド・チェーン)をZ80 DMA に対して送る必要があります。Z80 DMA にはデフォルト(Default)状態という概念はありませんので, 関連するレジスタすべてに対して値をセットする必要があります。

図41にZ80 DMA をどのような動作に使う場合にも適用できる, イニシャライゼーション・コマンド・チェーンを示します。

このコマンド・チェーンの長さは36バイトになっていますが, レジスタHLにコマンド・チェーンの先頭アドレスをセットし, レジスタBにその長さを, またレジスタCにZ80 DMA のI/Oアドレスをセットすれば, 一つのOTIR命令により, イニシャライズを完了することができます。

図41のコマンド・チェーンは「フル装備」ですが, 自分の応用にとって不要なコマンドは省略することができます。たとえばメモリ・サーチを行うときには, デスティネーション・ポートのアドレス・レジスタに値を書き込む必要はありません。

〈図40〉

DMA 動作終結時のカウンタの値(マッチ検出時)

データ転送形式	データ転送モード	マッチが検出されるバイト番号	転送されるバイト数	バイト・カウンタの値	ソース・ポートのアドレス・カウンタの値	デスティネーション・ポートのアドレス・カウンタの値
トランスファ /サーチ	バイト	M	M	M-1	As ± (M)	As ± (M-1)
	バースト	M	M	M-1	As ± (M)	As ± (M-1)
	コンティニユアス	M	M	M-1	As ± (M)	As ± (M-1)
サーチ	バイト	M	M	M-1	As ± (M)	/
	バースト	M	M+1	M	As ± (M+1)	/
			M*	M-1*	As ± (M)*	/
	コンティニユアス	M	M+1	M	As ± (M+1)	/
			M*	M-1*	As ± (M)*	/

As: 開始アドレス * : マッチが検出された時点でレディ・ラインが有効レベルになかった場合

またサーチを行わない応用ではマッチ・バイト、およびマスクは不要ですし、可変タイミングを用いないときには、可変タイミング・バイトをロードする必要はありません。さらにフォース・レディ・コマンドは外部からレディ信号が供給される場合にはあってはなりません。

*


以上で「Z80 DMA のコントロール・レジスタ」の項を終わりますが、図42に Z80 DMA のライト・レジスタとリード・レジスタの構成をまとめておきます。プログラミングの際には、これらのレジスタの内容すべてを一目で見られるほうが便利だからです。

Z80 DMA は機能が豊富であるため、必然的にコマンドは相当複雑です。したがって、図41に示したイニシャライゼーション・コマンド・チェーンを作るときには、よくミスをしがちです。


このミスを少しでも減らすには、アセンブラ等のマクロ機能を使うのもよい方法です。ポート A/B 開始アドレス、ブロック・レングス等のパラメータをキーワード・パラメータまたはポジショナル・パラメータとして与えることにより、アセンブラは自動的にコマンド・チェーンを生成してくれます。

〈図41〉 イニシャライゼーション・コマンド・チェーン。このコマンド・チェーンはフル装備だが、不要のコマンド(たとえばフォース・レディ)は取り除く必要がある

コ マ ン ド	バイト数	コマンドの内容
ディスエーブルDMAコマンド(83 ₁₆)	1	/
リセット・コマンド(C3 ₁₆)	6	/
WR0コマンド	5	ベース・レジスタ・バイト
		ポートA開始アドレス(下位8ビット)
		ポートA開始アドレス(上位8ビット)
		ブロック・レングス(下位8ビット)
		ブロック・レングス(上位8ビット)
WR1コマンド	2	ベース・レジスタ・バイト ポートA可変タイミング・バイト
WR2コマンド	2	ベース・レジスタ・バイト ポートB可変タイミング・バイト
WR3コマンド	3	ベース・レジスタ・バイト
		マスク・バイト
		マッチ・バイト
WR4コマンド	6	ベース・レジスタ・バイト
		ポートB開始アドレス(下位8ビット)
		ポートB開始アドレス(上位8ビット)
		割り込み制御バイト
		パルス制御バイト
		割り込みベクトル
WR5コマンド	1	ベース・レジスタ・バイト
リセット・ポートAタイミング(C7 ₁₆)	1	
リセット・ポートBタイミング(CB ₁₆)	1	
ロード・コマンド(CF ₁₆)	1	
リイニシャライズ・ステータス・バイト(8B ₁₆)	1	
リード・マスク・フォローズ(BB ₁₆)	1	
リード・マスク	1	
イニシエイト・リード・シーケンス(A7 ₁₆)	1	
フォース・レディ・コマンド(B3 ₁₆)	1	
イネーブル・インタラプト(AB ₁₆)	1	
イネーブル・DMAコマンド(87 ₁₆)	1	
合計バイト数	36	




●ライト・レジスタ2(WR2)



●ライト・レジスタ3(WR3)



●ライト・レジスタ6(WR6)



●Z80ファミリとインテル系の周辺LSI●

周辺LSIの系列は昔から3本の流れ、つまりインテル系8080系とモトローラの6800系、それにザイログのZ80系として走ってきました。Z80 CPUを用いる場合、さすがに6800系の周辺LSIを使うことは、CRTC6845を除いてめったにありませんが、インテル系の周辺LSIを使うことはよくあります。したがって、Z80ファミリと8080系の周辺LSIとの相違を知っていてもムダではありません。

8080系の周辺LSI、というよりマイクロプロセッサの周辺LSIの歴史はインテルの8255(PPI)、8251(USART)、8253(PIT)ならびに8257(DMAC)により始まったといっても過言ではありません。これらのLSIは現在なお健在であり、8086、8088を用いた16ビット・システムでも多用されています。

ただし、8251はSDLCの制御ができませんので、この機能を用いるときには8274MPCCが使われます。また、8257もやや機能不足の感があり、現

在では8237が使われることがほとんどです。この8237は、AMD社が8257を改良して作ったAM9517のセカンド・ソースです。

また、比較表には示しませんが、インテル系には8259 PICというインタラプト・コントローラがあります。インテル系の周辺LSIには割り込みベクトルを発生する機能がありませんので、各LSIの割り込み要求線をこの8259に集め、8259が優先順位制御をし、割り込みベクトルを発生します。

Z80系の周辺LSIも表に示したものでなく、Z8090 UPC (Universal Peripheral Controller)、Z8038 FIFO、Z8530 SCC (Serial Communication Controller)、Z8536 CIO (Counter/Timer & Parallel I/O) 等と発展しており、これらはZ8、Z80、Z800、Z8000等のザイログ社のCPUだけではなく、他のCPUとも容易にインターフェースできるように設計されたユニバーサル・ペリフェラルです。

Z80ファミリとインテル系の周辺LSIの比較表

パラレル・インターフェース		
比較項目	Z80 PIO	8255 PPI
ピン数	40	40
ポート数	2	3
モード	0:出力 1:入力 2:双方向性 3:ビット・モード	0:基本入出力 1:ストロブ付き入出力 2:双方向性
カウンタ・タイマ・サーキット		
比較項目	Z80 CTC	8253 PIT
ピン数	28	24
カウンタの数	4	3
モード	タイマ・モード カウンタ・モード	インタラプト・オンTC プログラマブル・ワンショット レート・ジェネレータ 方形波発生 ソフトウェア・トリガ ハードウェア・トリガ
カウンタの幅	8ビット(ただし16/256のプリスケアラ付き)	16ビット
シリアル・インターフェース		
比較項目	Z80 SIO	8251 USART
ピン数	40	28
ポート数	2	1
モード	非同期 同期 SDLC	非同期 同期
速度	880KBPS	19.2KBPS(非同期) 64KBPS(同期)
DMAコントローラ		
比較項目	Z80 DMA	8257 DMAC
ピン数	40	40
チャンネル数	1	4
転送速度	2Mバイト/秒	750Kバイト/秒
アドレス・カウンタ	16ビット	16ビット
レンジ・カウンタ	16ビット	14ビット
その他	サーチ機能 メモリ↔メモリ転送 I/O↔I/O転送 パルス出力機能	ローテイティング・プライオリテイ

Z80 DMAのタイミング

以下の説明では、Z80 DMAがDMAデータ転送をしているとき(BUSACK = "H")のことを「CPUがバス・マスタ (Bus Master) である」と表現し、Z80 DMAがDMAデータ転送をしているとき(BUSACK = "L")のことを「DMAがバス・マスタである」と呼びます。

バス・マスタということばは、バスの主人のことであり、バスの制御権を持っているものという意味です。

CPUがバス・マスタであるとき

このときには、Z80 DMAはCPUからコマンド(ライト・レジスタに対する書き込み)を受け付けたり、リード・レジスタに対する読み取り動作に応じます。

■ライト・レジスタへの書き込みタイミング

図43にCPUがバス・マスタであるときの、ライト・レジスタへの書き込みタイミングを示します。ライト・レジスタにアクセスするには、アドレス・デコーダの出力である \overline{CE} (チップ・イネーブル)と、 \overline{IORQ} および \overline{WR} を"L"にします。

Z80 DMAはこれら3本の信号がすべて"L"になると、次のクロックの立ち上がり時にこの状態をラッチし、その次のクロックの立ち上がり時にデータ・バス(D₀~D₇)の状態を必要なライト・レジスタに書き込みます。

したがって、 \overline{CE} 、 \overline{IORQ} 、ならびに \overline{WR} 信号は、Z80 DMAにラッチされた後、ある一定のホールド時間後には無効レベルに変化してもかまいません。

Z80 DMAがZ80 CPUのタイミングで動作するのは当然ですが、参考のため図43にはZ80 CPUのI/Oライト・タイミングも示してあります。この図から、Z80 DMAのライ


ト・レジスタへのアクセスは、Z80 CPUのI/Oライト・タイミングで十分すぎるのがわかります。

■リード・レジスタからの読み出しタイミング


図44にCPUがバス・マスタであるときの、Z80 DMAのリード・レジスタに対する読み出しタイミングを示します。リード・レジスタにアクセスするには、 \overline{CE} 、 \overline{IORQ} ならびに \overline{RD} を"L"にします。

Z80 DMAはこれら3本の信号が"L"になるのを検出すると、データ・バス上にリード・レジスタの内容を乗せます。 \overline{CE} 、 \overline{IORQ} 、 \overline{RD} を同時に"L"にしておく時間は、ザイログ社のデータ・シートには記されていませんので、正確にはわかりませんが、3本の信号が"L"になってからデータがバス上に乗せられるまで


〈図43〉 Z80 DMAのライト・レジスタへの書き込みタイミング (CPUがバス・マスタ)



〈図44〉 Z80 DMAのリード・レジスタに対する読み出しタイミング (CPUがバス・マスタ)



〈図45〉
Z80 DMA のタイミ
ング(CPUがバス・
マスタであるとき)




の時間 ($T_{dD0(RD)}$) の最大値は、Z80 DMAでは500ns、Z80A DMAでは380nsですので、1.5クロック期間もあれば十分であると思われます。

図44にはZ80 CPUのI/Oリード・タイミングも示してありますが、Z80 CPUの \overline{IORQ} 、および \overline{RD} 信号のパルス幅は2クロック期間以上ありますので、もちろんのことですが問題ありません。

図45にZ80 DMA、およびZ80A DMAの、CPUがバス・マスタにあるときの正確なタイミング・チャートを示します。

Z80 DMAがバス・マスタであるとき

ここではZ80 DMAがバス・マスタにあるとき、つまりZ80 DMA本来の使命であるDMAデータ転送を行っているときのタイミングについて



〈図46〉
DMAデータ転送タイミング
(メモリ → I/O)

番号	記号	パラメータ	Z80 DMA		Z80A DMA		単位
			Min	Max	Min	Max	
1	TcC	Clock Cycle Time	400	4000	250	4000	ns
2	TwCh	Clock Width (High)	170	2000	110	2000	ns
3	TwCl	Clock Width (Low)	170	2000	110	2000	ns
4	TrC	Clock Rise Time		30		30	ns
5	TfC	Clock Fall Time		30		30	ns
6	Th	Hold Time for Any Specified Setup Time	0		0		ns
7	TsC(Cr)	$\overline{\text{IORQ}}, \overline{\text{WR}}, \overline{\text{CE}} \downarrow$ to Clock \uparrow Setup	280		145		ns
8	TdDO(RDf)	$\overline{\text{RD}} \downarrow$ to Data Output Delay		500		380	ns
9	TsWM(Cr)	Data In to Clock \uparrow Setup ($\overline{\text{WR}}$ or $\overline{\text{MI}}$)	50		50		ns
10	TdCf(DO)	$\overline{\text{IORQ}} \downarrow$ to Data Out Delay (INTA Cycle)		340		160	ns
11	TdRD(Dz)	$\overline{\text{RD}} \uparrow$ to Data Float Delay (output buffer disable)		160		110	ns
12	TsIEI(IORQ)	IEI \downarrow to $\overline{\text{IORQ}} \downarrow$ Setup (INTA Cycle)	140		140		ns
13	TdIEOr(IEIr)	IEI \uparrow to IEI \downarrow Delay		210		160	ns
14	TdIEOf(IEIf)	IEI \downarrow to IEI \uparrow Delay		190		130	ns
15	TdMI(IEO)	$\overline{\text{MI}} \downarrow$ to IEI \downarrow Delay (interrupt just prior to $\overline{\text{MI}} \downarrow$)		300		190	ns
16	TsMIf(Cr)	$\overline{\text{MI}} \downarrow$ to Clock \uparrow Setup	210		90		ns
17	TsMIr(Cf)	$\overline{\text{MI}} \uparrow$ to Clock \downarrow Setup	20		-10		ns
18	TsRD(Cr)	$\overline{\text{RD}} \downarrow$ to Clock \uparrow Setup ($\overline{\text{MI}}$ Cycle)	240		115		ns
19	TdI(INT)	Interrupt Cause to $\overline{\text{INT}} \downarrow$ Delay ($\overline{\text{INT}}$ generated only when DMA is inactive)		500		500	ns
20	TdBAIr(BAOr)	$\overline{\text{BAI}} \uparrow$ to $\overline{\text{BAO}} \uparrow$ Delay		200		150	ns
21	TdBAIf(BAOf)	$\overline{\text{BAI}} \downarrow$ to $\overline{\text{BAO}} \downarrow$ Delay		200		150	ns
22	TsRDY(Cr)	RDY Active to Clock \uparrow Setup	150		100		ns

て説明します。なお、ここでは Z80 標準タイミングの場合だけ述べ、可変タイミングについては後述します。

■メモリ → I/O

図46にメモリから I/O への方向の DMA データ転送タイミングを示します。この図のタイミングは、トランスファおよびトランスファ/サーチの両方に適用されます。

この方向のデータ転送では、Z80 DMA はまずアドレス・バス ($A_0 \sim A_{15}$) 上にメモリ・アドレスを乗せ、ついて $\overline{\text{MREQ}}$ および $\overline{\text{RD}}$ を "L" にします。メモリから読み出されたデータ・バス ($D_0 \sim D_7$) 上のデータは、 $\overline{\text{RD}}$ 信号が立ち上がる直前のクロック変化時 (標準タイミングでは T3 の立ち下がり時) に、Z80 DMA 内部にラッチされます。そして $\overline{\text{RD}}$ 信号が "H" になると、Z80 DMA のデータ・バス・バッファがイネーブルされラッチされていたデータが、データ・バス上に出力されます。

次に Z80 DMA は I/O ライト・サイクルに入りますが、まず I/O アドレスをアドレス・バス上に乗せ、次に $\overline{\text{IORQ}}$ 、および $\overline{\text{WR}}$ を "L" にして、データ・バス上のデータ (メモリから読み出されたデータ) を I/O に

書き込みます。

$\overline{\text{CE}}/\overline{\text{WAIT}}$ ラインが "マルチプレックス" とプログラミングされているときには (WR5)、Z80 DMA は、メモリ・リードのときには T2 の立ち下がり時点、I/O ライトのときには Tw の立ち下がり時点に、同ラインの状態をサンプリングします。

このとき、 $\overline{\text{WAIT}}$ 信号が "L" であれば Z80 DMA は 1 クロック期間ウェイト・サイクル (Tw) を挿入し、Tw の立ち下がり時に再度 $\overline{\text{CE}}/\overline{\text{WAIT}}$ ラインの状態をチェックします。このとき $\overline{\text{WAIT}}$ ラインの状態が "L" であれば、さらに 1 ウェイト・サイクルを挿入し、"H" であれば、次のサイクルへ進みます。


図47に、1 ウェイト・サイクルを挿入した場合の、メモリ → I/O のタイミングを示します。

■I/O → メモリ

図48に I/O からメモリへの向きの DMA データ転送タイミングを示します。この場合には、Z80 DMA はまずアドレス・バス上に I/O アドレスを乗せ、ついて $\overline{\text{IORQ}}$ 、および $\overline{\text{RD}}$ を "L" にします。

I/O がデータ・バス上にデータを乗せると、Z80

〈図47〉
DMA データ転送タイミ
ング(メモリ → I/O).
1ウェイト・サイクル
を挿入したとき



DMA は \overline{RD} の立ち上がりの直前のクロックの立ち下がり時点 (標準タイミングでは T3 の立ち下がり時) にそのデータを内部にラッチし、 \overline{RD} が "H" になるとそのデータをデータ・バス上に乗せます。

次に Z80 DMA はメモリ・ライト・サイクルに入り、アドレス・バス上にメモリ・アドレスを乗せ、ついで \overline{MREQ} 、および \overline{WR} を "L" にして、I/O から読み取られたデータをメモリに書き込みます。

$\overline{CE}/\overline{WAIT}$ ラインの取り扱い、メモリ → I/O の場合と同じで、I/O リードのときには Tw の立ち下がり時に、メモリ・ライトのときには T2 の立ち下がり

時にサンプリングします。図49に 1 Tw ステートを挿入した場合の、I/O → メモリのタイミングを示します。

■メモリ → メモリ

図50にメモリ → メモリの DMA データ転送タイミングを示します。この方向のデータ転送タイミングは、図46 (メモリ → I/O) のメモリ・リード・サイクルと図48 (I/O → メモリ) のメモリ・ライト・サイクルをくっつけたものです。したがってとくに説明の必要はないと思います。

■I/O → I/O

図51に I/O → I/O の DMA データ転送タイミングを示します。このタイミングは図48の I/O リード・サイクルと図46の I/O ライト・サイクルをくっつけたものです。


■サーチ・タイミング


サーチ・メモリ、およびサーチ I/O のタイミングは、それぞれメモリ → I/O、および I/O → メモリのタイミング中のリード・サイクルが該当します。したがって、サーチ・メモリの場合は図46のメモリ・リード・タイミングがそのまま当てはまり、サーチ I/O の場合は、図48中の I/O リード・サイクルが当てはまります。

*

以上の説明から、Z80 DMA を用

〈図48〉 DMA データ転送タイミング (I/O → メモリ)





〈図49〉
DMA データ転送タイミ
ング(I/O → メモリ).
1ウェイト・サイクル
を挿入したとき

Tw* : 自動的に挿入されるウェイト・サイクル Tw : WAITにより挿入されるウェイト・サイクル

いた DMA データ転送タイミングは、可変タイミングを用いない逐次データ転送を用いる限り、Z80 CPUのリード/ライト・タイミングと同じです。したがって、メモリやI/Oのリード/ライト・タイミングを設計する際に、DMA データ転送をするからといって、とくに考慮する必要はありません。

もちろん、可変タイミングを用いたり、次項で説明する同時データ転送を行うときには、この限りではありません。また Z80 DMA は、DMA データ転送中にリフレッシュ信号を出す機能がありませんので、Z80 CPUのRFSH信号を用いてダイナミックRAMのリフレッシュを行っており、かつ相当長い間、バーストモードまたはコンティニューアス・モードでDMA データ転送を行うときには、別のリフレッシュ方法を講じる必要があります。

同時データ転送タイミング (CPU がバス・マスタ)

前に述べましたように、同時データ転送では、Z80 DMA にメモリ・サーチ、またはI/Oサーチをやらせておき、外部ロジックによりメモリ、およびI/Oの制御信号を発生し、1リード・サイクル中にデータのリード/ライトを行ってしまいます。以下に示すタイミング中の、(EXT)を付けた信号は外部ロジックが発生する信号です。

■メモリ → I/O (メモリ・サーチ・タイミング)

図52に Z80 DMA のメモリ・サーチ・タ

イミングにおいて、メモリ → I/O のデータ転送を行うタイミングを示します。


この場合には、メモリ・リード・タイミングに、 $\overline{\text{IORQ}}$ および $\overline{\text{WR}}$ を外部ロジックにより発生します。

■I/O → メモリ (メモリ・サーチ・タイミング)


図53に Z80 DMA のメモリ・サーチ・タイミングにおいて、I/O → メモリのデータ転送を行うタイミングを示します。

この場合には、メモリ・リード・タイミングに、 $\overline{\text{IORQ}}$ および $\overline{\text{WR}}$ 信号を外部ロジックにより発生し、Z80 DMA が出力する $\overline{\text{RD}}$ と、外部ロジックが発生する $\overline{\text{IORQ}}$

〈図50〉 DMA データ転送タイミング (メモリ → メモリ)



〈図51〉 DMA データ転送タイミング (I/O → I/O)




により、I/O リードを行い、Z80 DMA が出力する $\overline{\text{MREQ}}$ と外部ロジックが発生する $\overline{\text{WR}}$ により、メモリ・ライトを行います。

■メモリ → I/O (I/Oサーチ・タイミング)

図54に Z80 DMA の I/Oサーチ・タイミングを用いた、メモリ → I/O のデータ転送タイミングを示します。

この場合には I/O リードのタイミングに、外部ロジックにより $\overline{\text{MREQ}}$ および $\overline{\text{WR}}$ を発生し、Z80 DMA が出力する $\overline{\text{RD}}$ と外部ロジックが発生する $\overline{\text{MREQ}}$ により、メモリ・リードを行い、外部ロジックが発生する $\overline{\text{WR}}$ と Z80 DMA が出力する $\overline{\text{IORQ}}$ とにより、I/O ライトを行います。

〈図52〉 同時データ転送タイミング (メモリ・サーチ・タイミングを用いた、メモリ → I/O データ転送)



■I/O → メモリ (I/Oサーチ・タイミング)

図55に I/Oサーチ・タイミングを用いた、I/O → メモリのデータ転送タイミングを示します。この場合には I/O リード・タイミングに、外部ロジックにより、 $\overline{\text{MREQ}}$ および $\overline{\text{WR}}$ を発生し、Z80 DMA が I/O リードを行うと同時にメモリ・ライトを行います。

*


以上、四つのタイミングすべてにおいて、Z80 DMA が出力するアドレスは、メモリ・アドレスであると解釈し、I/O のセレクトは外部ロジックにより行います。

これは DMA データ転送時に、I/O アドレスは通常固定しており、メモリ・アドレスは変化するのがふつうですので、メモリ・アドレスの管理を Z80 DMA にまかせておいたほうが有利だからです。したがって I/O アドレスはどこからも出力されませんので、外部ロジックにより I/O のセレクト信号を出す必要があります。


バス・リクエスト・タイミング

図56に Z80 DMA のバス・リクエスト・タイミングを示します。RDY ラインの状態が有効レベルになると、Z80 DMA はクロックの立ち上がり時にこれをサンプリングし、バスが空いている場合 ($\overline{\text{BUSREQ}} = \text{"H"}$)

〈図53〉 同時データ転送タイミング (メモリ・サーチ・タイミングを用いた、I/O → メモリ・データ転送)




〈図54〉 同時データ転送タイミング (I/Oサーチ・タイミングを用いた、メモリ → I/O データ転送)



A₀~A₁₅上のアドレスは本来I/Oアドレスであるが、これをメモリ・アドレスとして取り扱う

〈図55〉 同時データ転送タイミング (I/Oサーチ・タイミングを用いた、I/Oメモリ・データ転送)




A₀~A₁₅上のアドレスは本来I/Oアドレスであるが、これをメモリ・アドレスとして取り扱う

には、次のクロックの立ち上がり時点に、 $\overline{\text{BUSREQ}}$ を“L”にして、CPU に対してバスの使用权を要求します。

CPU はその時点に実行しているマシン・サイクルの最後のステートのクロックの立ち上がり時点に、 $\overline{\text{BUSREQ}}$ をサンプリングし、これが“L”であると次のクロックの立ち上がり時点 (次のマシン・サイクルの始め) に、 $\overline{\text{BUSAK}}$ を“L”にします。

したがって、Z80 DMA が RDY ラインが有効レベルになったのを検出してから、CPU がバスの制御権を放棄する ($\overline{\text{BUSAK}} = \text{“L”}$) のに要する時間の最大値は、CPU の1マシン・サイクル (可変である) と1クロック期間の和になります。

Z80 DMA は $\overline{\text{BAI}}$ ($\overline{\text{BUSAK}}$) 入力が2クロック期間、“L”であるのを検出すると DMA 動作を開始します。したがって RDY ラインが有効レベルになってから、実際に DMA データ転送が開始されるまでには、最大1マシン・サイクル+3クロック期間を必要とします。



〈図56〉

バス・リクエスト・タイミング RDY の有効レベルはプログラム可であるが、この図では“H”を有効レベルとしている

バス解放タイミング (Bus Release Timing)

・バイト・モードのときのバス解放

Z80 DMA はバイト・モードのときには、1バイトの DMA データ転送が終わるごとに、最低1マシン・サイクル期間、バスの制御権を CPU に返します。これがバイト・モードのときのバス解放です。図57にバイト・モードのときの解放タイミングを示します。

バイト・モードでは、Z80 DMA は1データ転送サイクルが終わる (サーチではリード・サイクル、トランスファおよびトランスファ/サーチではライト・サイクルの終わり) 直前のクロックの立ち上がり時に、 $\overline{\text{BUSREQ}}$ を“H”にします。

DMA サイクルが終わる時点よりも1クロックだけ先に $\overline{\text{BUSREQ}}$ が“H”になりますが、Z80 CPU は $\overline{\text{BUSREQ}}$ が“H”になった時点の1クロック後に動作を再開するので不都合はありません。

バスを解放した後、次のバス・リクエストを行うの


は、 $\overline{\text{BUSREQ}}$ および $\overline{\text{BAI}}$ がともに "H" になった直後のクロックの立ち上がり時点です。もちろん、これには RDY ラインの状態が有効極性にあることが条件です。

■エンド・オブ・ブロック時のバス解放

Z80 DMA は、バースト・モードまたはコンティニュアス・モードで動作しているときには、エンド・オブ・ブロックにより、バス解放を行うことがあります（ストップ・オン・エンド・オブ・ブロックとプログラムされているとき）。

このときには最後のデータの転送終了時のクロックの立ち上がり時点で $\overline{\text{BUSREQ}}$ を "H" にします。最後のデータは RDY の状態が有効極性でなくなっても転送されます。図58にエンド・オブ・ブロック時のバス解放タイミングを示します。

〈図57〉 バイト・モードのバス解放タイミング。DMA サイクルが終わる直前のクロックの立ち上がり時に $\overline{\text{BUSREQ}}$ を "H" にする





〈図58〉

エンド・オブ・ブロック時のバス解放タイミング
(バースト・モード、またはコンティニュアス・モードのとき)


〈図59〉

マッチ検出時のバス解放タイミング
(バースト・モード、およびコンティニュアス・モードのとき)



〈図60〉

RDY ラインが非有効極性になったときのバス解放タイミング (バースト・モード)



■マッチ検出時のバス解放


Z80 DMA がバースト・モード、またはコンティニュアス・モードに設定され、かつマッチ時に DMA データ転送を終結するようにプログラミングされているときの、バス解放タイミングを図59に示します。

前述のように Z80 DMA の動作はパイプ・ライン化され先読み動作が行われますので、N バイト目のデータがマッチ・バイトと一致するか否かのチェックは N+1 バイト目のデータを転送するのと同じに行います。したがって、N バイト目のデータでマッチが検出されたとしても、データは N+1 バイト転送されます。よってこの場合、Z80 DMA が $\overline{\text{BUSREQ}}$ を "H" にするのは、N+1 バイト目のデータの転送が終わったときのクロックの立ち上がり時点になります。


■RDY ラインが有効極性でないときのバス解放

バースト・モードでは、RDY ラインの状態が非有効極性になると、その時点に実行中の DMA サイクルを終了した後のクロックの立ち上がり時点で、 $\overline{\text{BUSREQ}}$ を "H" にします。図60にバースト・モードにおいて、RDY ラインの状態が非有効極性になったときの、バス解放タイミングを示します。


図61～図63に、RDY ラインの状態が非有効極性となったときの、他の信号の状態をモード別に分けて示します。これらのタイミングは、Z80 DMA に標準タイミングにてメモリ・サーチをやらせた場合を想定し



〈図61〉
RDYラインと他の信号
の関係 (バイト・モー
ド)



〈図62〉
RDYラインと他の信号
の関係 (バースト・モ
ード)



〈図63〉
RDYラインと他の信号
の関係 (コンティニュー
アス・モード)


ています。

バイト・モード(図61)、およびバースト・モードの場合(図62)には、RDYラインの状態が非有効極性になると、最後のDMAサイクルを終了した後に、 $\overline{\text{BUSREQ}}$ を“H”にし、メモリやI/Oの制御線およびアドレス・バスならびにデータ・バスをハイ・インピ

ーダンスにします。

コンティニユアス・モードの場合(図63)には、RDYラインの状態が非有効極性になっても、 $\overline{\text{BUSREQ}}$ を“H”にすることはせず、アドレス・バスには次のDMAサイクルで必要なアドレスを乗せたままにします。また、このときメモリやI/Oの制御線を“H”にし、デ

〈図64〉
Z80 DMAのタイミ
ング
(Z80 DMAがバス
・マスタ)



ータ・バスはハイ・インピーダンスにします。

図64に Z80 DMA がバス・マスタであるときのタイミングの詳細を示します。


可変サイクル・タイミング

Z80 DMA には可変タイミングという機能があり、

DMA データ転送時のサイクル長を 2~4 クロック・サイクルの範囲で変更することができます。また、サイクル長だけでなく、メモリおよび I/O の制御信号の立ち上がりタイミングを 2 分の 1 クロックだけ前に進めることができます(アーリー・エンド)。可変タイミングに関するプログラミングは、WR1 および WR2 によ

番号	記号	パラメータ	Z80 DMA		Z80A DMA	
			Min(ns)	Max(ns)	Min(ns)	Max(ns)
1	TcC	Clock Cycle Time	400		250	
2	TwCh	Clock Width (High)	180	2000	110	2000
3	TwCl	Clock Width (Low)	180	2000	110	2000
4	TrC	Clock Rise Time		30		30
5	TfC	Clock Fall Time		30		30
6	TdA	Address Output Delay		145		110
7	TdC(Az)	Clock ↑ to Address Float Delay		110		90
8	TsA(MREQ)	Address to $\overline{\text{MREQ}}$ ↓ Setup (Memory Cycle)	(2) + (5) - 75		(2) + (5) - 75	
9	TsA(IRW)	Address Stable to $\overline{\text{IORQ}}$, $\overline{\text{RD}}$, $\overline{\text{WR}}$ ↓ Setup (I/O Cycle)	(1) - 80		(1) - 70	
10	TdRW(A)	$\overline{\text{RD}}$, $\overline{\text{WR}}$ ↑ to Addr. Stable Delay	(3) + (4) - 40		(3) + (4) - 50	
11	TdRW(Az)	$\overline{\text{RD}}$, $\overline{\text{WR}}$ ↑ to Addr. Float	(3) + (4) - 60		(3) + (4) - 45	
12	TdCf(DO)	Clock ↓ to Data Out Delay		230		150
13	TdCr(Dz)	Clock ↑ to Float Delay (Write Cycle)		90		90
14	TsDI(Cr)	Data In to Clock ↑ Setup (Read cycle when rising edge ends read)	50		35	
15	TsDI(Cf)	Data In to Clock ↓ Setup (Read cycle when falling edge ends read)	60		50	
16	TsDO(WfM)	Data Out to $\overline{\text{WR}}$ ↓ Setup (Memory Cycle)	(1) - 210		(1) - 170	
17	TsDO(WfI)	Data Out to $\overline{\text{WR}}$ ↓ Setup (I/O cycle)	100		100	
18	TdWr(DO)	$\overline{\text{WR}}$ ↑ to Data Out Delay	(3) + (4) - 80		(3) + (4) - 70	
19	Th	Hold Time for Any Specified Setup Time	0		0	
20	TdCf(Mf)	Clock ↓ to $\overline{\text{MREQ}}$ ↓ Delay		100		85
21	TdCr(Mr)	Clock ↑ to $\overline{\text{MREQ}}$ ↑ Delay		100		85
22	TdCf(Mr)	Clock ↓ to $\overline{\text{MREQ}}$ ↑ Delay		100		85
23	TwMl	$\overline{\text{MREQ}}$ Low Pulse Width	(1) - 40		(1) - 30	
24	TwMh	$\overline{\text{MREQ}}$ High Pulse Width	(2) + (5) - 30		(2) + (5) - 20	
25	TdCr(Ir)	Clock ↑ to $\overline{\text{IORQ}}$ ↓ Delay		90		75
26	TdCr(Ir)	Clock ↑ to $\overline{\text{IORQ}}$ ↑ Delay		100		85
27	TdCf(Ir)	Clock ↓ to $\overline{\text{IORQ}}$ ↑ Delay		110		85
28	TdCr(Rf)	Clock ↑ to $\overline{\text{RD}}$ ↓ Delay		100		85
29	TdCf(Rf)	Clock ↓ to $\overline{\text{RD}}$ ↓ Delay		130		95
30	TdCr(Rr)	Clock ↑ to $\overline{\text{RD}}$ ↑ Delay		100		85
31	TdCf(Rr)	Clock ↓ to $\overline{\text{RD}}$ ↑ Delay		110		85
32	TdCr(Wf)	Clock ↑ to $\overline{\text{WR}}$ ↓ Delay		80		65
33	TdCf(Wf)	Clock ↓ to $\overline{\text{WR}}$ ↓ Delay		90		80
34	TdCr(Wr)	Clock ↑ to $\overline{\text{WR}}$ ↑ Delay		100		80
35	TdCf(Wr)	Clock ↓ to $\overline{\text{WR}}$ ↑ Delay		100		80
36	TwWl	$\overline{\text{WR}}$ Low Pulse Width	(1) - 40		(1) - 30	
37	TsWA(Cf)	$\overline{\text{WAIT}}$ to Clock ↓ Setup	70		70	
38	TdCr(B)	Clock ↑ to $\overline{\text{BUSREQ}}$ Delay		150		100
39	TdCr(Iz)	Clock ↑ to $\overline{\text{IORQ}}$, $\overline{\text{MREQ}}$, $\overline{\text{RD}}$, $\overline{\text{WR}}$ Float Delay		100		80

〈図65〉 可変サイクル・タイミング




り行います。

図65に可変サイクル・タイミングにおける各制御信号 ($\overline{\text{MREQ}}$, $\overline{\text{IORQ}}$, $\overline{\text{RD}}$, $\overline{\text{WR}}$) とクロック, それにアドレス・バスの関係を示します。

この図からわかるように, 可変サイクル・タイミングでは, $\overline{\text{IORQ}}$ は T1 の始めから出力されます。Z80 標準タイミングでは, $\overline{\text{IORQ}}$ は T2 の始めに出力されます。また $\overline{\text{WR}}$ のタイミングも標準タイミングとは異なります。標準タイミングでは, メモリ・ライト・サイクルにおける $\overline{\text{WR}}$ は T2 の中頃に出力されますが, この可変サイクル・タイミングでは常に T1 の中頃に出力されます。

また可変サイクル・タイミングを用いたときには, メモリ・サイクルでは3サイクル, または4サイクル・タイミング, I/O サイクルでは4サイクル・タイミングのときにしか, ウェイト機能が働かないので注意を要します。Z80 DMA はメモリ・サイクルでは T2 に

〈図66〉 可変サイクル・タイミングにおける, ウェイト信号 ($\overline{\text{CE/WAIT}}$) のサンプリング・タイミング



て, I/O サイクルでは T3 において $\overline{\text{CE/WAIT}}$ 信号をサンプリングします(図66)。

パルス発生タイミング

Z80 DMA ではプログラミングにより, 256 バイトのデータが DMA 転送されるごとに, $\overline{\text{INT}}$ ライン上にパルスを発生する機能を持っています。このパルスの幅は 1 DMA 転送サイクル期間です。したがって, Z80 標準タイミングでメモリ → I/O のデータ転送を行っているときには7クロック期間となり, メモリ・サーチを行っているときには3クロック期間となります。

図67にトランスファおよびメモリ・サーチ時のパルス・タイミングを示します(標準タイミング)。


Z80 DMA の使いかた (ハードウェア)

ここでは Z80 DMA をハードウェアとして動作させるために必要なことがらを述べます。

Z80 CPU とのインターフェース

Z80 DMA を使う上で, もっともたいせつなことは


〈図67〉 パルス出力 ($\overline{\text{INT}}$) のタイミング



(a) トランスファ時のパルス出力 (標準タイミング)

(b) メモリ・サーチ時のパルス出力 (標準タイミング)

〈図68〉 Z80 CPU, -DMA, -PIO, およびメモリとのインターフェース



Z80 CPU とのインターフェースであることはいうまでもありません。図68に Z80 CPU と Z80 DMA, それにメモリと Z80 PIO とのインターフェースを示します。

Z80 CPU と Z80 ファミリのペリフェラルとのインターフェースは、Z80 CPU の信号線のほとんどをそのまま接続することにより行われます。このことは Z80 DMA についてもいうことができます。IEI/IEO の接続は、Z80 ファミリー LSI の割り込みデイズ・チェーンの約束ごとにしたがって行われます。この図では割り込み優先順位は、Z80 DMA, Z80 PIO の順になっています。


CPU の出力、 $\overline{\text{BUSAK}}$ は Z80 DMA の $\overline{\text{BAI}}$ に接続され、 $\overline{\text{BAO}}$ は DMA が複数個ある場合、次にバス使用優先順位の高い DMA の $\overline{\text{BAI}}$ に接続されます。

CE/WAIT マルチプレクサ

WR5 のプログラミングにより、Z80 DMA の $\overline{\text{CE/WAIT}}$ ピンは、 $\overline{\text{CE}}$ (チップ・イネーブル) および $\overline{\text{WAIT}}$ 双方の働きをすることが出来ます。この場合、 $\overline{\text{BUSAK}}$ が "H" であるときには (CPU がバス・マスタ)、 $\overline{\text{CE}}$ と


して働き、 $\overline{\text{BUSAK}}$ が "L" であるときには (DMA がバス・マスタ)、 $\overline{\text{WAIT}}$ として働きます。

したがって、 $\overline{\text{CE/WAIT}}$ ピンに $\overline{\text{CE}}$ および $\overline{\text{WAIT}}$ 両方の働きをさせたいときには、 $\overline{\text{CE}}$ および $\overline{\text{WAIT}}$ 信号を、 $\overline{\text{BUSAK}}$ により切り替える (マルチプレクサする) 必要があります。これを行うロジックを $\overline{\text{CE/WAIT}}$ マルチプレクサと呼びます。図69に $\overline{\text{CE/WAIT}}$



(a) ゲートで構成した場合 (LS02 1個でできる)

〈図69〉 $\overline{\text{CE/WAIT}}$ マルチプレクサ



(b) マルチプレクサを用いた場合

マルチプレクサの例を示します。この図にはゲートで構成した場合と、マルチプレクサ (LS157) を用いた場合の両方を示してあります。

パルス抽出回路

WR4のプログラミングにより、256バイトのDMAデータ転送を行うごとに、 $\overline{\text{INT}}$ ライン上にパルスを出させることができます。Z80 DMAはこのパルスを $\overline{\text{BUSAK}}$ が "L" であるときに、 $\overline{\text{INT}}$ ライン上に出力します。また、Z80 DMAは $\overline{\text{BUSAK}}$ が "L" であるときには割り込み要求を出すことはありません。


したがって、こと Z80 DMA に関する限り、 $\overline{\text{BUSAK}}$ と $\overline{\text{INT}}$ を AND 結合することにより、パルスを抽出することができます。

ところが $\overline{\text{INT}}$ ライン上に他の LSI (たとえば PIO) がぶらさがっているような場合には、誤ったパルスを取り出してしまふ可能性があります。というのは Z80 PIO には $\overline{\text{BUSAK}}$ ピンなどありませんので、PIO は $\overline{\text{BUSAK}}$ 状態であろうとなかろうと、おかまいなしに割り込み要求を出してくることだつてありうるからです。


これを避けるには、パルスを抽出したい Z80 DMA の $\overline{\text{INT}}$ ラインを他の LSI の $\overline{\text{INT}}$ と直接的にワイヤード OR するのをやめ、バッファを介して接続することにより、他の LSI の $\overline{\text{INT}}$ を論理的に切り離す必要があります。

図70にパルス抽出回路の例を示します。この例では、 $\overline{\text{INT}}$ を切り離すのに7406のバッファを2段設けています。図71に2個の Z80 DMA を用い、それぞれからパルス

〈図70〉 パルス抽出回路。他の LSI の割り込み要求とパルスを混同しないために、Z80 DMA の $\overline{\text{INT}}$ にバッファを入れる



〈図71〉 2個の Z80 DMA からパルスを抽出する回路



を抽出する場合のロジックを示します。この場合には DMA がバス・マスタであることを保証するために、各 DMA の $\overline{\text{BAI}}$ が "L" で $\overline{\text{BAO}}$ が "H" であることを条件にして、 $\overline{\text{INT}}$ からパルスを取り出しています。

Z80 DMA は自分がバス・マスタになると $\overline{\text{BAO}}$ を "H" にして、バス優先順位の低い DMA がバス・マスタになることを禁止するからです。なお、図70の例ではパルス出力は "L" 有効ですが、図71の場合には "H" 有効です。


ハング・アップ防止回路

Z80 DMA にはリセット入力がありませんので、Z80 DMA が $\overline{\text{BUSREQ}}$ を出しっぱなしの状態になったときには、システムはハング・アップしてしまいます。


このような状態は、Z80 DMA をコンティニュアス・モードで、かつオート・リスタートと設定し、フォース・レディにより DMA 動作を開始することにより、簡単に作ることができます。

この場合には Z80 DMA は永久に $\overline{\text{BUSRQ}}$ を出し続けますので CPU は動くことができません。たとえシステム・リセット・スイッチを押してリセット信号を出したとしても、Z80 DMA にはリセット入力がありませんから、リセット信号などおかまいなしに $\overline{\text{BUSRQ}}$

〈図72〉 ハング・アップ防止回路



〈図73〉 16ビット・データのトランスファを行うロジック



を出し続けます。このような状態を抜け出す方法は、通常はシステムの電源をいったん OFF し、再度 ON する以外にありません。

しかし、図72のような回路を付加することにより、前記のような状態から抜け出すことができます。この回路はバス・リクエスト・フリップフロップがセットされていないときには、Z80 DMA の $\overline{\text{BUSRQ}}$ 信号が CPU に伝わらないようにしています。このフリップフロップは DMA 動作を行いたいときに、プログラムによりセットし、リセット信号によりクリアされます。

したがって、前記のような状態になったときリセット信号さえ出力することにより、このフリップフロップは強制的にクリアされますから、CPU に対する $\overline{\text{BUSRQ}}$ は "H" となります。


$\overline{\text{BUSRQ}}$ が "H" であると、CPU は $\overline{\text{BUSAK}}$ を "H" にします。この $\overline{\text{BUSAK}}$ が "H" になると、Z80 DMA はバス・マスタであることを停止し、バスを CPU に返します。この状態のときには、Z80 DMA はコマンドを受け付けますので、リセット・コマンド (C3₁₆) を出すことにより、Z80 DMA を完全にリセットすることができます。

16ビット・データの転送

一般的にあって、DMA コントローラというのは、アドレスとメモリ、および I/O に対するリード/ライト信号を発生するのが役目ですので、転送するデータの幅(ビット数)には関知しません。しかし、Z80 DMA の場合にはリード・データを内部に一時ラッチした後にライト動作に入ります(リード・サイクルとライト・サイクルが完全に分かれています)。

したがって、Z80 DMA を用いて 8 ビット以上の幅のデータ転送を行うには、外部にデータ・ラッチを必要とします。図73に16ビット・データを転送するための構成を示します。Z80 DMA はリード・サイクルの最後のクロックの立ち下がり時に、データ・バス上の

〈図74〉 同時データ転送ロジックを説明するための、信号名の付けかた



データを内部にラッチし、ライト・サイクル時にこのデータをバス上に乗せます。

図73のラッチ(LS374)はデータの上位8ビット(D₈~D₁₅)を、 $\overline{\text{RD}}$ 信号が "L" であるときの CLK の立ち下がり時にラッチし、 $\overline{\text{RD}}$ 信号がなくなるとそのデータを、バス上に出力します。なお、図73のロジックにより、16ビット・データのトランスファは可能ですが、サーチはできません。

同時データ転送

同時データ転送というのは、Z80 DMA にはメモリ・サーチ、または I/O サーチ動作をやらせておき、外部ロジックにより、メモリと I/O に対する制御信号を発生し、1リード・サイクル中(サーチ)にリードおよびライト動作を行ってしまうテクニックです。もちろん、その目的はデータ転送速度の向上にあります。

図74に同時データ転送のロジックを説明するための信号名の付けかたを示します。同時データ転送では、サーチ・タイミングを利用しますので、Z80 DMA は $\overline{\text{WR}}$ を出力しません。したがって、 $\overline{\text{WR}}$ を考慮の外におくため、図74では $\overline{\text{WR}}$ を破線で示してあります。

図75に同時データ転送における、各信号間の真理値表を示します。この図からわかるように、メモリ・サーチ・タイミングを使おうと、I/O サーチ・タイミングを使おうと、外部ロジックが発生すべき信号に差違はありませんが、データの転送方向にしたがって、メモリと I/O に対する制御信号を変化させる必要があります。

どちらのタイミングを用いた場合でも、Z80 DMA は $\overline{\text{RD}}$ 信号を出力しますので、これを用いて他の信号を発生することができます。

図76に同時データ転送を行うための、メモリと I/O

〈図75〉 同時データ転送における各信号の真理値表


転送方向	Z80DMAが出力する信号		外部ロジックが発生する信号			
	MREQ(DMA)	RD(DMA)	MEMR	MEMW	IOR	IOW
メモリ→I/O	L	L	L	H	H	L
I/O→メモリ	L	L	H	L	L	H

(a) メモリ・サーチ・タイミングを用いたとき

転送方向	Z80DMAが出力する信号		外部ロジックが発生する信号			
	IORQ(DMA)	RD(DMA)	MEMR	MEMW	IOR	IOW
メモリ→I/O	L	L	L	H	H	L
I/O→メモリ	L	L	H	L	L	H

(b) I/Oサーチ・タイミングを用いたとき

〈図76〉 同時データ転送マルチプレクサ



に対するリード/ライト信号を発生するロジックを示します。このロジックはマルチプレクサにより構成され、同時データ転送マルチプレクサ (Simultaneous Transfer Multiplexer) と呼ばれます。このマルチプレクサの出力は BUSAK によりイネーブルされ、転送方向信号にしたがってメモリと I/O に対する制御信号を発生します。


図77に図76のロジックを組み込んだ、同時データ転送用の構成を示します。このロジックでは、データ転送方向は「転送方向フリップフロップ」の出力により

制御されます。この転送方向フリップフロップは、プログラムによりセットまたはリセットされ、セットされると転送方向は I/O → メモリとなり、リセットされるとメモリ → I/O となります。

同時データ転送では、Z80 DMA が出力するアドレスはメモリ・アドレスであると解釈しますので、I/O アドレスという概念はなくなります。したがって、なんらかの方法により、I/O のチップ・セレクト信号を作りますが、この例ではアドレス・デコーダの出力と BUSAK を OR することにより、DMA データ転送時にもチップ・セレクト信号が出るようにしてあります。

メモリおよび I/O には、同時データ転送マルチプレクサの出力のほかに、通常の制御信号 (MREQ, IORQ, RD, WR) も入力されています。メモリおよび I/O は、

〈図77〉 同時データ転送を行うロジック



BUSAKの極性にしたがって制御信号を切り替えることにより、CPUがバス・マスタにあるときにも、DMAがバス・マスタにあるときにも、データ転送を行うことができます。

Z80 DMA のプログラミング

ここでは、Z80 DMA を実際に動作させるプログラム例をいくつか示し、個々のプログラムの内容および派生的なことがらを説明します。

■Z80 DMA のリセット

前述のように Z80 DMA がどのような状態にあっても、これを完全にリセットするにはリセット・コマンド (C3₁₆) を続けて 6 回出す必要があります。Prog ⑤ に Z80 DMA をリセットするルーチンを示します。これ以降に示すプログラムには、すべてこのプログラムと同じルーチンが組み込まれています。

■Z80 DMA のリード・レジスタの読み取り

Z80 DMA にはリード・レジスタが七つ (RR0~RR6) あります。ここではこれらのレジスタの読み取り方法を示します。Z80 DMA には RR0 (ステータス・レジスタ) だけを読む方法と、RR0~RR6 を読む方法とが用意されています。

・RR0 だけを読む場合

- ① リード・ステータス・バイト・コマンド (BF₁₆) を出す
- ② リード命令を出す

・RR0~RR6 を読む場合

- ① リード・マスク・フォローズ・コマンド (BB₁₆) を出す
- ② リード・マスクをライトする
- ③ イニシエイト・リード・シーケンス・コマンド (A7₁₆) を出す
- ④ リード命令をマスクの数だけ出す

Prog ⑥ にリード・レジスタをリードするプログラムを示します。このプログラムには、RR0 だけを読む場合、RR0~RR6 を全部読む場合、それに RR0~RR6 のうちのいくつかを読む場合が示されています。

メモリ → メモリ・データ転送

Z80 CPU には、LDIR というメモリ間のブロック・データ転送用の命令がありますが、Z80 DMA のメモリ → メモリ・データ転送機能を用いると、さらに高速にデータ転送ができます。Prog ⑦ に Z80 DMA を用いて、メモリ → メモリ・データ転送を行うプログラムを示します。

このプログラムは、0000₁₆ 番地から始まる 1024 バイトのメモリ・データを 2400₁₆ 番地から始まるメモリ領域に移します。データ転送が終わると、Z80 DMA のリード・レジスタを読み取り、ついて転送されたデータと元のメモリ・データを比較し、データ転送が正しく行われたか否かをチェックします。

その後プログラムは、デスティネーション・バッファをクリアし、再度 DMA を起動します。アドレスおよびバイト・カウントを変更することなく、再度 DMA を起動するときには、コマンド・チェーンを始めから全部送る必要はなく、ロード・コマンド (CF₁₆)、フォース・レディ (B3₁₆)、ならびにイネーブル DMA コマンド (87₁₆) だけで済みます。

このプログラムでは、ポート A およびポート B に対して可変タイミングを採用しており、両ポートとも 2 サイクルで動くようにしてあります。したがって、1 バイトのデータ転送は 4 クロック期間で行われます。Z80 DMA のイニシャライズに要するクロック数は 397 となっています (200B₁₆ 番地から 2012₁₆ 番地までの命

<Prog ⑤> Z80 DMA をリセットするルーチン

```

;
;          DMA0    RESET Z80 DMA
;
0018      DMA     EQU    18H          ; DMA ADDRESS
;
0000      3E C3          LD      A, 0C3H      ; RESET COMMAND
0002      06 06          LD      B, 6        ; LOOP COUNT
0004      D3 18          LOOP:   OUT     (DMA), A    ; RESET COMMAND TO DMA
0006      10 FC          DJNZ   LOOP        ; OUTPUT SIX TIMES ?
;                                     ; NO, LOOP
;
;          END OF RESET DMA
;
END

```

令の実行に要するクロック数). よって n バイトの転送に要するクロック数は, $397+4n$ となります.

LDIR 命令により n バイトのデータ転送を行うのに要するクロック数は, アドレスおよびカウンタのセットアップを含めると, $30+21n$ となります (最後のデータの転送は16クロックで行われるが, これを無視し

ます).

したがって次の方程式を解くことにより, LDIR 命令を用いるのと, Z80 DMA を用いるのと「どちらがトクかな?」の臨界点が求まります.

$$397+4n = 30+21n$$

$$n = 21.6$$

<Prog 6> リード・レジスタを読むプログラム

```

;
; Z80 DMA READ REGISTER READ
; THIS PROGRAM SHOWS HOW TO RAED THE READ
; REGISTERS OF Z80 DMA.
;
0018      DMA      EQU      18H          ; DMA ADDRESS
;
; READ RRO (STATUS BYTE) ONLY
0000      3E BF      LD      A,0BFH      ; READ STATUS BYTE COMAND
0002      D3 18      OUT     (DMA),A     ; LOAD IT TO DMA
0004      DB 18      IN      A,(DMA)     ; GET STATUS BYTE
;
;
; READ RRO-RR6
0006      3E BB      LD      A,0BBH      ; READ MASK FOLLOWS CMD
0008      D3 18      OUT     (DMA),A     ; LOAD IT TO DMA
000A      3E 7F      LD      A,07FH      ; SET READ MASK
000C      D3 18      OUT     (DMA),A     ; LOAD IT TO DMA
000E      3E A7      LD      A,0A7H      ; INITIATE READ SEQUENCE
0010      D3 18      OUT     (DMA),A     ; LOAD IT TO DMA
0012      06 07      LD      B,7        ; SET COUNT=7
0014      0E 18      LD      C,DMA      ; SET DMA ADDRESS
0016      21 001D    LD      HL,STATUS ; SET BUFFER ADDRESS
0019      ED B2      INIR                     ; READ RRO-RR6
001B      18 07      JR      NEXT        ;
;
; BUFFER
; STATUS:
001D      00          DB      0          ; STATUS BYTE
001E      00          DB      0          ; BYTE COUNTER (LOWER)
001F      00          DB      0          ; BYTE COUNTER (UPPER)
0020      00          DB      0          ; PORT A ADDRESS (LOWER)
0021      00          DB      0          ; PORT A ADDRESS (UPPER)
0022      00          DB      0          ; PORT B ADDRESS (LOWER)
0023      00          DB      0          ; PORT B ADDRESS (UPPER)
;
;
; NEXT:
0024      3E BB      LD      A,0BBH      ; READ MASK FOLLOWS
0026      D3 18      OUT     (DMA),A     ; LOAD IT TO DMA
0028      3E 19      LD      A,19H      ; SET READ MASK
002A      D3 18      OUT     (DMA),A     ; LOAD IT TO DMA
002C      3E A7      LD      A,0A7H      ; INITIATE READ SEQUENCE
002E      D3 18      OUT     (DMA),A     ; LOAD IT TO DMA
0030      06 03      LD      B,3        ; SET COUNT
0032      0E 18      LD      C,DMA      ; SET DMA ADDRESS
0034      21 003B    LD      HL,STAT   ; SET BUFFER ADDRESS
0037      ED B2      INIR                     ; READ RRO,RR3,RR4
0039      18 FE      JR      $          ;
;
; BUFFER
; STAT:
003B      00          DB      0          ; STATUS BYTE
003C      00          DB      0          ; PORT A ADDRESS (LOWER)
003D      00          DB      0          ; PORT A ADDRESS (UPPER)
;
;
END

```

これから、22バイト以上のデータ転送を行うときには、Z80 DMA を用いたほうが速くなることがわかります (図13参照—207ページ)。

Prog ⑦ では Z80 DMA をバースト・モードに設定してありますが、コンティニュアス・モードに設定しても動作は同じです。ただし、バイト・モードと設定すると、1バイトのデータを転送し終わったときに、フォース・レディ状態が解除されてしまいますので、このままでは動きません。

LDIR 命令がメモリ・クリヤに使われるのと同じように、Z80 DMA のメモリ → メモリ・データ転送を利用して、メモリ・クリヤを行うこともできます。

Prog ⑦ では、1回のブロック転送が終わるごとに DMA のリード・レジスタを読み取ります。図78に DMA データ転送が終了したときの、リード・レジスタの値

を示します。図39 (228ページ) と見比べてみてください。

メモリ・サーチ

Prog ⑧ に Z80 DMA によるメモリ・サーチのプログラムを示します。このプログラムは、キャラクタ・ストリング (SRCE) 中の文字、"?" を探し出します。メモリ・サーチが終了したときの、リード・レジスタの値は図79のようになります。

理由はわかりませんが、ステータス・バイトのビット 0 (DMA 動作が行われた) が "1" になりません。またバイト・カウンタの値も図40とは異なります。

Prog ⑧ のマッチ・バイトを FF16 に変えてみた場合の、DMA 動作終了時のリード・レジスタの値を図80に示します。この場合にはマッチは検出されず、エン

<Prog ⑦> メモリ → メモリ・データ転送

```

;
; DMA1      Z80 DMA MEMORY TO MEMORY TEST
; THIS PROGRAM TRANSFERS 1024 BYTES OF DATA
; ADDRESSED AT 0000H TO DEST. BUFFER (2400H) AND
; VERIFYS TRANSFERED DATA FOR VALIDTY.
;
0018      DMA      EQU      18H          ;DMA ADDRESS
;
0000      SRCE     EQU      0000H      ;SOURCE ADDRESS
2400      DEST     EQU      2400H      ;DESTINATION ADDRESS
03FF      LENGTH  EQU      1024-1     ;TRANSFER LENGTH (1024)
;
0000      ASEG
2000      31 20AC  BEGIN: LD      SP,STACK ;SET STACK POINTER
;
2003      3E C3    LD      A,0C3H      ;LOAD RESET COMMAND
2005      06 06    LD      B,6        ;LOAD LOOP COUNT
2007      D3 18    LOOP:  OUT     (DMA),A  ;RESET COMMAND TO DMA
2009      10 FC    DJNZ   LOOP        ;OUTPUT SIX TIMES ?
;
; NO, LOOP
;
200B      21 2052  LD      HL,DMACC   ;LOAD DMA COMMAND ADRS
200E      06 12    LD      B,DMACL-DMACC ;LOAD COMMAND LENGTH
2010      0E 18    BEGINO: LD     C,DMA    ;LOAD DMA ADDRESS
2012      ED B3    OTIR                    ;LOAD COMMAND TO DMA
;
;
; NOW READ DMA STAUTS
2014      3E BB    LD      A,0BBH      ;READ BYTE FOLLOWS
2016      D3 18    OUT     (DMA),A      ;
2018      3E 7F    LD      A,7FH      ;SET ALL INFORMATIONS
201A      D3 18    OUT     (DMA),A      ;
201C      3E A7    LD      A,0A7H     ;INITIATE READ SEQUENCE
201E      D3 18    OUT     (DMA),A     ;LOAD IT TO DMA
2020      06 07    LD      B,7        ;SET LENGTH
2022      0E 18    LD      C,DMA      ;LOAD DMA ADDRESS
2024      21 2064  LD      HL,STATUS  ;LOAD STAYUS BUF ADRS
2027      ED B2    INIR                    ;READ STATUS FROM DMA
;
; NOW CHECK DATA TRANSFERED
2029      11 0000  LD      DE,SRCE   ;LOAD SOURCE ADDRESS
202C      21 2400  LD      HL,DEST   ;LOAD DESTINATION ADRS
202F      01 0400  LD      BC,LENGTH+1 ;LOAD BLOCK LENGTH

```

(次ページへつづく)

```

2032 1A CHECK: LD A, (DE) ;LOAD SOURCE DATA
2033 BE CP (HL) ;DATA MATCH ?
2034 20 1B JR NZ, ERROR ;NO, ERROR
2036 13 INC DE ;BUMP SOURCE POINTER
2037 23 INC HL ;BUMP DESTINATION PTR
2038 0B DEC BC ;COUNT DOWN LENGTH
2039 7B LD A, B ;CHECKED ALL ?
203A B1 OR C ;
203B 20 F5 JR NZ, CHECK ;NO, CHECK
; CLEAR DESTINATION BUFFER
203D 21 2400 LD HL, DEST ;LOAD DESTINATION ADRS
2040 11 2401 LD DE, DEST+1 ;
2043 01 03FF LD BC, LENGTH ;LENGTH TO CLEAR
2046 36 FF LD (HL), OFFH ;FILL WITH FF'S
2048 ED B0 LDIR ;DO FILLING
; NOW RELOAD ADDRESS AND FORCE READY
204A 21 2061 LD HL, DMACCO ;LOAD COMMAND ADDRESS
204D 06 03 LD B, DMACL-DMACCO ;LOAD COMMAND LENGTH
204F 18 BF JR BEGINO ;TRY AGAIN !!!
;
2051 76 ERROR: HALT ;DATA ERROR STOP
;
; DMA COMMAND CHAIN
2052 C3 DMACC: DB 0C3H ;WR6 RESET COMMAND
2057 7D DB 7DH ;WR0 TRANSFER
; PORT A --> PORT B
; PORT A ADRS FOLLOWS
; PORT A LENGTH FOLLOWS
2054 0000 DW SRCE ; PORT A ADDRESS
2056 03FF DW LENGTH ; PORT A LENGTH
2058 54 DB 54H ;WR1 PORT A ADRS INCREMENTS
; PORT A IS MEMORY
; TIMING BYTE FOLLOWS
2059 02 DB 02H ; TIMING BYTE
; TWO CYCLE EARLY END
205A 50 DB 50H ;WR2 PORT B ADRS INCREMENTS
; PORT B IS MEMORY
; TIMING BYTE FOLLOWS
205B 02 DB 02H ; TIMING BYTE
; TWO CYCLE EARLY END
205C 80 DB 80H ;WR3 INTERRUPT DISABLE
205D CD DB OCDH ;WR4 BURST MODE
; PORT B ADRS FOLLOWS
205E 2400 DW DEST ; PORT B ADDRESS
2060 8A DB 8AH ;WR5 STOP ON END OF BLOCK
; CE/ ONLY
; READY ACTIVE HIGH
2061 CF DMACCO: DB 0CFH ;WR6 LOAD COUNT & ADDRESS
2062 B3 DB 0B3H ;WR6 FORCE READY
2063 87 DB 87H ;WR6 ENABLE DMA
2064 DMACL EQU $ ;
;
; DMA STATUS WILL BE AS FOLLOWS
; RR0 0DFH END OF BLOCK, DMA OCCURRED
; RR1 OFFH BYTE COUNTER (LOW)
; RR2 03H BYTE COUNTER (HIGH)
; RR3 00H PORT A ADDRESS (LOW)
; RR4 04H PORT A ADDRESS (HIGH)
; RR5 OFFH PORT B ADDRESS (LOW)
; RR6 27H PORT B ADDRESS (HIGH)
;
2064 STATUS: DS 8 ;STATUS BUFFER
;
206C DS 64 ;STACK AREA
20AC STACK EQU $ ;
;
END

```

レジスタ	レジスタの内容	値 (16進数)	説明
RR0	ステータス・レジスタ	DF	・エンド・オブ・ブロック ・レディ・ラインは無効極性 ・DMA動作が行われた
RR1, RR2	バイト・カウンタ	03FF	N
RR3, RR4	ポートAアドレス・カウンタ	0400	As + (N+1)
RR5, RR6	ポートBアドレス・カウンタ	27FF	As' + N

〈図78〉

Prog ⑦ の DMA データ転送終了時の
リード・レジスタの値

$$\left(\begin{array}{l} As=0000_{16} \\ As'=2400_{16} \\ N=03FF_{16} \end{array} \right)$$

レジスタ	レジスタの内容	値 (16進数)	説明
RR0	ステータス・バイト	AE	・マッチ検出 ・レディ・ラインは無効レベル ・DMA動作は行われなかった(?)
RR1, RR2	バイト・カウンタ	000C	M+1(?)
RR3, RR4	ポートAアドレス・カウンタ	204A	As + (M+1)

〈図79〉

Prog ⑧ の動作終了時 (マッチ検出)
のリード・レジスタの値

$$\left(\begin{array}{l} M(\text{マッチ・バイトのバイト番号}) \\ \qquad \qquad \qquad = 11_{10} \\ As=203E_{16} \end{array} \right)$$

ド・オブ・ブロックにより、DMA動作は終了します。
このときにも、ステータス・バイトのビット0は“1”
にならず、バイト・カウンタの値も図39とは1だけ差
があります。

Z80 CPU には、CPIR というメモリ・サーチ用の
命令があります。この命令では、nバイト目にマッチ
が検出されたとする、必要なクロック数はレジスタ
のセットアップを含めて、 $27+21n$ となります。

Prog ③ のように Z80 DMA を用いてメモリ・サー
チを行った場合には、Z80 DMA のイニシャライズ部
分を含めると、必要なクロック数は $355+2n$ とな
ります。

メモリ間データ転送と同じように両者の臨界点を求
めますと、

$$\begin{aligned} 27+21n &= 355+2n \\ n &= 17.3 \end{aligned}$$

となり、18バイトを越えると、Z80 DMA を用いた
ほうがだんぜん速くなります (図12参照—206ページ)。
ただし、Prog ③ では可変サイクルを用い、メモリ・
サイクルを2サイクルと設定しています。

なお申し遅れましたが、一番最後のデータでマッチ
が検出されたときには、ステータス・バイトにはエン
ド・オブ・ブロックとマッチの両方がセット (“0”)
されます。

メモリ → I/O データ転送

図81にメモリから I/O (Z80 PIO) へ、DMA データ
転送するための構成を示します。PIO はポート A をモ

ード0 (出力モード) に設定し、ARDY を Z80 DMA
の RDY に接続します。Z80 DMA の RDY ラインの
有効極性は “L” とします。PIO はモード0にプログ
ラミングされると、ARDY は “L” になりますので、
DMA に対する RDY は有効極性になります。

Z80 DMA はイネーブルされると、メモリから I/O
(PIO ポート A) へデータを転送します。データを受
け取ると、PIO ポート A は ARDY を “H” にします。

ARDY が “H” になると、外部装置は PA₀~PA₇ 上
のデータを取り込み、ASTB を入力します。これによ
り再度 ARDY は “L” になります。ARDY が “L”
になると、Z80 DMA は次のデータをメモリから読み
取り、これを PIO に送ります。

以上の過程を行うプログラムを、Prog ④ に示しま
す。このプログラムはエンド・オブ・ブロック時に割
り込みがかけられ、割り込みルーチン (I02) はステ
ータス・バイトをイニシャライズした後、再度ロード・
コマンドによりアドレス・カウンタにアドレスをロー
ドし、DMA をイネーブルします。

I/O → メモリ・データ転送

図82に I/O (PIO ポート B) からメモリへ、DMA デ
ータ転送するための構成を示します。PIO のポート B
はモード1 (入力) に設定されます。PIO の BRDY を
Z80 DMA の RDY に接続します。PIO のポート B は
モード1に設定されると、BRDY を “H” にします (パ
ッファ・エンプティ)。したがって、Z80 DMA の RDY
ラインの有効極性は “L” とします。

<Prog 8> メモリ・サーチ

```

;
; DMA2 Z80 DMA MEMORY SEARCH TEST
;
0018 DMA EQU 18H ;DMA ADDRESS
;
0000 ASEG
ORG 2000H
2000 31 20A3 BEGIN: LD SP,STACK ;SET STACK POINTER
; RESET DMA
2003 3E C3 LD A,0C3H ;LOAD RESET COMMAND
2005 06 06 LD B,6 ;SET COUNT
2007 D3 18 LOOP: OUT (DMA),A ;RESET COMMAND TO DMA
2009 10 FC DJNZ LOOP ;LOADED SIX TIMES ?
; NO, LOOP
200B 21 2026 LD HL,DMACC ;LOAD DMA COMMAND ADRS
200E 06 10 LD B,DMACL-DMACC ;LOAD COMMAND LENGTH
2010 0E 18 LD C,DMA ;LOAD DMA ADDRESS
2012 ED B3 OTIR ;LOAD COMMAND TO DMA
;
; NOW READ DMA STATUS
2014 3E BB LD A,0BBH ;READ BYTE FOLLOWS
2016 D3 18 OUT (DMA),A ;
2018 3E 7F LD A,7FH ;SET ALL INFORMATIONS
201A D3 18 OUT (DMA),A ;
201C 06 07 LD B,7 ;SET LENGTH=7
201E 0E 18 LD C,DMA ;SET DMA ADDRESS
2020 21 2036 LD HL,STATUS ;LOAD STATUS BUF ADDRESS
2023 ED B2 INIR ;READ DMA STATUSES
2025 76 HALT ;
;
; DMA COMMAND CHAIN
;
2026 C3 DMACC: DB 0C3H ;WR6 RESET DMA
2027 7E DB 7EH ;WR0 SEARCH ONLY
; PORT A --> PORT B
; PORT A ADRS FOLLOWS
; PORT A LENGTH FOLLOWS
; PORT A ADRS
2028 203E DW SRCE ;
202A 0024 DW SRCEL-SRCE-1 ; LENGTH
202C 54 DB 54H ;WR1 PORT A ADRS INCREMENTS
; PORT A IS MEMORY
; TIMING BYTE FOLLOWS
202D 02 DB 02H ; TIMING BYTE
; TWO CYCLE EARLY END
202E 9C DB 9CH ;WR3 INTERRUPT DISABLE
; MASK & MATCH BYTE FOLLOW
; STOP ON MATCH
202F 00 DB 00H ; MASK BYTE (NO MASK)
2030 3F DB '?' ; MATCH BYTE
2031 C1 DB 0C1H ;WR4 BURST MODE
2032 8A DB 8AH ;WR5 STOP ON END OF BLOCK
; CE/ ONLY
; READY ACRIVE HIGH
2033 CF DB 0CFH ;WR6 LOAD ADRS & COUNT
2034 B3 DB 0B3H ;WR6 FORCE READY
2035 87 DB 87H ;WR6 ENABLE DMA
2036 DMACL EQU $ ;
;
2036 STATUS: DS 8 ;STATUS BUFFER
;
; DATA STRING FOR SEARCH
;
203E 30 31 32 33 SRCE: DB '0123' ;
2042 34 35 36 37 DB '4567' ;
2046 38 39 DB '89' ;
2048 3F DB '?' ;MATCH BYTE
2049 41 42 43 44 DB 'ABCD' ;
204D 45 46 47 48 DB 'EFGH' ;

```



```

2051 49 4A 4B 4C DB 'IJKL' ;
2055 4D 4E 4F 50 DB 'MNOP' ;
2059 51 52 53 54 DB 'QRST' ;
205D 55 56 57 58 DB 'UVWX' ;
2061 59 5A DB 'YZ' ;
2063 SRCEL EQU $ ;
;
2063 DS 64 ;STACK AREA
20A3 STACK EQU $ ;
;
END


```

レジスタ	レジスタの内容	値 (16進数)	説明
RR0	ステータス・レジスタ	9E	・エンド・オブ・ブロック ・レディ・ラインは無効極性 ・DMA動作は行われなかった
RR1, RR2	バイト・カウンタ	0025	N+1(?)
RR3, RR4	ポートAアドレス・カウンタ	2063	As+(N+1)

〈図80〉


Prog ⑧ の DMA 動作がエンド・オブ・ブロックで終了したときの、リード・レジスタの値

$$\begin{pmatrix} N=24_{16} \\ As=203E_{16} \end{pmatrix}$$



〈図81〉

Prog ⑨ が動作する構成
メモリ → I/O (PIO ポート A)



〈図82〉

Prog ⑩ が動作する構成. I/O (PIO ポート B) → メモリ

外部装置が PB₀~PB₇ 上にデータに乗せ、 \overline{BSTB} を印加すると、その立ち上がりで ARDY は "L" になります。これにより、Z80 DMA は PIO のポート B からデータを読み取り、これをメモリに書き込みます。データが読み取られると、PIO の BRDY は再び "H" になります。

Prog ⑩ に以上の過程を行うプログラムを示します。このプログラムはエンド・オブ・ブロックにより、割り込みがかけられ、割り込みルーチンではステータス・バイトをイニシャライズした後、ロード・コマンドおよびイネーブル DMA コマンドにより、再度 DMA をイネーブルします。

二つの Z80 DMA による PIO のループ・バック

図83に2個の Z80 DMA と PIO のループ・バック・テストを行う構成を示します。

各 Z80 DMA には、DMA1 および DMA2 という名前を付けます。このテストでは、まず DMA1 によりメモリから PIO のポート A にデータを転送します。ポート A (PA₀~PA₇) 上に現われたデータは、ループ・バック (Loop Back) され、PIO のポート B (PB₀~PB₇) にラッチされます。DMA2 はこのポート B にラッチされたデータをメモリに移します。

DMA1 の転送モードはバイト・モードで、データの

転送方向はメモリ → I/O とします。DMA2 の転送モードもやはりバイト・モードで、転送方向は I/O → メモリとします。PIO のポート A はモード 0 (出力モード) と設定し、ポート B はモード 1 (入力モード) と設定します。PIO のポート A の ARDY は DMA1 の RDY に接続され、ポート B の BRDY は DMA2 の RDY に接続されます。

PIO はモード 0 に設定されると、RDY は "L" とな

り、データがポートにライトされると "H" になりますので、ARDY が接続された DMA1 の RDY ラインの有効極性は "L" とします。

また、PIO はモード 1 に設定されると、RDY は "H" になり、ポートがデータをラッチすると、"L" になります。したがって、BRDY が接続された DMA2 の RDY ラインの有効極性もやはり "L" とします。

この構成ではまず DMA1 がメモリからのデータを

<Prog ①> メモリ → I/O

```

;
;
; DMA4 MEMORY TO IO DMA DATA TRANSFER
; THIS PROGRAM TRANSFERS MEMORY DATA TO PIO
; VIA Z80 DMA. DMA READS DATA FROM MEMORY AND
; WRITES IT INTO PIO PORT A.
;
;
0014      PIOAD EQU 14H      ;PIO CHANNEL A DATA
0015      PIOAC EQU 15H      ;PIO CHANNEL A CONTROL
;
0018      DMA EQU 18H      ;DMA ADDRESS
;
0000      SRCE EQU 0        ;SOURCE MEMORY ADDRESS
0100      LENGTH EQU 256    ;TRANSFER LENGTH
;
;
0000      ASEG
          ORG 2000H
2000      F3      BEGIN:  DI      ;DISABLE INTERRUPT
2001      31 2138 LD      SP,STACK ;SET STACK POINTER
2004      3E 20   LD      A,20H   ;SET IR
2006      ED 47   LD      I,A     ;
2008      ED 5E   IM      2     ;SET MODE 2 INTERRUPT
;
; PIO CHANNEL A INITIALIZATION
200A      3E 0F   LD      A,0FH   ;SET MODE 0 (OUTPUT)
200C      D3 15   OUT     (PIOAC),A ;
200E      3E 07   LD      A,07H   ;DISABLE INTERRUPT
2010      D3 15   OUT     (PIOAC),A ;
;
; RESET DMA
2012      3E C3   LD      A,0C3H  ;LOAD RESET COMMAND
2014      06 06   LD      B,6     ;SET COUNT
2016      D3 18   LOOP:  OUT     (DMA),A ;RESET COMMAND TO DMA
2018      10 FC   DJNZ   LOOP    ;LOADED SIX TIMES ?
;
; DMA INITIALIZATION
201A      06 12   LD      B,DMACL-DMACC ;LOAD COMMAND LENGTH
201C      0E 18   LD      C,DMA   ;LOAD DMA ADDRESS
201E      21 2039 LD      HL,DMACC ;LOAD COMMAND ADDRESS
2021      ED B3   OTIR      ;COMMAND TO DMA
2023      FB     EI      ;ENABLE INTERRUPT
2024      18 FE   JR      $     ;LOOP ETERNALLY
;
;
; INT ON READY INTERRUPT
2026      76     I00:  HALT     ;SPURIOUS INTERRUPT
;
;
; MATCH INTERRUPT
2027      76     I01:  HALT     ;SPURIOUS INTERRUPT
;
;
; END OF BLOCK INTERRUPT
2028      3E 8B   I02:  LD      A,8BH   ;RE-INITIALIZE STATUS
202A      D3 18   OUT     (DMA),A ;LOAD COMMAND TO DMA
202C      06 04   LD      B,DMACL-DMACCO ;LOAD COMMAND LENGTH
202E      0E 18   LD      C,DMA   ;LOAD DMA ADDRESS
2030      21 2047 LD      HL,DMACCO ;LOAD COMMAND ADDRESS

```

PIO のポート A にライトします。これにより ARDY が“H”になり、ワンショットをトリガします。このワンショットの出力はポート B の $\overline{\text{BSTB}}$ に接続されており、その立ち上がり時点にポート A 上のデータ (PA₀~PA₇) のポート B にラッチさせます。

ポート B はデータをラッチすると BRDY を“L”にします。この BRDY が“L”になると、DMA2 の RDY ラインが有効極性になり、DMA2 は PIO のポート B

からデータを読み取り、それをメモリに書き込みます。

PIO のポート B のデータが読み取られると、BRDY は再度“H”になりますが、これによりポート A の $\overline{\text{ASTB}}$ が立ち上がることになり、ポート A の ARDY は“L”になります。これにより、DMA1 の RDY ラインが有効極性となり、DMA1 は次のデータをメモリから PIO ポート A に転送します。図84にこの二つの DMA による、ループ・バック・テストのタイミングを示します。

DMA データ転送

```

2033 ED B3 OTIR ;LOAD COMMAND TO DMA
2035 FB EI ;RE-ENABLE INTERRUPT
2036 ED 4D RETI ;
;
; MATCH, END OF BLOCK INTERRUPT
2038 76 I03: HALT ;SPURIOUS INTERRUPT
;
; DMA COMMAND CHAIN
; PORT A IS ASSIGNED TO PIO CHANNEL A
; PORT B IS ASSIGNED TO MEMORY
2039 C3 DMACC: DB 0C3H ;WR6 RESET COMMAND
203A 6D DB 6DH ;WR0 TRANSFER
; PORT A --> PORT B (TEMP)
; ADDRESS FOLLOWS (LOWER)
; LENGTH FOLLOWS
203B 14 DB PIOAD ; PORT A DESTINATION
203C 00FF DW LENGTH-1 ; BLOCK LENGTH
203E 2C DB 2CH ;WR1 PORT A IS I/O
; ADDRESS FIXED
; NO TIMING BYTE FOLLOWS
203F 10 DB 10H ;WR2 PORT B IS MEMORY
; ADDRESS INCREMENTS
; NO TIMING BYTE FOLLOWS
2040 A0 DB 0A0H ;WR3 ENABLE INTERRUPT
2041 9D DB 9DH ;WR4 PORT A ADRS FOLLOWS
; INT CTL BYTE FOLLOWS
; BYTE MODE TRANSFER
2042 0000 DW SRCE ; SOURCE ADDRESS
2044 32 DB 32H ; INTERRUPT CONTROL BYTE
; INT AT END OF BLOCK
; STATUS AFFECTS VECTOR
; VECTOR FOLLOWS
2045 F0 DB DAINTV-BEGIN ; INTERRUPT VECTOR
2046 82 DB 82H ;WR5 READY ACTIVE LOW
; CE/ ONLY
; STOP AT END OF BLOCK
2047 CF DMACC0: DB 0CFH ;WR6 LOAD ADDRESS TO PORT A
2048 01 DB 01H ;WR0 PORT B --> PORT A
2049 CF DB 0CFH ;WR6 LOAD ADDRESS TO PORT B
204A 87 DB 87H ;WR6 ENABLE DMA
204B DMACL EQU $
;
; ORG BEGIN+0F0H
; DMA INTERRUPT VECTOR
20F0 2026 DAINTV: DW I00 ; INT ON READY
20F2 2027 DW I01 ; MATCH
20F4 2028 DW I02 ; END OF BLOCK
20F6 2038 DW I03 ; MATCH, END OF BLOCK
;
20F8 DS 64 ; STACK AREA
2138 STACK EQU $
;
END

```

Prog ⑩に以上の過程を行うプログラムを示します。このプログラムにおける DMA1 および DMA2 に対するプログラムは、それぞれ Prog ⑨ および Prog ⑪ におけるそれと同じです。

このプログラムでは 256 バイトのデータを転送し終わると、DMA1 のエンド・オブ・ブロック割り込みが発生します。この割り込みルーチンでは、ステータス・バイトをイニシャライズして RETI します。DMA2 が最後のデータを転送し終わると、DMA2 のエンド・オブ・ブロック割り込みが発生します。

このルーチンでは PIO のポート A に送ったデータ (SRCE) とポート B からループ・バックしてきたデータが等しいかどうかをチェックした後に、データを 1 バイトだけシフトし、再度両 DMA をイネーブルします。

以上で Z80 DMA の解説を終ります。本項ではまず、DMA とは何か? というタイトルで DMA の意味と必要性を説き、つぎに Z80 DMA の機能とプログラミング方法を説明し、最後にいくつかのプログラム例を示しました。以上の解説で Z80 DMA をすべて説明しきっているとは思いませんが、通常の応用では本項で述べた事柄を知っていれば十分であり、また Z80 DMA を使うにはこれくらいの知識は最低限必要なものです。

Z80 DMA は Z80 SIO と同様に、使えば使うほど、わからない点、不明な点が出てくる LSI です。自分が意図したとおりに動かない場合、それが Z80 DMA のスペックであるのか制限事項であるのか判断に苦しみます。このような場合には、想像力をたくましくして、あてもない、こうでもないカット・アンド・トライを繰り返すのが現実です。

<Prog ⑩> I/O → メモリ・データ転送

```

;
; DMA5 I/O TO MEMORY DMA DATA TRANSFER
; THIS PROGRAM READS DATA FROM PIO PORT B
; AND WRITE THIS DATA INTO MEMORY VIA DMA.
;
0016  PIOBD EQU 16H ;PIO CHANNEL B DATA
0017  PIOBC EQU 17H ;PIO CHANNEL B CONTROL
;
0018  DMA EQU 18H ;DMA ADDRESS
;
2400  DEST EQU 2400H ;DESTINATION BUFFER
0100  LENGTH EQU 256 ;BLOCK LENGTH
0000  ASEG
;
2000  F3 BEGIN: DI ;DISABLE INTERRUPT
2001  31 2138 LD SP,STACK ;SET STACK POINTER
2004  3E 20 LD A,20H ;SET IR
2006  ED 47 LD I,A ;
2008  ED 5E IM 2 ;SET MODE 2
;
200A  3E 4F LD A,4FH ;MODE 1 (INPUT)
200C  D3 17 OUT (PIOBC),A ;
200E  3E 07 LD A,07H ;DISABLE INTERRUPT
2010  D3 17 OUT (PIOBC),A ;
;
2012  06 06 LD B,6 ;SET COUNT
2014  3E C3 LD A,0C3H ;SET RESET COMMAND
2016  D3 18 LOOP: OUT (DMA),A ;LOAD RESET COMMAND
2018  10 FC DJNZ LOOP ;LOADED SIX TIMES ?
; ;NO,LOOP
;
201A  06 12 LD B,DMACL-DMACC ;LOAD COMMAND LENGTH
201C  0E 18 LD C,DMA ;LOAD DMA ADDRESS
201E  21 203A LD HL,DMACC ;LOAD COMMAND ADDRESS
2021  ED B3 OTIR ;LOAD COMMAND TO DMA
2023  FB EI ;ENABLE INTERRUPT
2024  18 FE JR $ ;LOOP ETERNALLY


```

```


;
; INT ON READY
2026 76 I00: HALT ; SPURIOUS INTERRUPT
;
; MATCH INTERRUPT
2027 76 I01: HALT ; SPURIOUS INTERRUPT
;
; END OF BLOCK INTERRUPT
2028 3E 8B I02: LD A,8BH ; RE-INITIALIZE STATUS
202A 32 0018 LD (DMA),A ; LOAD IT TO DMA
202D 06 04 LD B,DMACL-DMACCO ; LOAD COMMAND LENGTH
202F 0E 18 LD C,DMA ; LOAD DMA ADDRESS
2031 21 2048 LD HL,DMACCO ; LOAD COMMAND ADDRESS
2034 ED B3 OTIR ; LOAD COMMAND TO DMA
2036 FB EI ; RE-ENABLE INTERRUPT
2037 ED 4D RETI ;
;
; MATCH,END OF BLOCK INTERRUPT
2039 76 I03: HALT ; SPURIOUS INTERRUPT
;
; DMA COMMAND CHAIN
; PORT B IS ASSIGNED TO MEMORY
; PORT A IS ASSIGNED TO PIO CHANNEL B
203A C3 DMACC: DB 0C3H ; WR6 RESET COMMAND
203B 7D DB 7DH ; WR0 PORT A --> PORT B (TEMP)
; PORT A ADRS FOLLOWS
; LENGTH FOLLOWS
203C 2400 DW DEST ; DESTINATION ADDRESS
203E 00FF DW LENGTH-1 ; BLOCK LENGTH
2040 14 DB 14H ; WR1 PORT A IS MEMORY
; ADDRESS INCREMENTS
; NO TIMING BYTE FOLLOWS
2041 28 DB 28H ; WR2 PORT B IS I/O
; ADDRESS FIXED
; NO TIMING BYTE FOLLOWS
2042 A0 DB 0A0H ; WR3 ENABLE INTERRUPT
2043 95 DB 95H ; WR4 PORT B ADRS FOLLOWS
; INT CTL BYTE FOLLOWS
; BYTE MODE TRANSFER
2044 16 DB PIOBD ; PORT B ADDRESS
2045 32 DB 32H ; INT CTL BYTE
; INT AT END OF BLOCK
; STATUS AFFECTS VECTOR
; VECTOR FOLLOWS
2046 F0 DB DBINTV-BEGIN ; VECTOR
2047 82 DB 82H ; WR5 READY ACTIVE LOW
; CE/ ONLY
2048 CF DMACCO: DB 0CFH ; WR6 LOAD ADDRESS TO PORT A
2049 01 DB 01H ; WR0 PORT B --> PORT A
204A CF DB 0CFH ; WR6 LOAD ADDRESS TO PORT B
204B 87 DB 87H ; WR6 ENABLE DMA
204C DMACL EQU $
;
;
; ORG BEGIN+0F0H
20F0 2026 DBINTV: DW I00 ; INT ON READY
20F2 2027 DW I01 ; MATCH INTERRUPT
20F4 2028 DW I02 ; END OF BLOCK INT
20F6 2039 DW I03 ; MATCH,END OF BLOCK
;
;
20F8 DS 64 ; STACK AREA
2138 STACK EQU $
;
;
END

```

〈図83〉
2個のDMAによる
PIOのループ・バッ
ク



〈図84〉
図83の構成が動作す
るタイミング



こうした事柄についても言及するとよかったです
が、メーカーの種類、バージョン等についてすべての
テストを行わずに、安易な判断を下すようなことはで
きませんので、今回は断念しました。

Z80 DMAのような複雑なLSIを使う場合には、直
接アプリケーションに取り組まず、まず簡単な評価用
ハードウェアを作って、動作を確認してみる必要があ
ります。それにより不明な点をできるだけなくしてか
ら、本物のアプリケーションに適用していくのが賢明
な方法です。

本項で示したプログラム例は、本書の執筆に当たっ
て製作したシングル・ボード・コンピュータ上で実際
に動作させ、目標どおり動くことを確認したプログラ
ムです。

筆者が始めてZ80 DMAを使ったのは5年程前のこ
とですが、当時はアプリケーション・マニュアルもなく、
もちろん雑誌の記事等もありませんでした。したがって、
闇夜でカラスを探すようなことをしながら、Z80 DMA
を動かした記憶があります。本項がZ80 DMAを使おう
としている読者のための一助となれば幸いです。

<Prog 1> 二つのDMAによるPIOループ・バック

```

;
; DMA3 Z80 DMA'S AND Z80 PIO LOOP BACK TEST
;
; DMA1 READS DATA FROM MEMORY AND WRITES IT TO PIO
; CHANNEL A. THIS DATA IS TRANSFERED TO PIO
; CHANNEL B BY ARDY VIA ONE SHOT.
; DMA2 READS THE DATA FROM PIO CHANNEL B AND
; WRITES IT INTO MEMORY.
;
0014 PIOAD EQU 14H ;PIO CHANNEL A DATA
0015 PIOAC EQU 15H ;PIO CHANNEL A CONTROL
0016 PIOBD EQU 16H ;PIO CHANNEL B DATA
0017 PIOBC EQU 17H ;PIO CHANNEL B CONTROL
;
0018 DMA1 EQU 18H ;DMA1 ADDRESS
0010 DMA2 EQU 10H ;DMA2 ADDRESS
;
2200 SRCE EQU 2200H ;SOURCE ADDRESS
2300 DEST EQU 2300H ;DESTINATION ADDRESS
00FF LENGTH EQU 256-1 ;TRANSFER LENGTH (256)
;
;
0000 ASEG
;
2000 F3 BEGIN: DI ;DISABLE INTERRUPT
2001 31 2140 LD SP,STACK ;SET STACK POINTER
2004 3E 20 LD A,20H ;SET IR
2006 ED 47 LD I,A ;
2008 ED 5E IM 2 ;MODE 2 INTERRUPT
;
; SOURCE DATA INITIALIZATION
200A 01 0000 LD BC,0 ;SET DATA AND COUNT
200D 21 2200 LD HL,SRCE ;LOAD SRCE ADDRESS
2010 71 BEGINO: LD (HL),C ;SET DATA INTO SOURCE
2011 23 INC HL ;BUMP SOURCE POINTER
2012 0C INC C ;UPDATE DATA
2013 10 FB DJNZ BEGINO ;FILLED 256 BYTES ?
; ; NO, BEGINO
;
; PIO CHANNEL A INITIALIZATION
2015 3E 0F LD A,0FH ;SET MODE 0 (OUTPUT)
2017 D3 15 OUT (PIOAC),A ;
2019 3E 07 LD A,07H ;DISABLE INTERRUPT
201B D3 15 OUT (PIOAC),A ;
;
; PIO CHANNEL B INITIALIZATION
201D 3E 4F LD A,4FH ;SET MODE 1 (INPUT)
201F D3 17 OUT (PIOBC),A ;
2021 3E 07 LD A,07H ;DISABLE INTERRUPT
2023 D3 17 OUT (PIOBC),A ;
;
; RESET DMA1
2025 3E C3 LD A,0C3H ;LOAD RESET COMMAND
2027 06 06 LD B,6 ;SET COUNT
2029 D3 18 LOOP: OUT (DMA1),A ;RESET COMMAND TO DMA1
202B 10 FC DJNZ LOOP ;LOADED SIX TIMES ?
; ; NO, LOOP
;
; DMA1 INITIALIZATION
202D 06 11 LD B,DMA1CL-DMA1CC ;DMA1 COMMAND LENGTH
202F 0E 18 LD C,DMA1 ;LOAD DMA1 ADDRESS
2031 21 20A6 LD HL,DMA1CC ;DMA1 COMMAND ADDRESS
2034 ED B3 OTIR ;LOAD COMMAND TO DMA1
;

```

```

; RESET DMA2
2036 3E C3 LD A,0C3H ;LOAD RESET COMMAND
2038 06 06 LD B,6 ;SET COUNT
203A D3 10 LOOP0: OUT (DMA2),A ;RESET COMMAND TO DMA2
203C 10 FC DJNZ LOOP0 ;LOADED SIX TIMES
; ;NO,LOOP0
;
; DMA2 INITIALIZATION
; NOTE THAT HL POINTS DMA2CC NOW.
203E 06 11 LD B,DMA2CL-DMA2CC ;DMA2 COMMAND LENGTH
2040 0E 10 LD C,DMA2 ;LOAD DMA2 ADDRESS
2042 ED B3 OTIR ;LOAD COMMAND TO DMA2
;
; NOW ENABLE DMA'S
2044 3E 87 LD A,87H ;ENABLE DMA
2046 D3 18 OUT (DMA1),A ;ENABLE DMA1
2048 D3 10 OUT (DMA2),A ;ENABLE DMA2
204A 06 00 LD B,0 ;CLEAR DMA1 INT FLAG
; B=DMA1 INTERRUPT OCCURRED FLAG
204C FB EI ;ENABLE INTERRUPT
204D 18 FE JR $ ;LOOP ETERNALLY
;
;
; DMA1 INT ON RDY INTERRUPT
204F 76 I100: HALT ;SPURIOUS INTERRUPT
;
; DMA1 MATCH INTERRUPT
2050 76 I101: HALT ;SPURIOUS INTERRUPT
;
; DMA1 END OF BLOCK INTERRUPT
2051 06 01 I110: LD B,1 ;SET DMA1 INT OCCURRED
2053 3E 8B LD A,8BH ;CLEAR END OF BLOCK INT
2055 D3 18 OUT (DMA1),A ;
2057 FB EI ;ENABLE INTERRUPT
2058 ED 4D RETI ;
;
; DMA1 MATCH/END OF BLOCK INTERRUPT
205A 76 I111: HALT ;SPURIOUS INTERRUPT
;
;
; DMA2 INT ON RDY INTERRUPT
205B 76 I200: HALT ;SPURIOUS INTERRUPT
;
; DMA2 MATCH INTERRUPT
205C 76 I201: HALT ;SPURIOUS INTERRUPT
;
; DMA2 END OF BLOCK INTERRUPT
205D 3E 8B I210: LD A,8BH ;CLEAR END OF BLOCK INT
205F D3 10 OUT (DMA2),A ;
2061 78 LD A,B ;DMA1 INT OCCURRED ?
2062 B7 OR A ;
2063 20 01 JR NZ,I210A ;YES,I210A
2065 76 HALT ;ERROR STOP
;
; NOW VERIFY LOOP BACKED DATA
2066 11 2200 I210A: LD DE,SRCE ;LOAD SOURCE ADDRESS
2069 21 2300 LD HL,DEST ;LOAD DESTINATION ADRS
206C 06 00 LD B,0 ;SET COUNTER (256)
206E 1A I210B: LD A,(DE) ;LOAD SOURCE DATA
206F BE CP (HL) ;DATA MATCH ?
2070 28 01 JR Z,I201C ;YES,I210C
2072 76 HALT ;DATA ERROR STOP
2073 13 I201C: INC DE ;BUMP SOURCE POINTER
2074 23 INC HL ;BUMP DESTINATION PTR
2075 10 F7 DJNZ I210B ;CHECKED ALL ?
;NO,I210B

```



```

;
;
2077 3A 2200 ROTATE SOURCE DATA
207A 11 2200 LD A, (SRCE) ; SAVE TOP OF DATA
207D 21 2201 LD DE, SRCE ; LOAD SOURCE ADDRESS
2080 01 00FF LD HL, SRCE+1 ; LOAD "FROM" ADDRESS
2083 ED B0 LD BC, LENGTH ; LOAD LENGTH TO MOVE
2085 12 LDIR ; ROTATE DATA TO LEFT
; ; PUT TOP OF DATA INTO
; ; TAIL
;
;
2086 06 04 RELOAD COUNT AND ADDRESS TO CYCLE TEST
2088 0E 18 LD B, RELDML-RELDMA ; LOAD COMMAND LENGTH
208A 21 20A1 LD C, DMA1 ; LOAD DMA1 ADDRESS
208D ED B3 LD HL, RELDMA ; LOAD COMMAND ADDRESS
208F 06 04 OTIR ; LOAD COMMAND TO DMA1
2091 0E 10 LD B, RELDML-RELDMA ; LOAD COMMAND LENGTH
2093 21 20A1 LD C, DMA2 ; LOAD DMA2 ADDRESS
2096 ED B3 LD HL, RELDMA ; LOAD COMMAND ADDRESS
; ; OTIR ; LOAD COMMAND TO DMA2
; ; NOTE THAT INTERRUPT FLAG (REG. B) IS CLEARED.
2098 3E 87 LD A, 87H ; RE-ENABLE DMA
209A D3 18 OUT (DMA1), A ; RE-ENABLE DMA1
209C D3 10 OUT (DMA2), A ; RE-ENABLE DMA2
209E FB EI ; ENABLE INTERRUPT
209F ED 4D RETI ;
;
;
20A1 05 RELDMA: DB 05H ; WR0 PORT A --> PORT B (TEMP)
20A2 CF DB 0CFH ; WR6 LOAD COUNT & ADRS TO A
20A3 01 DB 01H ; WR0 PORT B --> PORT A
20A4 CF DB 0CFH ; WR6 LOAD COUNT & ADRS TO B
20A5 RELDML EQU $ ;
;
;
20A5 76 I211: DMA2 MATCH, END OF BLOCK INTERRUPT
; ; HALT ; SPURIOUS INTERRUPT
;
;
;
20A6 C3 DMA1CC: DB 0C3H ; WR6 RESET DMA1
20A7 6D DB 6DH ; WR0 TRANSFER
; ; PORT A --> PORT B (TEMP)
; ; ADDRESS FOLLOWS (LOWER)
; ; LENGTH FOLLOWS
20A8 14 DB PIOAD ; PORT A DESTINATION
20A9 00FF DW LENGTH ; PORT A LENGTH
20AB 2C DB 2CH ; WR1 PORT A IS I/O
; ; ADDRESS FIXED
; ; NO TIMING BYTE FOLLOWS
20AC 10 DB 10H ; WR2 PORT B IS MEMORY
; ; ADDRESS INCREMENTS
; ; NO TIMING BYTE FOLLOWS
20AD A0 DB 0A0H ; WR3 ENABLE INTERRUPT
20AE 9D DB 9DH ; WR4 PORT A ADRS FOLLOWS
; ; INTERRUPT CONTROL BYTE
; ; FOLLOWS
; ; BYTE MODE TRANSFER
20AF 2200 DW SRCE ; PORT B ADDRESS
20B1 32 DB 32H ; INTERRUPT CONTROL BYTE
; ; INT AT END OF BLOCK
; ; STATUS AFFECTS VECTOR
; ; VECTOR FOLLOWS
20B2 F0 DB DAINTV-BEGIN ; INTERRUPT VECTOR
20B3 82 DB 82H ; WR5 READY AVTIVE LOW
; ; CE/ ONLY
; ; STOP AT END OF BLOCK

```

```

20B4    CF          DB      0CFH    ;WR6    LOAD COUNT & ADRS TO A
20B5    01          DB      01H     ;WR0    PORT B --> PORT A
20B6    CF          DB      0CFH    ;WR6    LOAD COUNT & ADRS TO B
20B7                                EQU      $          ;
;
;
;          DMA2 COMMAND CHAIN
;          PORT A IS ASSIGNED TO MEMORY
;          PORT B IS ASSIGNED TO PIO CHANNEL B
20B7    C3          DMA2CC: DB      0C3H    ;WR6    RESET DMA2
20B8    7D          DB      7DH     ;WR0    PORT A --> PORT B (TEMP)
;          PORT A ADRS FOLLOWS
;          LENGTH FOLLOWS
20B9    2300        DW      DEST     ;        DESTINATION ADDRESS
20BB    00FF        DW      LENGTH   ;        LENGTH
20BD    14          DB      14H     ;WR1    PORT A IS MEMORY
;          ADDRESS INCREMENTS
20BE    28          DB      28H     ;WR2    PORT B IS I/O
;          ADDRESS FIXED
;          NO TIMING BYTE FOLLOWS
20BF    A0          DB      0A0H    ;WR3    ENABLE INTERUPT
20C0    95          DB      95H     ;WR4    PORT B ADRS FOLLOWS
;          INTERRUPT CONTROL BYTE
;          FOLLOWS
;          BYTE MODE TRANSFER
20C1    16          DB      PIOBD    ;        PORT B ADDRESS
20C2    32          DB      32H     ;        INTERRUPT CONTROL BYTE
;          INT AT END OF BLOCK
;          STATUS AFFECTS VECTOR
;          VECTOR FOLLOWS
20C3    FB          DB      DBINTV-BEGIN ;        INTERRUPT VECTOR
20C4    82          DB      82H     ;WR5    READY ACTIVE LOW
;          CE/ ONLY
20C5    CF          DB      0CFH    ;WR6    LOAD COUNT & ADRS TO A
20C6    01          DB      01H     ;WR0    PORT B --> PORT A
20C7    CF          DB      0CFH    ;WR6    LOAD COUNT & ADRS TO B
20C8                                EQU      $          ;
;
;
;          ORG      BEGIN+0F0H
;          DMA1 INTERRUPT VECTOR
20F0    204F        DAINTV: DW      I100    ;DMA1 INT ON RDY
20F2    2050        DW      I101    ;DMA1 MATCH
20F4    2051        DW      I110    ;DMA1 END OF BLOCK
20F6    205A        DW      I111    ;DMA1 MATCH, END OF BLK
;
;          DMA2 INTERRUPT VECTOR
20F8    205B        DBINTV: DW      I200    ;DMA2 INT ON RDY
20FA    205C        DW      I201    ;DMA2 MATCH
20FC    205D        DW      I210    ;DMA2 END OF BLOCK
20FE    20A5        DW      I211    ;DMA2 MATCH, END OF BLK
;
;
2100    DS          DS      64      ;STACK AREA
2140    STACK      EQU      $          ;
;
          END

```

3.4 Z80 SIO 編

▶ Z80 Serial I/O ◀

Z80 SIO (Serial Input/Output) は Z80 ファミリのコミュニケーション・コントローラであり、非同期通信、同期通信はもとより、SDLC の制御までも可能な、マルチ・プロトコル・コミュニケーション・コントローラです。

本稿ではこの Z80 SIO の機能、インターフェース、プログラミングについて詳細に説明をしますが、その説明の前段階として「シリアル・コミュニケーションのあらまし」と称して、Z80 SIO が取り扱うことのできる三つの通信方式について説明をすることから始めます。

シリアル・コミュニケーションのあらまし

データをある地点から他の地点に伝送する（コミュニケーション）方法として、もっとも単純かつ明解な方法はパラレル (Parallel—並列) 伝送方式です。図 1 にパラレル伝送方式の概念図を示します。図 1 の例では 8 ビットのデータを A 地点から B 地点に伝送するのにデータ・ラインが 8 本要ることになります。

A 地点と B 地点間の距離が、それほど長くないときには、8 本のデータ・ラインを A、B 両地点間にしいたとしても、電線のコストはがまんできる範囲内にありますが、距離が長い場合にはばく大なものになり、



電線の本数を少なくするために別の方法を探り入れる必要があります。その方法がシリアル (Serial—直列) 伝送方式です。

図 2 にシリアル伝送方式の概念図を示します。この方式では 8 ビットのデータを A 地点から B 地点に伝送するのに 1 本のデータ・ラインですみます。

A 地点では 8 ビットのデータをスキャナにより、一定時間間隔で 1 ビットずつ走査し、データ・ビットの状態 (1 か 0) をデータ・ライン上に乗せます。B 地点のスキャナは A 地点のスキャナと同一時間間隔で、データ・ライン上の状態をサンプリングし、順次その状態を受信レジスタにセットします。


このようにシリアル伝送方式では、送信側でデータ

〈図 1〉 パラレル伝送方式の概念。8 ビットのデータを伝送するのに 8 本のデータ・ライン + α 本が必要



〈図 2〉 シリアル伝送方式の概念図

〈図3〉
非同期通信方式の
データ・フォーマット



を並列 → 直列変換をし、受信側ではデータ・ライン上の状態を直列 → 並列変換してデータを復元します。

以上のお話からわかるように、パラレル伝送方式ではデータを空間分割して伝送しており、シリアル伝送方式では、データを時分割して伝送しているということが出来ます。

シリアル伝送方式には、データ・ラインが1本ですむという大きなメリットがありますが、時分割方式であるため、単位時間あたりに伝送できるデータ量はパラレル伝送方式に比べて、データのビット数分の1になります。つまり図2の例のように8ビット・データを伝送する場合には、8分の1ということになります。また送信側で直列 → 並列変換をし、受信側で並列 → 直列変換をしなければならないので、必然的に回路構成は複雑になります。

とはいえ、現在華やかなオンライン・リアルタイム・システムやTSS等はすべてこのシリアル・コミュニケーションで行われており、今後ますます発展していくであろうことは、誰れしもが認めるところです。

また、このような大規模な応用だけではなく、最近ではパソコンやターミナルのキーボードやプリンタのインターフェースとして、このシリアル伝送が用いられる風潮があります。シリアル伝送を用いれば、キーボードやプリンタとパソコンやターミナルを結ぶケーブルの太さを極端に細くすることができ、かつケーブルのコストも低減できるからです。

以上でシリアル・コミュニケーションの概念をおわかりいただけたことと思いますが、送信側と受信側の同期を図るため、シリアル伝送の方式はもう少し複雑です。送信側と受信側の同期を図るための方法として、非同期通信方式と同期通信方式があります。同期をとるための方法としての非同期通信方式というのは、言語上あきらかな矛盾がありますので、調歩同期式という用語もありますが、一般的には非同期通信方式と呼んでいますので、本稿でもそれで通すことにします。

非同期通信方式 (Asynchronous Communication)

非同期通信方式では、データの一単位（たとえば8ビット）の始めと終わりを示すために、スタート・ビットおよびストップ・ビットという概念が用いられます。図3に非同期通信方式におけるデータ・フォーマットを示します。

この方式では、データ・ライン上にデータが存在していないときには、データ・ラインの状態はマーク状態（“1”）となっており、一単位のデータが始まる前には必ず、1ビット・タイム（1ビットを伝送するのに要する時間）期間、データ・ラインの状態はスペース状態（“0”）になります。


この1ビット・タイムのスペース状態のことをスタート・ビットと呼びます。

このスタート・ビットの後にデータ・ビット（図3では8ビット）が続きます。データ・ビットの後にはストップ・ビットという、1～2ビット・タイムのマーク状態が続きます。図3ではストップ・ビットが1ビット・タイムの場合を示してあります。

したがって一単位のデータは、スタート・ビット、データ・ビット、それにストップ・ビットから構成されます。

この方式では8ビット・データを1ストップ・ビット・タイムで伝送するのに要する時間は10ビット・タイムです。したがって、データ・ライン上を流れる信号の2割は、データの内容とはまったく関係のないものであり、データ・ラインの使用効率が高いとはいえません。

ただし、データ・ライン上の信号により、送信側と受信側の同期をはかりますので、同期用の信号線が不要であるというメリットがあります。この方式は、スタート・ビットとストップ・ビットにより、データ・ラインの同期をはかりますので、スタート/ストップ方式と呼ばれることもあります。



〈図4〉
同期通信方式のデータ
・フォーマット

同期通信方式 (Synchronous Communication)

同期通信方式は、非同期通信方式におけるデータ・ラインの使用効率の低さをカバーするために考え出された方式です。図4に同期通信方式における、データ・フォーマットを示します。

この方式では、送信側またはモデムから受信クロックを受信側に送し、受信側ではこのクロックに同期して、データ・ラインの状態をサンプリングします。

とはいえ、この方式においてもデータ・ライン上を直列に流れてくる信号中に、データの開始時点を示すものがなくてはなりません。同期通信方式ではデータ・ブロックの開始を示すために、シンク・キャラクタ (Synch. Character) が用いられます。送信側では、データ・ブロックの先頭に1個以上のシンク・キャラクタを挿入して、データを送信します。

受信側では受信クロックに同期して、データ・ラインの状態をサンプリングし、1個以上のシンク・キャラクタを検出すると、データ・ブロックの開始であると認識し、ブロック・データの受信を行います。

通常は同期確立のため、1または2個のシンク・キャラクタが用いられますが、1個の場合をシングル・シンク・モード、2個の場合をダブル・シンク・モードと呼びます。

1または2個のシンク・キャラクタを検出した受信側は、それ以降のデータ・ラインの状態をデータ・ブロックの内容であると思ひこみますが、データ・ブロック中に検出されたシンク・キャラクタはアイドル・シンク (Idle Sync) ・キャラクタとして無視します。

このようにデータ・ブロック中にシンク・キャラクタが検出されるような状態は、送信側がデータ・ブロックの開始時に3個以上のシンク・キャラクタを挿入する場合や、送信側の都合で連続的にデータを送信で

きなかった場合に生じます。

同期通信方式では、データを送出すべき時間に、送信データの用意ができなかったような場合には、送信側はアイドル・シンク・キャラクタをデータ・ライン上に乗せます。

非同期通信方式では、送信側に送るべきデータがないときには、データ・ラインの状態をマーク状態にしておけばすみませんが、この同期通信方式では1ブロックのデータを送信し終わるまで、データ・ライン上の同期を維持させておく必要があります。

この方式ではデータ・ブロックの終了を特殊キャラクタ (Special Character) により行います。この特殊キャラクタとしては通常 ETX または ETB が用いられます。この ETX の後には伝送されたブロック・データの正当性を保証するために、CRC (Cyclic Redundancy Check Character) または BCC (Block Check Character) が続き、データ・ブロックは終了します。


同期通信方式では、データ・ラインの同期に用いられるのはシンク・キャラクタだけですので、データ・ブロックが長い場合にはデータ・ライン上を流れる信号のほとんど100%がデータであり、データ・ラインの使用効率は非常に高いといえることができます。

SDLC 方式 (Synchronous Data Link Control)

この SDLC 方式も同期通信方式ですが、データ・ブロック (フレームと呼ぶ) がフラグと呼ばれる特殊キャラクタにより挟まれており、フレーム中にはどのようなビット・パターンが含まれていてもかまいません。図5に SDLC 方式におけるフレーム・フォーマットを示します。

フレームの開始を示すフラグのことを、オープニング・フラグ (Opening Flag) と呼び、フレームの終了を示すフラグのことを、クローキング・フラグ (Clos-

〈図5〉
SDLCのフォーマット



ing Flag) と呼びます。これらのフラグのビット・パターンは "01111110" (7E₁₆) です。

オープニング・フラグの後には、8ビットのアドレス・フィールド (従局アドレス)、コントロール・フィールドが続き、その後インフォメーション・フィールド (Iフィールド)、および CRC フィールドが続きます。

SDLCではフラグ間に挟まれているフィールドのデータ・パターンがフラグのビット・パターンと決して一致しないようなくふうがなされています。このくふうのことを、ゼロ・インサージョン (Zero Insertion) およびゼロ・デリージョン (Zero Deletion) と呼びます。

SDLC の送信側では、アドレス・フィールドから CRC フィールドまでのデータの中に、連続した5個の "1" を検出すると、自動的にゼロを一つ挿入します。したがって、ビット・パターン "01111110" は "011111010" に変換されて送信されます。この過程をゼロ・インサージョンといいます。

これに対して受信側では、連続した5個の "1" を検出すると、その次の "0" を無視し、データ中には含めません。この過程をゼロ・デリージョンと呼びます。したがって、SDLCでは任意のビット・パターン

を含むフレームを任意の長さで送信することができます。図6にゼロ・インサージョンおよびゼロ・デリージョンの例を示します。

受信の開始は受信側がオープニング・フラグを検出することにより開始されます。受信側はオープニング・フラグを検出すると、次のデータをアドレス・フィールドであると解釈し、アドレス・フィールドの内容が自分のステーション・アドレスと一致するか否かをチェックします。

一致した場合には、それ以降のデータをデータ・フィールドと解釈し、受信したデータを内部に取り込みます。1フレームの受信は、オープニング・フラグと同じビット・パターンのクロージング・フラグを検出することにより終了します。


アドレス・フィールドはそのフレームを送信すべきステーションのアドレス (従局アドレス) を示しますが、このフィールドの内容が FF₁₆ である場合には、ブロードキャスト・アドレス (Broadcast Address) となり、当該フレームがすべてのステーションに対するものであることを示します。

また 00₁₆ の値を持つアドレスはノー・ステーション・アドレス (No Station Address) としてリザーブされており、このアドレスを持ったフレームに対しては、どのステーションも応答してはいけなくなっています。

また SDLC にはアボート (Abort) という機能があり、送信側が何らかの理由でフレームの送信を途中で打ち切ることができます。この場合送信側は最低7個の連続した "1" をゼロ・インサージョンせずに送信します。これを受信すると受信側はフレームが途中でアボートされたものと解釈し、その時点で受信していたフレームをキャンセルします。

前述の同期通信方式ではデータ・ブロック内に種々の特殊キャラクタを用いて伝送制御を行いますので、伝送制御とは関係ないようなユーザ・データ中に存在してはいけなくなようなコードがいくつかありますが、この SDLC ではデータ・フィールド中のコントロール・フィールドにより伝送制御が行われますので、インフォメーション・フィールドには任意のビット・

〈図6〉 ゼロ・インサージョン/ゼロ・デリージョン



パターンを含ませることができます。

このような意味で、SDLCのことをビット・オリエンテッド・プロトコル (BOP) と呼び、これに対してふつうの同期通信方式のことをキャラクタ・オリエンテッド・プロトコル (COP) と呼びます。

Z80 SIO (Serial I/O)

Z80 SIO の機能

Z80 SIO は前項で述べた三つの通信方式を制御できるコミュニケーション・コントローラです。発売当時は値段が高過ぎて、とても素人に買えるようなシロモノでもなかったし、SIOのマニュアルを見ても何となく複雑で、ちょっとやそつとでは動かせる自信もありませんでしたので、すぐ8251Aのほうへ手が伸びてしまいました。

現在では Z80 SIO も非常に安くなり、手軽に使えるようになりました。この SIO は使えば使うほど、すばらしさがわかってき、よくこれほど複雑なものを考え出すことができたものだ、と感心せざるを得ません。

さて前置きはこれまでにして、ここでは Z80 SIO が持っている機能を列挙し、必要に応じて説明を加えることにします。なお、これ以降、とくに必要な場合を除いて、Z80 SIO のことを単に SIO と呼ぶことにします。

■互いに独立な全2重チャンネルを2個持っている

SIO はチャンネル A およびチャンネル B という名の全2重チャンネルを持っており、それぞれは独立に動作することができます。各チャンネルは全2重で動作しますので、トランスミッタとレシーバも独立かつ同時に動きます。

■データ転送速度

- ・ Z80 SIO (2.5MHz) — 0 ~ 550kBPS
- ・ Z80A SIO (4MHz) — 0 ~ 880kBPS

SIO はスペックにより、SIO に入力されるシステム・クロックの周波数は、シリアル・データのボーレートの4.5倍以上と決まっています。したがって、次の割り算を行うことにより、SIO の最高ボーレートを求めることができます。

$$2.5\text{MHz} \div 4.5 = 555.55 \text{ [kBPS (Z80 SIO)]}$$

$$4.0\text{MHz} \div 4.5 = 888.88 \text{ [kBPS (Z80A SIO)]}$$

■受信バッファは4重化されており、送信バッファは

2重化されている

受信バッファおよび送信バッファは双方とも FIFO (First In First Out) 形式です。受信バッファが長いということは、CPU の都合により、SIO から受信データを読み取るのが遅れたとしても、レシーバ・オーバーランになる機会を最小にとどめるために有効です。

■非同期通信における機能

- ・ キャラクタ長 — 5, 6, 7, 8 ビット
- ・ ストップ・ビット — 1, 1½, 2 ビット
- ・ パリティ・ビット — 奇偶パリティ付加が可能
- ・ 送受信クロックの倍率 — ×1, ×16, ×32, ×64
- ・ ブレーク発生および検出機能
- ・ パリティ・エラー、オーバーラン・エラー、フレーミング・エラーの検出機能

■同期通信方式の機能

- ・ 内部同期、および外部同期が可能
- ・ シンク・キャラクタ・レジスタを2個持っている
- ・ シンク・キャラクタの挿入を自動的にできる
- ・ CRC 発生およびチェック機能を持っている

内部同期、外部同期ということばについてですが、ブロック・データの受信時に、シンク・キャラクタの検出を SIO 内部でやることを内部同期、SIO の外でやることを外部同期と呼びます。

■SDLC 方式の機能

- ・ アボート・シーケンスの発生および検出ができる
- ・ ゼロ・インサクション、およびゼロ・デリーション機能を持っている
- ・ メッセージ・フレーム間に、自動的にフラグを挿入できる
- ・ アドレス・フィールドの認識機能
- ・ I フィールドの最後の端数ビット (Residue) の処理ができる
- ・ CRC 発生およびチェック機能を持っている


■両チャンネルに対してモデムなどの外部装置を制御するための制御線が設けられている

SIO には4本の外部装置制御用のライン、 $\overline{\text{RTS}}$ (A/B)、 $\overline{\text{DTR}}$ (A/B)、 $\overline{\text{CTS}}$ (A/B)、 $\overline{\text{DCD}}$ (A/B) があり、前の二つは出力であり、後の二つは入力です。 $\overline{\text{CTS}}$ (A/B) および $\overline{\text{DCD}}$ (A/B) の状態変化を割り込みにより監視することができます。

■CRC チェック機能として、CRC-16 (同期通信用)、および CRC-CCITT (SDLC 用) の双方が設けられている

〈図7〉

Z80 SIO の構成



■ディジー・チェーン方式の優先ベクトル割り込み制御ロジックを内蔵している

Z80 SIO の構成

図7にSIOの構成を示します。この図からわかるように、SIOはCPUバス・インターフェース、内部制御ロジック、割り込み制御ロジック、リード/ライト・レジスタ(チャンネルA、チャンネルB)、それにA、B両チャンネルならびに各チャンネルに対する外部制御ロジックからなります。

CPUバス・インターフェースは、CPUとSIO間のコントロール情報(コマンドやステータス)やデータのやりとりを制御します。内部制御ロジックはその名のとおりに、SIO内部の制御を行います。SIO内部のロジックを見たことがありませんので、これ以上のことはわかりません。

割り込み制御ロジックは、ご存知のZ80ファミリのディジー・チェーン式、優先ベクトル割り込み方式をサポートします。各チャンネルごとにあるリード/ライト・レジスタは、各チャンネルの動作を制御するコントロール・レジスタです。

ライト・レジスタはCPUから書き込まれるコマンドを保持し、リード・レジスタにはSIOのステータスがセットされます。ライト・レジスタは8個(WR0~WR7)、リード・レジスタは3個(RR0~RR2)あります。

チャンネルAおよびチャンネルBは、互いに独立に動作できる全2重シリアル・インターフェースです。外部制御ロジックも、チャンネルA、チャンネルBに対して専用に設けられており、SIOとインターフェースする外部装置、たとえばモデムなどの制御、およびステータスの監視を行います。

図8に各チャンネルの構成を示します。この構成は一

般的なシリアル・インターフェースの構成と同じですが、SIOはCRCジェネレータおよびチェッカを内蔵しており、かつSDLC制御のために、ゼロ・インサージョンを行うゼロ・インサータおよびゼロ・デリージョンを行う、ビット・ストリッパが設けられています。

レシーバの動作

レシーバはFIFO形式の三つのバッファ・レジスタと8ビット・シフトレジスタを持っています。このためCPUは、高速データ転送のブロック開始時の割り込みサービスに時間の余裕を得ることができます。また、レシーバはデータに対してだけでなく、パリティ・エラーやフレーミング・エラーなどの個々のデータに付随したステータスをキューイングするために、もう1本のFIFO(受信エラーFIFO)を持っています。


入力データ(RxDA/B)は動作モードおよびキャラクタ長に応じて、いくつかのルートの中の一つを通ります。非同期式モードの場合には、キャラクタ長が7または8ビットであるときには、入力データは3ビット・バッファに入り、キャラクタ長が5または6ビットの場合には、3ビット・バッファをバイパスし、8ビットの受信シフトレジスタに入ります。

同期式モードの場合には、その時点の受信状態により、入力データの経路は異なります。同期式モードの受信動作はハント(Hunt)・フェーズ(段階)から始まります。このフェーズでは、レシーバは入力データ・ストリーム(データの流れ)をサーチし、ライト・レジスタにプログラムされたシンク・キャラクタ(SDLCの場合にはオープニング・フラグ)と一致するのを待ちます。

SIOがシングル・シンク・モードにプログラミングされているときには、WR7にストアされたシンク・キ

〈図8〉

Z80 SIO のチャンネル構成。チャ
ネル A, B は同一構成である



キャラクタと一致するのを待ち、ダブル・シンク・モードにプログラミングされているときには、あい続く二つのキャラクタが WR6 および WR7 にストアされている、シンク・キャラクタと一致するのを待ちます。

シンク・キャラクタとの一致が検出されると、データ・ラインの同期が確立され、以降の入力データはシンク・レジスタをバイパスし、3ビット・バッファに入ります。

SDLC モードの場合には、入力データは受信シンク・レジスタを通過し、このレジスタは常に受信データ・ストリームを監視しており、ゼロ・デリージョンの必要があるか否かを見えています。

受信データ・ストリーム中に連続した5個の“1”を検出すると、このレジスタは注意を次のビットに集中します。そして次のビットが“0”である場合にはこれを削除し(ゼロ・デリージョン)、“1”である場合にはさらに次のビットに注意を払います。

次のビットが“0”である場合には、フラグ(“01111110”)が受信されたものと解釈し、“1”である場合にはアボート・シーケンス(7個以上の連続した“1”)が受信されたものと解釈します。

必要に応じてゼロ・デリージョンされたデータは3

ビット・バッファに入り、その後受信シフトレジスタに転送されます。同期式モードの場合と同様に SDLC モードの場合も、ハント・フェーズから受信動作が開始され、受信シフトレジスタの内容が WR7 の内容と一致することがチェックされますが、いったんフラグが認識されるとデータはキャラクタ長とは関係なく同じ経路をたどります。


SDLC モードおよび同期式モードでは、同一の CRC チェッカが用いられますが、各モードにおけるデータ経路は異なります。Bisync プロトコルでは、ある特定のキャラクタを CRC 計算に含めるか否かを CPU が判断する必要があります。

この判断に要する時間をかせぐために、SIO は同期式モードのデータに対して8ビット・タイムのディレイを設けています。SDLC モードでは SIO 自体にこの判断の機能があるため、ディレイの必要はありません。

トランスミッタの動作

トランスミッタは8ビット送信データ・レジスタ、および20ビット・シフトレジスタを持っています。送信データ・レジスタは内部データ・バスからデータが

〈図9〉 Z80 SIO/0~2のピン配列 (ピン②⑤~②⑨が異なる)



ロードされ、20ビット・シフトレジスタには WR6、WR7 および送信データ・レジスタからデータがロードされます。

WR6 は同期式モードではシンク・キャラクタを保持し、SDLC モードではステーション・アドレスを保持します。WR7 はダブル・シンク・モードにおける、第2のシンク・キャラクタまたは SDLC におけるフラグを保持します。

同期式モードでは、WR6 および WR7 の内容はデータ・ブロックの開始時、およびデータ・ブロックの途中でトランスミッタ・アンダーラン状態（送信すべき時間に、データの用意ができなかった場合）が生じたときに、アイドル・シンク・キャラクタとして送信シフトレジスタにロードされます。SDLC モードでは、フレームの送信開始時に、フラグ (WR7) が送信シフトレジスタにロードされます。

非同期式モードの場合には、送信シフトレジスタの内容にスタート・ビットおよびストップ・ビットが付加され、送信データ・マルチプレクサに向けてシフト・アウトされます。同期式モードのデータは送信データ・マルチプレクサおよび CRC ジェネレータに向けてシフト・アウトされます。

SDLC モードのデータはゼロ・インサータを通じてシフト・アウトされます。このゼロ・インサータはフラグ、およびアポート・シーケンスが送信される時には、ディスエーブルされます。CRC ジェネレータの出力もやはりゼロ・インサータを経由します。

Z80 SIO のピン機能

SIO は40ピン DIP に実装されています。図9に SIO のピン配置を示します。SIO はピン・リミットの関係から3種類のボンディング・オプションを持っていま

す。

ボンディング・オプションは文字“SIO”に続くスラッシュ (/) と番号 (0~2) により示されます。ボンディング・オプションにより、ピン配置が異なるのは、ピン②⑤~②⑨であり、チャンネルB関係の信号です。

チャンネルAとチャンネルBはまったく同じ機能を持ちますので、本来ならばチャンネルBに関しても、 \overline{RxCB} 、 \overline{TxCB} 、 \overline{SYNCB} 、ならびに \overline{DTRB} 信号をピン上に出さなければならないのですが、ピン数が足りないため、これら4本のうちの1本を切り捨てる必要があったのです。

図10に各ボンディング・オプション間の関係を示します。SIO/0 では \overline{TxCB} と \overline{RxCB} を1本のピンにボンディングして、 \overline{RxTxCB} としています。つまりチャンネルBの受信クロックと送信クロックを共通信号としたものです。

SIO/1 では \overline{DTRB} がピン上に出ておらず、SIO/2 では \overline{SYNCB} が姿を消しています。したがってユーザは設計時に自分のシステムとうまく適合する、ボンディング・オプションの SIO を選択する必要があります。

次に SIO の各ピンの機能を説明します。図11に各ピンの機能をまとめます。


■D₀~D₇: システム・データ・バス (双方向性)

SIO はこのシステム・データ・バスを通じて、CPU とデータ、コマンドならびにステータスのやりとりをします。

■B/A: チャンネル・セレクト (入力)

この信号により、SIO のチャンネルを選択します。この信号が“L”であるとチャンネルAが選択され、“H”であるとチャンネルBが選択されます。通常は CPU の

〈図10〉 Z80 SIOのボンディング・オプション



アドレス・バスのビット0 (A₀)またはビット1 (A₁)が接続されます。

■C/D: コマンド/データ (入力)

この信号はSIOに対するリード/ライト操作の対象がコマンド・レジスタ (ライト・レジスタ, またはリード・レジスタ) であるのか, データ・レジスタ (送信データ・レジスタ, または受信データ・レジスタ) であるのかを指定します。

この信号が“L”であるとデータ・レジスタとなり, “H”であるとコマンド・レジスタとなります。そして通常はこの信号にはCPUのアドレス・バスのビット0 (A₀) またはビット1 (A₁) を接続します。

アクセスするSIO内部のレジスタは, この信号と前述のC/Dにより決定されます。B/A=A₁, C/D=A₀とした場合のZ80内部のレジスタのアドレッシングを図12に示します。

■CE: チップ・イネーブル (入力, “L” で有効)

この信号を“L”にすると当該SIOがセレクトされます。この信号には当該SIOに対するアドレス・デコーダの出力が接続され, SIOの内部レジスタに対してリード/ライト操作を行うときには, “L”にする必要があります。

■φ: システム・クロック (入力)

SIOに対するシステム・クロック入力であり, Z80 CPUのシステム・クロックをそのまま用いることができます。このクロックの周波数の最大値は, Z80 SIOでは2.5MHz, Z80A SIOでは4MHzです。またこのクロックの周波数はシリアル・データのボーレートの4.5倍以上である必要があります。

〈図12〉 SIO 内部レジスタのアドレッシング。B/A=A₁, C/D=A₀とした場合

B/A=A ₁	C/D=A ₀	アドレス (16進)	セレクトされるレジスタ	コメント
L	L	×0	チャンネルAデータ	送受信データ・レジスタ
L	H	×1	チャンネルAコントロール	ライト・レジスタ リード・レジスタ
H	L	×2	チャンネルBデータ	送受信データ・レジスタ
H	H	×3	チャンネルBコントロール	ライト・レジスタ リード・レジスタ

■MI: マシン・サイクル1 (入力, “L” で有効)

この信号にはZ80 CPUのMI信号をそのまま接続します。この信号とIORQが同時に“L”になると, CPUが割り込み認識シーケンスを実行していることを示し, 当該SIOより高い割り込み優先順位を持つペリフェラルが割り込み要求を出していないときには, 当該SIOはデータ・バス上に割り込みベクトルを乗せません。

■IORQ: I/O リクエスト (入力, “L” で有効)

この信号にはZ80 CPUのIORQ信号をそのまま接続します。SIOの内部レジスタにアクセスするときには, 前述のCEおよびこの信号がともに“L”でなければなりません。この信号はZ80 CPUの割り込み認識シーケンスにおいても用いられます。

■RD: リード (入力, “L” で有効)

この信号もZ80 CPUのRD信号に直接接続されます。この信号が“L”であり, かつCEおよびIORQがともに“L”であると, 当該SIOに対してリード命令が出されていることを示します。対象とするチャンネルはB/Aにより指定され, C/Dによりコマンドであるのかデータであるのかの選択が行われます。SIOにはCPUのWR信号は入力されませんので, このRDが“H”であるときにはSIOに対してライト命令が出されていることを示します。

■RESET: リセット (入力, “L” で有効)

この信号が“L”であるとA, B両チャンネルのレーバおよびトランスミッタがディスエーブルされ, シリアル・データ・ライン (TxDA, TxDB) はマーク状態になります。このリセット信号が出された後のコントロール・レジスタ (ライト・レジスタ) の値は保証されていませんので, 必要なすべてのライト・レジスタに対して, コマンドを書き直す必要があります。このリセット信号は最低1システム・クロック (φ) 期間, “L”にする必要があります。

〈図11〉 Z80 SIO のピン機能のまとめ

ピン名	信号名	I/O	有効レベル	説明															
D ₀ ~D ₇	システム・データ・バス	双方向性		SIOはこのバスを通じて、CPUとデータ、コマンドならびにステータスのやりとりを行う															
B/ \bar{A}	チャンネル・セレクト	入力		"L":チャンネルA, "H":チャンネルB															
C/ \bar{D}	コマンド/データ	入力		"L":データ, "H":コマンド <table border="1" style="margin-left: auto; margin-right: auto;"> <thead> <tr> <th>B/\bar{A}</th> <th>C/\bar{D}</th> <th>セレクトされるレジスタ</th> </tr> </thead> <tbody> <tr> <td>L</td> <td>L</td> <td>チャンネルAデータ</td> </tr> <tr> <td>L</td> <td>H</td> <td>チャンネルAコントロール</td> </tr> <tr> <td>H</td> <td>L</td> <td>チャンネルBデータ</td> </tr> <tr> <td>H</td> <td>H</td> <td>チャンネルBコントロール</td> </tr> </tbody> </table>	B/ \bar{A}	C/ \bar{D}	セレクトされるレジスタ	L	L	チャンネルAデータ	L	H	チャンネルAコントロール	H	L	チャンネルBデータ	H	H	チャンネルBコントロール
B/ \bar{A}	C/ \bar{D}	セレクトされるレジスタ																	
L	L	チャンネルAデータ																	
L	H	チャンネルAコントロール																	
H	L	チャンネルBデータ																	
H	H	チャンネルBコントロール																	
\overline{CE}	チップ・イネーブル	入力	L	この信号が"L"であると、当該SIOがイネーブルされる															
ϕ	システム・クロック	入力		Z80 CPUのシステム・クロックをそのまま接続する (Z80 SIO:最高2.5MHz, Z80A SIO:最高4MHz)															
\overline{MI}	マシン・サイクル1	入力	L	Z80CPUは割り込み認識シーケンス時に、この \overline{MI} と \overline{IORQ} とともに"L"にする。Z80 CPUの \overline{MI} をそのまま接続する															
\overline{IORQ}	I/Oリクエスト	入力	L	Z80 CPUの \overline{IORQ} をそのまま接続する。SIOに対するリード/ライト操作はこの \overline{IORQ} と \overline{CE} がともに"L"であるときに行われる。CPUの割り込み認識シーケンスにもこの信号が"L"になる															
\overline{RD}	リード	入力	L	Z80 CPUの \overline{RD} をそのまま接続する。 \overline{CE} および \overline{IORQ} がともに"L"であるときに、この信号が"L"であるとSIOに対するリード動作が行われていることを示し、"H"であるとライト動作が行われていることを示す															
\overline{RESET}	リセット	入力	L	SIOに対するリセット信号。この信号のバース幅は最低1システム・クロック期間必要である															
IEI	インタラプト・イネーブル・イン	入力	H	この信号が"H"であると、当該SIOより高い優先順位を持つペリフェラルが、割り込み要求を出していないことを示す															
IEO	インタラプト・イネーブル・アウト	出力	H	この信号は、当該SIOより高い優先順位を持つペリフェラルが割り込み要求を出していない場合、および当該SIOが割り込み要求を出していないときに"H"となる															
\overline{INT}	割り込み要求	出力	L	当該SIOがCPUに対して割り込み要求を出すときに、この信号を"L"にする。この信号の出力はオープン・ドレイン型であるのでワイヤードOR接続が可能															
$\overline{W/RDYA}$ $\overline{W/RDYB}$	ウェイト/レディ	出力	ウェイト:L レディ時はプログラム可	ウェイトとプログラムされたときには、SIOが送信データを受け取る状態にないとき、または受信データの用意ができていないときに、この信号は"L"となる。この場合、出力はオープン・ドレイン型となるのでワイヤードOR接続が可能である。 レディとプログラムされたときには、Z80 DMAに対するレディ信号となる。															
\overline{CTSA} \overline{CTSB}	クリヤ・ツー・センド	入力	L	モデムの出力、CTSを接続する。この信号が"L"であるとモデムが送信データを受け付けられる状態にあることを示す															
\overline{DCDA} \overline{DCDB}	データ・キャリヤ・デテクト	入力	L	モデムの出力、DCDを接続する。この信号が"L"であるとモデムが受信キャリヤを検出していることを示す															
RxDA RxDB	受信データ	入力	"H":1 "L":0	SIOに対するシリアル・データ入力															
TxDA TxDB	送信データ	出力	"H":1 "L":0	SIOのシリアル・データ出力															
\overline{RxCA} \overline{RxCB}	受信クロック	入力		SIOに対する受信クロック入力であり、Z80 CTCの出力またはモデムの受信クロックを接続する															
\overline{TxCA} \overline{TxCB}	送信クロック	入力		SIOに対する送信クロック入力であり、Z80 CTCの出力またはモデムの送信クロックを接続する															
\overline{RTSA} \overline{RTSB}	リクエスト・ツー・センド	出力	L	SIOからモデムに対して、データを送信したいときに、この信号を"L"にする															
\overline{DTRA} \overline{DTRB}	データ・ターミナル・レディ	出力	L	モデムに対して、データ・ターミナルがレディ状態にあることを示す															
\overline{SYNCA} \overline{SYNCB}	同期確立	入出力	L	同期モードにおいて、外部同期モードとプログラミングされているときには、この信号は入力となる。外部回路により同期の確立を検出したときに、この信号を"L"にする。 内部同期の場合には出力となり、SIO内部で同期確立を検出したときに、この信号は"L"となる															

■**IEI**：インタラプト・イネーブル・イン（入力，“H”で有効）

これは、Z80 ファミリのディジー・チェイン式の優先割り込み制御を行うための信号であり、この信号が“H”であると、当該 SIO より割り込み優先順位の高いペリフェラルが割り込み要求を出していないことを示します。

当該 SIO がシステム中で最高の割り込み優先順位を持っている場合には、この IEI 入力を +5V にプルアップします。

■**IEO**：インタラプト・イネーブル・アウト（出力，“H”で有効）

この信号は IEI とともに、Z80 ファミリのディジー・チェイン式優先割り込み制御を行うためのものであり、当該 SIO より低い割り込み優先度を持つペリフェラルの IEI に接続されます。

SIO は自分よりも高い割り込み優先順位を持つ他のペリフェラルが割り込み要求を行っているとき (IEI = “L”), および自分自身が割り込み要求を行っているときには、この IEO 信号を “L” にします。

■**INT**：割り込み要求（出力，“L”で有効）

SIO が CPU に対して割り込み要求を行うときに、この信号を “L” にします。この信号の出力型式は、オープン・ドレイン型になっていますので、他のペリフェラルの $\overline{\text{INT}}$ 信号とワイヤード OR 接続ができるようになっています。

■**W/RDYA, W/RDYB**：ウェイト／レディ（出力）

この出力信号は SIO のプログラミングにより、ウェイト機能として用いたり、レディ機能として用いたりすることができます。ウェイト機能とプログラミングしたときには、出力はオープン・ドレイン型となり、他のウェイト信号とワイヤード OR 接続して CPU の $\overline{\text{WAIT}}$ 入りに接続します。

この場合には SIO のデータ・レジスタに対してデータをライトしたとき、送信データ・バッファがバッファ・エンプティでないときには、この出力が “L” となり CPU に対してウェイトをかけます。

また、SIO のデータ・レジスタに対してリード命令を出したときに、受信データの用意ができていないときにもこの信号は “L” になり CPU を待たせます。

レディ機能としてプログラミングしたときには、この信号は Z80 DMA 用のレディ信号の役目を果たします。この場合には、この信号の出力は TTL コンパチブルとなります。

レディ機能として用いるときには、この信号はトラ

ンスミッタ・バッファ・エンプティまたはレシーバにデータが用意されたときに有効レベルとなり、1バイトのデータが転送されると (DMA データ転送)、無効レベルに戻ります。

■**CTSA, CTSB**：クリヤ・ツー・センド（入力，“L”で有効）

この信号は通常 RS-232-C インターフェースの $\overline{\text{CTS}}$ 入力として用いられます。SIO ではこの信号の状態が変化すると (H→L, L→H), 外部ステータス割り込みという割り込みを発生することができます。

また、SIO を “オート・イネーブル” とプログラミングしたときには、この $\overline{\text{CTS}}$ 入力が “L” にならないとトランスミッタはイネーブルされません (たとえイネーブル・トランスミッタ・コマンドを出したとしても)。

■**DCDA, DCDB**：データ・キャリヤ・デテクト（入力，“L”で有効）

この信号は通常 RS-232-C インターフェースの $\overline{\text{DCD}}$ 入力として用いられます。CTSA/CTSB の場合と同様に、この信号の状態が変化したときに、外部ステータス割り込みを発生することができます。また SIO をオート・イネーブルとプログラミングしたときには、この信号が “L” にならないとレシーバはイネーブルされません (たとえイネーブル・レシーバ・コマンドを出したとしても)。

■**RxDA, RxDB**：受信データ（入力）

SIO に対するシリアル・データの入力であり、データ・ビットが “0” のときは “L”, “1” のときは “H” となります。

■**TxDA, TxDB**：送信データ（出力）

SIO のシリアル・データ出力であり、データ・ビットが “0” のときは “L” となり、“1” のときは “H” となります。SIO はリセットされるとこの出力の状態を “H” (マーク) 状態にします。

■**RxCA, RxCB**：受信クロック（入力）

SIO に対する受信クロック入力であり、このクロックの立ち上がり時点で受信データ・ラインの状態がサンプリングされます。この受信クロックに対しては、“L” 期間および “H” 期間の最小時間が規定されているだけであり、その値は 180ns ですので、Z80 CTC の出力をそのまま使用することができます。

ただし同期モード、または SDLC モードにおいてモデムとインターフェースするときには、モデムから


〈図13〉

Z80 SIO の特性


(サイログ社のデータ・シートより)

● AC 特性 ●

($T_a = 0^\circ\text{C} \sim 70^\circ\text{C}$, $V_{CC} = +5\text{V} \pm 5\%$)



Signal	Symbol	Parameter	Z80-SIO		Z80A-SIO		Unit
			Min	Max	Min	Max	
ϕ	$t_C(\phi)$	Clock Period	400	4000	250	4000	ns
	$t_{W(\phi H)}$	Clock Pulse Width, clock HIGH	170	2000	105	2000	ns
	$t_{W(\phi L)}$	Clock Pulse Width, clock LOW	170	2000	105	2000	ns
	t_r, t_f	Clock Rise and Fall Times	0	30	0	30	ns
	t_h	Any Unspecified Hold Time for setup times specified below	0		0		ns
$\overline{CE}, \overline{B/A}, \overline{C/D}, \overline{IORQ}$	$t_{Sd}(CS)$	Control Signal Setup Time to rising edge of ϕ during Read or Write Cycle	160		145		ns
D_0-D_7	$t_{O_d}(D)$	Data Output Delay from rising edge of ϕ during Read Cycle		240		220	ns
	$t_{S_d}(D)$	Data Setup Time to rising edge of ϕ during Write or M1 Cycle	50		50		ns
	$t_{O_f}(D)$	Data Output Delay from falling edge of \overline{IORQ} during INTA Cycle		340		160	ns
	$t_f(D)$	Delay to Floating Bus (output buffer disable time)		230		110	ns
IEI	$t_s(IEI)$	IEI Setup Time to falling edge of \overline{IORQ} during INTA Cycle	200		140		ns
IEO	$t_{OH}(IO)$	IEO Delay Time from rising edge of IEI (after 'ED' decode)		150		100	ns
	$t_{OL}(IO)$	IEO Delay Time from falling edge of IEI		150		100	ns
	$t_{OW}(IO)$	IEO Delay Time from falling edge of $\overline{M1}$ (interrupt occurring just prior to M1)		300		190	ns
M1	$t_{S_d}(M1)$	$\overline{M1}$ Setup Time to rising edge of ϕ during INTA or M1 Cycle	210		90		ns
\overline{RD}	$t_{S_d}(RD)$	\overline{RD} Setup Time to rising edge of ϕ during Read or M1 Cycle	240		115		ns



注1 ; $\overline{\text{SYNC}}$ 入力はシンク・キャラクターの最後の $\overline{\text{RxC}}$ の立ち上がりから2番目の $\overline{\text{RxC}}$ の立ち上がり時に“L”にする必要がある


注2 ; データ・キャラクターの組み立て(シリアル→パラレル)は、シンク・キャラクターの最後のビットの次の受信クロックから開始される

Signal	Symbol	Parameter	Z80-SIO		Z80A-SIO		Unit
			Min	Max	Min	Max	
$\overline{\text{INT}}$	$t_{o_{Rx}}(\text{IT})$	INT Delay Time from rising edge of Rx \bar{C}	10	13	10	13	ϕ periods
	$t_{o_{Tx}}(\text{IT})$	INT Delay Time from transition of Xmit Data Bit	5	9	5	9	ϕ periods
$\overline{\text{CTSA}}, \overline{\text{CTSB}}, \overline{\text{DCDA}}, \overline{\text{DCDB}}, \overline{\text{SYNCA}}, \overline{\text{SYNCB}}$	$t_w(\text{PH})$	Minimum HIGH Pulse Width for latching state into register and generating interrupt	200		200		ns
	$t_w(\text{PL})$	Minimum LOW Pulse Width for latching state into register and generating interrupt	200		200		ns
$\overline{\text{SYNCA}}, \overline{\text{SYNCB}}$	$t_{o_{\text{SY}}}$	Sync Pulse Delay Time from rising edge of $\overline{\text{RxC}}$, Output Modes	4	7	4	7	ϕ periods
	$t_{o_{\text{RxC}}(\text{SY})}$	Sync Pulse Delay Time from rising edge of $\overline{\text{RxC}}$ External Sync Mode		100		100	ns
$\overline{\text{TxCA}}, \overline{\text{TxCB}}$	$t_c(\text{TxC})$	Transmit Clock Period	400	∞	400	∞	ns
	$t_w(\text{TCH})$	Transmit Clock Pulse Width, clock HIGH	180	∞	180	∞	ns
	$t_w(\text{TCL})$	Transmit Clock Pulse Width, clock LOW	180	∞	180	∞	ns
TxDA, TxDB \dagger	$t_o(\text{TxD})$	TxD Output Delay from falling Edge of $\overline{\text{TxC}}$ (x1 Clock Mode)		400		300	ns
$\overline{\text{RxCA}}, \overline{\text{RxCB}}$	$t_c(\text{RxC})$	Receive Clock Period	400	∞	400	∞	ns
	$t_w(\text{RCH})$	Receive Clock Pulse Width, clock HIGH	180	∞	180	∞	ns
	$t_w(\text{RCL})$	Receive Clock Pulse Width, clock LOW	180	∞	180	∞	ns
RxDA, RxDB \dagger	$t_s(\text{RxC})$	Setup Time to rising edge of $\overline{\text{RxC}}$, x1 mode	0		0		ns
	$t_h(\text{RxC})$	Hold Time from rising edge of $\overline{\text{RxC}}$, x1 mode	140		140		ns

注3 ; どのモードにおいても、システム・クロックの周波数は、ボーレートの4.5倍以上でなければならない

注4 ; RESET 信号は、最低1システム・クロック・サイクル必要である

● AC 特性(つづき) ●



Signal	Symbol	Parameter	Z80-SIO		Z80A-SIO		Unit
			Min	Max	Min	Max	
\overline{INT}	$t_{D\phi(IT)}$	\overline{INT} Delay Time from rising edge of ϕ		200		200	ns
$\overline{WAIT/READY}$	$t_{IC(W/R)}$	$\overline{WAIT/READY}$ Delay Time from \overline{IORQ} or \overline{CE} in Wait Mode		180		130	ns
	$t_{H\phi(W/R)}$	$\overline{WAIT/READY}$ Delay Time from falling edge of ϕ . $\overline{WAIT/READY}$ HIGH, Wait Mode		150		130	ns
	$t_{Rx(W/R)}$	$\overline{WAIT/READY}$ Delay Time from rising edge of \overline{RxC} Data Bit, Ready Mode	10	13	10	13	ϕ periods
	$t_{Tx(W/R)}$	$\overline{WAIT/READY}$ Delay Time from center of Transmit Data Bit, Ready Mode	5	9	5	9	ϕ periods
	$t_{L\phi(W/R)}$	$\overline{WAIT/READY}$ Delay Time from rising edge of ϕ . $\overline{WAIT/READY}$ LOW, Ready Mode		120		120	ns

● DC 特性 ●

($T_a = 0^\circ\text{C} \sim 70^\circ\text{C}$, $V_{CC} = +5\text{V} \pm 5\%$)


Symbol	Parameter	Min.	Max.	Unit	Test Condition
V_{ILC}	Clock Input Low Voltage	-0.3	+0.45	V	
V_{IHC}	Clock Input High Voltage	$V_{CC} - 0.6$	+5.5	V	
V_{IL}	Input Low Voltage	-0.3	+0.8	V	
V_{IH}	Input High Voltage	+2.0	+5.5	V	
V_{OL}	Output Low Voltage		+0.4	V	$I_{OL} = 2.0\text{mA}$
V_{OH}	Output High Voltage	+2.4		V	$I_{OH} = -250\mu\text{A}$
I_{LI}	Input Leakage Current	-10	+10	μA	$0 < V_{IN} < V_{CC}$
I_Z	3-State Output/Data Bus Input Leakage Current	-10	+10	μA	$0 < V_{IN} < V_{CC}$
$I_{L(SYN)}$	\overline{SYNC} Pin Leakage Current	-40	+10	μA	
I_{CC}	Power Supply Current		100	mA	

● 容量特性 ●

($T_a = 25^\circ\text{C}$, $f = 1\text{MHz}$)

Symbol	Parameter	Min.	Max.	Unit	Test Condition
C	Clock Capacitance		40	pF	Unmeasured pins returned to ground
C_{IN}	Input Capacitance		5	pF	
C_{OUT}	Output Capacitance		10	pF	

$C_L = 50\text{pF}$. C_L が 50pF 増えるごとに(最高 200pF), デイレイは 10ns 増加する



供給されるクロックをレシーバを介して入力します。

■TxCA, TxCB: 送信クロック (入力)

SIOに対する送信クロック入力です。送信データはこのクロックの立ち上がり時点に変化します。受信クロックの場合と同様に、このクロックとしても CTC の出力をそのまま使用することができますが、同期モードまたは SDLC モードにおいてモデムとインターフェースするときには、モデムから供給されるクロックをレシーバを介して入力します。

■RTSA, RTSB: リクエスト・ツー・センド (出力, "L" で有効)

この信号は通常モデムに対する RTS 信号として用いられます。モデムを使用しないときなど、この信号を用いる必要のない場合には、どのような用途に用いてもかまいません。

この信号の状態は WR5 のビット 2 の状態を反映していますが、非同期モードの場合には WR5 のビット 2 をリセット ("0") しても、トランスミッタ・バッファ・エンptyになるまで、この信号は "H" になりません。

■DTRA, DTRB: データ・ターミナル・レディ (出力, "L" で有効)

この信号は通常モデムに対する DTR 信号として用いられますが、モデムを使用しないときなど、この信号を用いる必要のない場合には、どのような用途に用いてもかまいません。この信号の状態は WR5 のビット 7 の状態を反映しています。

■SYNCA, SYNCB: 同期確立 (入力または出力, "L" で有効)

この信号は SIO のプログラミングにより、入力として用いたり、出力として用いたりすることができます。非同期モードの場合にはこの信号は不要ですが、自動的に入力信号となり、CTS や DCD と同じように状態変化を外部ステータス割り込みにより知ることができ、この信号の状態は RR0 のビット 4 に反映されます。

同期モードにおいて、外部同期モードとプログラミングした場合 (WR4 のビット 4, 5) にも、この信号は入力となります。外部同期モードの場合には、外部回路により同期の確立をはかりますが、同期が確立したときには、シンク・キャラクタの最後のビットの \overline{RxC} の立ち上がりから 2 番目の \overline{RxC} の立ち上がり時点に、この信号を "L" にする必要があります。

内部同期にプログラミングした場合には、この信号は出力となり、SIO 内部で同期確立を検出した場合に

この信号は "L" になります。

*

以上で SIO のピン機能の説明を終わりますが、図 13 に SIO の AC 特性、DC 特性ならびに容量特性を示します。

Z80 SIO の インターフェースと割り込み


ここでは Z80 SIO と -CPU, -DMA とのインターフェース、ならびに SIO と RS232C とのインターフェース、および Z80 SIO の割り込みについて述べます。

■Z80 SIO と Z80 CPU とのインターフェース


図 14 に SIO と Z80 CPU とのインターフェースを示します。SIO と CPU とのインターフェースは単純であり、SIO から出ているシステム・バス関係の信号をそのまま CPU の信号に接続すれば済みます。

この図では SIO の割り込み優先順位を最高 (IEI をプルアップ) にしてありますが、そうでない場合にはこの SIO の IEI をさらに高い優先順位を持つペリフェラルの IEO に接続します。

〈図 14〉 Z80 SIO と Z80 CPU とのインターフェース



〈図15〉 Z80 SIO と Z80 DMA のインターフェース



SIO の $\overline{W/RDYA}$ 、 $\overline{W/RDYB}$ は、ワイヤード接続してシステム・バスの \overline{WAIT} に接続してあります（破線で示してある）。これは SIO の $\overline{W/RDYA}$ および $\overline{W/RDYB}$ を CPU に対するウェイト信号として使用する場合であり、SIO のウェイト機能を用いない場合には不要です。


$\overline{W/RDYA}$ 、または $\overline{W/RDYB}$ をウェイト機能として用いる場合には、SIO をそれなりにプログラミングすること (WR0) が必要であり、これらの信号をまちがってもレディ機能としてプログラミングしてはなりません。

SIO はリセットされると、 $\overline{W/RDYA}$ および $\overline{W/RDYB}$ の出力を、オープン・ドレインにしますので、ウェイト/レディ機能に関して何もプログラミングしない場合には無事です。


■ SIO と Z80 DMA とのインターフェース

図15に SIO と Z80 DMA とのインターフェースを示

〈図17〉 モデム・インターフェース (非同期モード)



〈図16〉 \overline{WAIT} と RDY の混在



SIO の $\overline{W/RDYA}$ または $\overline{W/RDYB}$ を DMA の RDY とともに、CPU の \overline{WAIT} としても使用する場合


します。この場合 SIO の $\overline{W/RDYA}$ または $\overline{W/RDYB}$ は、レディ機能として動作するようにプログラミングする必要があります。また SIO にプログラミングするレディの有効極性と、DMA にプログラミングするレディの有効極性はマッチさせる必要のあることはいうまでもありません。

図15では SIO のチャンネル A とチャンネル B が同時に DMA データ転送が可能ないように、2個の DMA を用いますが、両チャンネルが同時に DMA データ転送を行わない場合には DMA を1個だけにし、 $\overline{W/RDYA}$ と $\overline{W/RDYB}$ をマルチプレックスして DMA の RDY に接続し、外部回路によりどちらのレディ ($\overline{W/RDYA}$ か $\overline{W/RDYB}$) を使用するかの指定を行うようにします。

図16に $\overline{W/RDYA}$ 、 $\overline{W/RDYB}$ をあるときにはウェイト機能として用い、あるときにはレディ機能として用いるような場合の構成を示します。

この場合にはイネーブル・ウェイトという信号を I/O ポートなどで作成し、この信号と $\overline{W/RDYA}$ 、または

〈図18〉 モデム・インターフェース (同期モード)



$\overline{W/RDYB}$ を AND ゲートを介した後に、オープン・コレクタのドライバ(図16では7406)により、 \overline{WAIT} ラインを駆動します。

■ SIO とモデムとのインターフェース

SIO はシリアル・インターフェースであるので、コミュニケーション・ラインを通じて他の装置と接続されますが、ほとんどの場合 RS232C モデム・インターフェースが使われます。ここでは非同期モードおよび同期モードにおける、SIO とモデムとのインターフェースについて説明をします。

図17に非同期モードにおけるモデム・インターフェースを示します。SIO の各信号は RS232C ドライバ/レシーバ (この図では MC1488/MC1489) を通じて、RS232C コネクタに接続されます。非同期モードでは SIO 送信クロックと受信クロックは内部のボーレート・ジェネレータから供給されます。

図18に同期モードにおけるモデム・インターフェースを示します。同期モードでは送信クロックと受信クロックはモデムから供給されます。送信クロックは、ST2 (RS232C コネクタのピン⑮) から供給され、受信クロックは RT (同コネクタのピン⑰) から供給されます。

RS232C インターフェースを持った装置はモデムと接続されるのが本来ですが、場合によっては RS232C インターフェースを持った装置同士をモデムを介さずに直接接続する必要があります。

両装置、たとえば CRT ターミナルとパーソナル・コンピュータが近距離にある場合には、高価なモデムを使用しなくても十分コミュニケーションができるはずだからです。

このように RS232C インターフェースを持った装置をモデムを介さずに直接接続することをダイレクト・コネクションと呼びます。

この場合、接続される両装置はモデムを相手とするインターフェースを持っていますので、両装置の RS232C コネクタを一对一で接続したのではダメで、両コネクタを結ぶケーブル内で信号線をひねってやる必要があります。

図19に非同期モードにおけるダイレクト・コネクションの方法を示します。SD (送信データ) は互いに相手の RD (受信データ) と接続するようにひねり、RS (リクエスト・ツー・センド) は相手の CD (キャリヤ・デテクト)、ER (データ・ターミナル・レディ) は相手の CS (クリア・ツー・センド) と接続するようにひねります。

このような接続をすることにより、両装置はあたかもモデムと信号のやりとりをしているかのようにごまかされて (しかし正常に) 動作します。


図20に同期モードにおけるダイレクト・コネクションの方法を示します。同期モードでは送信クロックと受信クロックをモデムからもらうのですが、モデムがありませんので互いに相手に対して受信クロックを供給する必要があります。

同期モードにおけるダイレクト・コネクションでは、内部にボーレート・ジェネレータが必要となり、その出力を SIO の送信クロックとすると同時に、ドライバを介して、RS232C コネクタの ST1 (ピン⑳) に出力します。そして ST1 と RT をひねることにより互いに受信クロックを供給しあうことができます。


*

以上の説明からおわかりいただけたと思いますが、非同期モード、同期モード、モデム接続、ダイレクト・

〈図19〉 ダイレクト・コネクション (非同期モード)



〈図20〉 ダイレクト・コネクション (同期モード)



コネクション、これらの中で異なるのは SIO に供給する送・受信クロックだけです。


したがって送受信クロックが切り替えられることなくふうをしておけば、上記のいずれでも動作が可能ということになります。このクロック切り替えを行うロジック(クロック・マルチプレクサ)を図21に示します。

このロジックは A、B 両入力信号により、マルチプレクサ (LS153) を切り替え、必要な送信クロックと受信クロックを選択して出力します。

Z80 SIO の割り込み

Z80 SIO も他のペリフェラル、たとえば -PIO、-CTC、-DMA などと同様に、ディジー・チェーン式の割り込み優先順位制御機能、ならびに割り込みベクトル発生機能を持っていますが、このほかに SIO は“ス

モード	クロック	送信クロック	受信クロック	A	B
非同期モード		内部クロック	内部クロック	L	L
同期モード(モデム)		ST2	RT	H	L
同期モード(ダイレクト)		内部クロック	RT	L	H



テータス・アフェクツ・ベクトル (Status Affects Vector)” という機能を備えています。

このステータス・アフェクツ・ベクトルというのは、「SIO の状態により割り込みベクトルが変化する」という機能であって、割り込み要因に応じて SIO が割り込みベクトルを 4 種類出してくれるということです。

したがって、割り込みルーチンの入口点を要因ごとに設けることができますので、割り込み要因解析に要するオーバヘッドを減じることができます。

図22に SIO の割り込み要因の構成を示します。SIO の割り込み要因は以下の三つに分けられます。すなわち、

- ① 受信割り込み (特殊受信状態割り込みを含む)
- ② 送信割り込み
- ③ 外部/ステータス割り込み

割り込み優先順位はチャンネル A、チャンネル B の順であり、各チャンネル内での優先順位は①～③の順です。


受信割り込み要因はさらに次の 3 種類に分けられます。

- Ⓐ 最初のキャラクタ受信時の割り込み (Interrupt on first receive character)
- Ⓑ キャラクタ受信時の割り込み (Interrupt on all receive characters)
- Ⓒ 特殊受信状態割り込み (Interrupt on a special receive condition)

“最初のキャラクタ受信時の割り込み” は文字通りブロック・データの最初のキャラクタを受信したときだけに発生する割り込みです。この割り込みが発生する状態はⒷの“キャラクタ受信時の割り込み”と同じで

〈図21〉 クロック・マルチプレクサ

〈図22〉
Z80 SIOの割り込み構成



すが、1回割り込みを発生すると再度割り込みがイネーブルされるまで、データを受信しても割り込みを発生しません。


この割り込みはいつ入ってくるかわからないような高速データ・ブロックの受信に使うことができます。データ・ブロックの最初のデータがレシーバに到達すると、この割り込みが発生します。

割り込みルーチンでは最初のデータを読み込んだ後、プログラムの制御を他に渡すようなことはせず、割り込み禁止のままポールド・モードのデータ転送を行うことにより、SIOからのデータをバッファにためていきます。

データ・ブロックの受信が終わると、プログラムの制御を元に戻し、バッファ内のデータを処理します。割り込みルーチンがプログラムの制御を元に戻す前に、“次のキャラクタ受信時の割り込みをイネーブル”というコマンドを出しておくことにより(WR0)、次のデータ・ブロックの受信開始時に再度割り込みが発生します。以上の説明を図23にフロー・チャートにして示します。


“キャラクタ受信時の割り込み”は、受信したすべてのキャラクタに対して発生する割り込みであり、ふつうの受信割り込みです。“特殊受信状態割り込み”は、受信したデータにパリティ・エラー、オーバラン・エラーやフレーミング・エラーを検出したときに発生します。ただしパリティ・エラーをこの割り込みに含めるかどうかは、プログラミングにより指定することができます。また、SDLCではエンド・オブ・フレーム(クロージング・フラグ)を検出したときに発生します。

〈図23〉 最初のキャラクタ受信時の割り込みを用いたデータの受信



この割り込みはレシーバ割り込み (キャラクタ受信時の割り込み、または最初のキャラクタ受信時の割り

〔図24〕 ステータス・アフェクツ・ベクトル時の割り込みベクトルと割り込みルーチン・アドレス・テーブル



込み) がイネーブルされていないと発生しません。
 最初のキャラクタ受信時の割り込みが用いられている場合には、パリティ・エラー以外の特殊受信状態が発生すれば、最初のキャラクタ受信の後（第2番目以降のデータ受信）であっても、この割り込みは発生します。

送信割り込みは単純であり、トランスミッタのバッファが空（トランスミッタ・バッファ・エンプティ）のときにだけ発生します。

外部/ステータス割り込みは、正確にいうと外部割り込みとステータス変化割り込みのことであり、主としてモデム制御用のライン（CTSA/CTSB, DCDA, DCDB）の状態の変化をプログラムに知らせるのが目的ですが、同期モードにおけるシンク・キャラクタの検出、および SDLC モードにおける、オープニング・フラグの検出時にも発生します。

また、トランスミッタ・アンダラン状態（データを送信するタイミングに、送信バッファにデータが用意されていなかったとき）が発生した場合、受信データ・ライン（RxDA, RxDB）がブレイク状態（オール・ビット="0"で、かつフレーミング・エラーのとき）になったときにもこの割り込みが発生し、かつ SDLC モードではアボート・シーケンスを受信した場合にも発生します。

図24にステータス・アフェクツ・ベクトル時に SIO が発生する割り込みベクトルとプログラムが用意すべき割り込みルーチンのアドレス・テーブルを示します。

ステータス・アフェクツ・ベクトルと指定されると、SIO はプログラミングされた割り込みベクトル（チャンネルBのWR2）のビット1~3を割り込みに関連したチャンネルと割り込み要因にしたがって変化させます。

割り込みベクトルは全部で8個あり、アドレス・テーブルは各ベクトルに対して2バイト必要ですので、合計16バイトとなります。

Z80 CPU は割り込みベクトルから、割り込みルーチンのアドレス・テーブルをアクセスする際、CPU のインタラプト・レジスタの内容をテーブル・アドレスの上位8ビットとして用います。

したがって割り込みルーチンのアドレス・テーブルが、メモリの256バイト境界をまたがないように注意をはらう必要があります。

Z80 SIO の コントロール・レジスタ

SIO を動作させるには、SIO のコントロール・レジスタに対して適当な値をセットしたり、コントロール・レジスタからステータスを読み込んで、何らかの判断を行う必要があります。

SIO のコントロール・レジスタはライト・レジスタとリード・レジスタからなります。ライト・レジスタは8個あり、WR0~WR7 という名が付けられています。このライト・レジスタには SIO をコントロールするためのコマンドを書き込みます。

また、リード・レジスタは3個あり、RR0~RR2 という名が付けられています。このリード・レジスタには SIO のステータスがセットされ、プログラムはこれを読んで SIO の状態を知ります。

ここでは SIO のライト・レジスタとリード・レジスタについて詳しく説明をします。

ライト・レジスタおよび リード・レジスタの構成

図25に SIO の 8 個のライト・レジスタ、およびリード・レジスタの構成を示します。ライト・レジスタ 0, 1, 3~7 はチャンネル A, チャンネル B それぞれ独立に持っていますが、ライト・レジスタ 2 だけは例外でチャンネル B にしかありません。

ライト・レジスタ (以下 WR) 0 は SIO に対するコマンドおよびポインタ・ビットからなります。WR1 は主として割り込み関係のコントロールをしますが、WAIT/READY のコントロールもします。

WR2 は前述のごとくチャンネル B にしかありませんが、これには割り込みベクトルがストアされます。WR3 はレシーバ関係のコントロールをし、WR4 はレシーバおよびトランスミッタに共通のコミュニケーション・モードを管理します。

WR5 はトランスミッタのコントロールに用いられ、WR6 および WR7 は同期モードにおけるシンク・キャラクタと SDLC モードにおけるフラグ・パターンと従局アドレスを保持します。

リード・レジスタ (以下 RR) 0 は割り込み要因の識別に用いられませんが、ポールド・モードで SIO を動かすときにはトランスミッタとレシーバの状態を知るのに用いられます。

RR1 は特殊受信状態割り込みの要因を知るのに用いられ、エラー状態およびエンド・オブ・フレーム状態 (SDLC) を示しており、かつ SDLC モードにおけるレジデュ (Residue) ・コードをプログラムに伝えるのに用いられます。RR2 は割り込みベクトルを保持しています。

ライト・レジスタおよび リード・レジスタへのアクセス方法

ライト・レジスタ、およびリード・レジスタに対するアクセスは、SIO のピン C/D を "H" にして行われます。

SIO はライト・レジスタ、およびリード・レジスタにアクセスするためのポインタ (WR0 のビット 0~2) を持っています。このポインタは次にリード/ライトされるレジスタ番号 (RR0~2, WR0~7) を示します。SIO はリセットされると、ポインタを "000" にします。

したがって、リセット後に SIO に対してリードまたはライト命令がくると、それは RR0 または WR0 に対する命令であるとみなされます。

WR1~WR7, および RR1~RR2 をアクセスする場合には、まず WR0 に対してポインタを書き込みます。これにより SIO は次にリードまたはライトされる対象

〈図25〉 Z80 SIO のライト・レジスタ、およびリード・レジスタの構成

〔ライト・レジスタの構成〕

レジスタ名	記号	役 目
ライト・レジスタ0	WR0	コマンドおよびポインタ・ビット
ライト・レジスタ1	WR1	割り込み制御および WAIT/READY の制御
ライト・レジスタ2	WR2	割り込みベクトル (チャンネル B のみ)
ライト・レジスタ3	WR3	レシーバ制御
ライト・レジスタ4	WR4	コミュニケーション・モードの設定
ライト・レジスタ5	WR5	トランスミッタ制御
ライト・レジスタ6	WR6	シンク・キャラクタまたは従局アドレス (SDLC)
ライト・レジスタ7	WR7	シンク・キャラクタまたはフラグ・パターン (SDLC)

〔リード・レジスタの構成〕

レジスタ名	記号	役 目
リード・レジスタ0	RR0	割り込み要因の識別
リード・レジスタ1	RR1	エラー状態の識別およびレジデュ・コード
リード・レジスタ2	RR2	割り込みベクトル (チャンネル B のみ)

はこのポインタで示されるレジスタであると解釈します。

SIO は WR1~WR7 または RR1~RR2 に対するアクセスが終了するとポインタをゼロ・クリアします。したがって、その次にアクセスされる対象は WR0 または RR0 となります。そして新たにポインタを WR0 に書き込むことにより、他のレジスタをアクセスすることができます。

図26にライト・レジスタ、およびリード・レジスタにアクセスする方法を示します。


ライト・レジスタ

ライト・レジスタ 0 (WR0)

図27にライト・レジスタ 0 (WR0) の構成を示します。WR0 は上位 2 ビット (D₇, D₆) が CRC チェック、およびトランスミッタ・アンダーラン・ラッチの制御に用いられ、下位 3 ビットはポインタとして使用されています。

またこの WR0 のビット 3~5 は組み合わせにより、8 種類のコマンドとなります。WR0 のビット 3~7 により SIO に対して必要な指示をするのと同時に、ビット 0~2 により、次にアクセスすべきレジスタ番号 (ポインタ・ビット) を指定することができます。

〈図26〉 ライト・レジスタ、およびリード・レジスタに対するアクセス方法



■ビット0～2(ポインタ)

これらのビットはポインタであり、次にリードまたはライトするレジスタ番号を指定します。

■ビット3～5(コマンド)

これら3ビットは8種類のコマンドの意味を持ちます。ビット3～5の組み合わせにより、コマンド0～コマンド7という名前が付けられています。

・コマンド0(ノー・オペレーション)


このコマンドはノー・オペレーションであり、これが出されてもSIOは何もしません。

このコマンドの目的はSIOの他の状態を変えずに、ポインタだけをセットすることにあります。一連のSIOに対するコマンド列(コマンド・チェーン)中の特定のコマンドを無効にしたり、あとから挿入されるかもしれないコマンドのためにコマンド・チェーンの場所をリザーブしておくのにも用いることができます。

・コマンド1(SEND・アボート)

このコマンドは“SEND・アボート(Send Abort)”と呼ばれ、SDLCモードにおいてアボート・シーケンス(7個以上の連続した“1”)を発生させるのに用いられます。

〈図27〉 ライト・レジスタ0(WR0)の構成



・コマンド2(外部ステータス割り込みのリセット)

このコマンドは外部/ステータス割り込みをリセットするのに用いられます。CTSA/CTSBやDCDA/DCDB等の状態が変化すると、SIOは変化時点の状態をRR0にラッチし、外部/ステータス割り込みを発生しますが、このコマンドが出されるまで次の状態変化を無視します。

したがって外部/ステータス割り込みが発生した後、次の状態変化が生じたときに外部/ステータス割り込みを起こしたい場合には、このコマンドを出す必要があります。

また、外部/ステータス割り込みルーチン内で、割り込みが発生した時点ではなく、その時点の状態を知りたいときには、このコマンドを出した直後にRR0を読み込みます。

・コマンド3(チャンネル・リセット)

このコマンドはチャンネルをリセットする機能を持ちます。このコマンドの動きはSIOのピンに出ているRESET信号の機能と同じですが、リセットされる対象がこのコマンドが出されたチャンネルに対してのみである点が異なります。

チャンネルAに対してこのコマンドが出されると、割

り込み制御ロジックもリセットされます。このコマンドを出したチャンネルに対しては、ライト・レジスタの値をすべて書き直す必要があります。

・コマンド4

(次のキャラクタ受信時の割り込みをイネーブする)

このコマンドは“次のキャラクタ受信時の割り込み”をイネーブします。つまり“最初のキャラクタ受信時の割り込み”を用いて SIO からデータ・ブロックの受信を行い、エンド・オブ・ブロックを検出した後、次のデータ・ブロックの先頭データを受信したときに割り込みを発生させたいとき、このコマンドを使用します。

・コマンド5(保留中の送信割り込みのリセット)

このコマンドは、保留中の送信割り込み(トランスミッタ・バッファ・エンプティ)をリセットします。このコマンドは送信割り込みが発生したけれども、データを全部送信してしまったので、送るべきデータがもうないような状態のときに使います。

・コマンド6(エラー・リセット)

このコマンドはエラー・ステータス(パリティ・エラー、オーバラン・エラー)をリセットするのに用いられます。パリティ・エラー、およびオーバラン・エラーが発生すると、SIO はこれらの状態を RR1 にラッチします。

したがって、これらの状態はいったん発生するとこのコマンドが出されるまで変化しませんので、データを全部受信し終わった時点でチェックすることもできます。チェックが終わったら、このコマンドを出してエラーをクリアします。

このコマンドにより、フレーミング・エラー(RR1のビット6)もリセットされますが、フレーミング・エラー・ステータスは、キャラクタの受信ごとに更新されますので、このコマンドを出してクリアする必要はありません。

・コマンド7(RET1)

Z80 ファミリのペリフェラルは、Z80 CPU が RETI 命令(ED4D16)を実行するのを監視しており、この命令が実行されると割り込みディジー・チェーンの制御を行います。このコマンドを受け取ると、SIO は CPU が RETI 命令を実行したのを検出したのと同じ動作をします。

このコマンドは Z80 CPU 以外の CPU と SIO をインターフェースするために設けられています。なお、このコマンドはチャンネル A に対してのみ有効です(B/ \bar{A} = “L”).

■ビット6, 7

ライト・レジスタ0のビット6と7はCRCチェッカ、およびCRCジェネレータのリセット、ならびにトランスミッタ・アンダラン/EOMラッチのクリアに用いられます。

ビット6, 7が“00”の場合はノー・オペレーションであり、CRCチェッカ/ジェネレータ、およびトランスミッタ・アンダラン/EOMラッチの状態には何の影響もおよぼしません。


ビット6, 7が“10”であるとCRCチェッカがリセットされ、ビット6, 7が“01”であるとCRCジェネレータがリセットされます。同期モードの場合にはCRCチェッカ/ジェネレータはともにゼロ・クリアされますが、SDLCモードでは“オール1”にリセットされます。ビット6, 7が“11”であるとトランスミッタ・アンダラン/EOMラッチがクリアされます。

ライト・レジスタ1(WR1)

ライト・レジスタ1は割り込み関係の制御およびW/RDYA, W/RDYBピンの使用法(ウェイト/レディ機能)を指定します。図28にライト・レジスタ1の構成を示します。

〈図28〉

ライト・レジスタ1(WR1)の構成



■ビット0 (外部/ステータス割り込みの可否)

このビットが“0”であると外部/ステータス割り込みは禁止され、“1”であると可となります。

■ビット1 (送信割り込みの可否)

このビットが“0”であると、トランスミッタ・バッファ・エンプティ時の割り込みが禁止され、“1”であると可となります。

■ビット2 (ステータス・アフェクト・ベクトル)

このビットが“1”であるとステータス・アフェクト・ベクトルとなり、割り込み要因に応じて割り込みベクトルのビット1～3が変化します。このビットが“0”であると割り込み要因が何であっても同一の割り込みベクトルが出されます。なお、このビットはチャンネルBのWR1に対してのみ有効です。

■ビット3, 4 (受信割り込みの指定)

これら2ビットの組み合わせにより、受信割り込みの指定を行います。ビット3, 4が“00”であると、受信割り込みは禁止されます。

ビット3, 4が“10”であると、最初のキャラクタ受信時の割り込みが有効となります。またビット3, 4が“01”であるとキャラクタ受信時の割り込みが有効となり、すべてのキャラクタの受信時に割り込みが発生します。なお、このときには受信キャラクタにパリティ・エラーが検出されると、特殊受信状態が割り込みとなります。

ビット3, 4が“11”のときもキャラクタ受信時の割り込みが有効となりますが、この場合には受信キャラクタにパリティ・エラーが検出されても、特殊受信状態割り込みにはなりません。

■ビット5～7 (ウェイト/レディ機能の指定)

これら3ビットにより SIO の $\overline{W/RDYA}$ および $\overline{W/RDYB}$ ピンの使用法を指定します。ビット7が“0”であるとウェイト/レディ機能は用いられず、“1”であるとウェイト機能またはレディ機能のどちらかが用いられます。

ビット6によりウェイト機能、またはレディ機能のうちのどちらかを選択します。ビット6が“0”であるとウェイト機能が選択され、“1”であるとレディ機能が選択されます。

ウェイト/レディ機能はトランスミッタか、レシーバのどちらか一方でしか使用できません。ビット5によりこの選択を行います。すなわち、ビット5が“0”であるとトランスミッタに対してウェイト/レディ機能が適用され、“1”であるとレシーバに対して適用

されます。

ウェイト機能を用いると $\overline{W/RDYA}$ 、または $\overline{W/RDYB}$ ピンの信号は CPU に対する \overline{WAIT} 信号となり、出力はオープン・ドレイン型になります。

この場合、ビット5が“0”の場合には (トランスミッタ)、SIO のデータ・レジスタに対して I/O ライト命令 (OUT) が出されたときに、バッファ・エンプティでないときには、 $\overline{W/RDY(A/B)}$ ピンは“L”になり ($\overline{WAIT} = “L”$) となり、バッファ・エンプティのときにはフローティング状態 ($\overline{WAIT} = “H”$) となります。

また、ビット5が“1”の場合には (レシーバ)、SIO のデータ・レジスタに対して I/O リード命令 (IN) が出されたときに、レシーバに受信データが用意されていないときには、 $\overline{W/RDY(A/B)}$ ピンは“L”になり ($\overline{WAIT} = “L”$)、データの用意ができていいるときにはフローティング状態 ($\overline{WAIT} = “H”$) となります。

レディ機能を用いると、 $\overline{W/RDYA}$ または $\overline{W/RDYB}$ ピンの信号は、Z80 DMA に対するレディ出力となり、出力は TTL コンパチブルになります。この場合ビット5が“0”の場合には (トランスミッタ)、SIO のトランスミッタがバッファ・エンプティのときに、 $\overline{W/RDY(A/B)}$ ピンは“L”となり、バッファ・エンプティでないときには“H”となります。

またビット5が“1”の場合には (レシーバ)、SIO のレシーバにデータの用意ができていいるときには、 $\overline{W/RDY(A/B)}$ ピンは“L”となり、そうでない場合には“H”となります。したがってレディ機能の場合に SIO が出力するレディ信号の有効レベルは“L”ですので、DMA をそのようにプログラミングする必要があります。

図29にウェイト機能、およびレディ機能を用いた場合の $\overline{W/RDYA}$ および $\overline{W/RDYB}$ ピンの状態を示します。

ライト・レジスタ2 (WR2)

図30にライト・レジスタ2 (WR2) の構成を示します。この WR2 は割り込みベクトルを保持します。SIO は CPU の割り込み認識シーケンス時に、このレジスタの内容を割り込みベクトルとして CPU に送ります。

しかしながら、ステータス・アフェクト・ベクトル (WR1 のビット2) とプログラミングされているときには、SIO は割り込み要因に応じて、この WR2 のビット1～3を変化させます。

したがって、この場合には WR2 にプログラミングした割り込みベクトルのビット1～3は無効であり、その代わりに SIO が発生するビット1～3が用いられます。

この WR2 はチャンネルBにしかありません。したが

WR1			W/RDYA, W/RDYB の機能	H/L	状 態
D7	D6	D5			
1	0	0	WAIT(Tx)	L	トランスミッタがバッファ・エンブティでない
				フローティング	トランスミッタがバッファ・エンブティ
1	0	1	WAIT(Rx)	L	レシーバにデータの用意ができていない
				フローティング	レシーバにデータの用意ができていない
1	1	0	RDY(Tx)	L	トランスミッタがバッファ・エンブティ
				H	トランスミッタがバッファ・エンブティでない
1	1	1	RDY(Rx)	L	レシーバにデータの用意ができていない
				H	レシーバにデータの用意ができていない

〈図29〉
ウェイト/レディ機能を用いる場合 (WR1, D7="1") の W/RDYA および W/RDYB の状態

って、SIOのチャンネルAだけしか使用しない場合でも、割り込みを用いるときには、チャンネルBのWR2に対してプログラミングを行う必要があります。

またステータス・アフェクト・ベクトル機能を用いる場合には、チャンネルBのWR1(ビット2)に対しても、プログラミングを行う必要があります。

ライト・レジスタ3 (WR3)

図31にライト・レジスタ3 (WR3) の構成を示します。このWR3にはレシーバの制御情報をセットします。

■ビット0 (イネーブル・レシーバ)

このビットが“1”であるとレシーバがイネーブルされ、レシーバの動作が可能となります。レシーバに関するプログラミングを全部し終わった後に、このビットを“1”にして、レシーバをイネーブルします。

■ビット1 (シンク・キャラクタのロードを禁止する)


同期モードにおいて、このビットが“1”であると、シンク・キャラクタ (WR6およびWR7のデータ・パターン) が受信されても、レシーバ・バッファ (受信データ FIFO) にはロードされません。

このビットはリーディング・シンク (メッセージの先頭のシンク・キャラクタ)、およびアイドル・シンク (メッセージの中にあるシンク・キャラクタ) を受信キャラクタから除外するのに用います。

■ビット2 (アドレス・サーチ・モード)

このビットはSDLCモードにおいてのみ用いられます。このビットが“1”であると、SIOはアドレス・サーチ・モードに入り、WR6にセットされたアドレス・フィールドを持つメッセージ、またはグローバル

〈図30〉 ライト・レジスタ2 (WR2) の構成




ステータス・アフェクト・ベクトル時のベクトル変更	チャンネル			割り込み要因	
	D7	D6	D5		
ステータス・アフェクト・ベクトル時のベクトル変更	0	0	0	B	トランスミッタ・バッファ・エンブティ
	0	0	1	B	外部/ステータス割り込み
	0	1	0	B	レシーバ・キャラクタ・アベイラブル
	0	1	1	B	特殊受信状態
	1	0	0	A	トランスミッタ・バッファ・エンブティ
	1	0	1	A	外部/ステータス割り込み
	1	1	0	A	レシーバ・キャラクタ・アベイラブル
	1	1	1	A	特殊受信状態

・アドレス (FF16) を持つメッセージ以外のメッセージを無視します。

■ビット3 (レシーバCRCイネーブル)

このビットが“1”であると、受信シフトレジスタから受信データ FIFOに転送された最後のデータからCRC計算が開始されます。

〈図31〉 ライト・レジスタ3 (WR3) の構成



■ビット4 (エンター・ハント・フェーズ)

このビットが“1”であると、SIOはハント・フェーズ (Hunt Phase) に入ります。このハント・フェーズというのは、同期確立のためにレシーバがシンク・キャラクタ (同期モード)、またはフラグ (SDLCモード) をサーチしている時期のことです。

リセットすると、SIOは自動的にこのハント・フェーズに入ります。しかしながら、何らかの理由により同期状態を失ったとき (同期モード) または SDLCモードにおいて、受信中のデータが不要になったときなどに、このビットをセットすることにより、同期の再確立をはかったり (同期モード)、次のメッセージの受信に備えたりする (SDLCモード) ことができます。

なお、同期が確立したり (同期モード)、フラグを検出すると、このハント・フェーズは自動的に解除されます。

■ビット5 (オート・イネーブル)

このビットを“1”にすると、オート・イネーブル機能が選択され、 \overline{CTS} 入力=“L”によりトランスミッタがイネーブルされ、 \overline{DCD} 入力=“L”により、レシーバがイネーブルされます。

この場合、トランスミッタ・イネーブル・コマンド (WR5のビット3)、およびレシーバ・イネーブル・コマンド (WR3のビット0) は不要か? というところではなく、これらのコマンドを出していても、トランスミッタ・イネーブル・コマンド、およびレシーバ・イネーブル・コマンドは必要です。

なお、オート・イネーブル状態では、トランスミッタ、またはレシーバがイネーブルされているときに、 \overline{CTS} または \overline{DCD} 入力により、外部からトランスミッタ、またはレシーバのイネーブル状態を制御することができます。

■ビット6, 7 (受信キャラクタ長)


これら2ビットにより受信キャラクタ長を指定します。指定できるのは5~8ビット/キャラクタです。

なお、受信キャラクタ長が7ビット以下の場合には、データは右詰めにされて、受信データ FIFO に入ります。

ライト・レジスタ4 (WR4)

図32にライト・レジスタ4 (WR4) の構成を示します。この WR4 はトランスミッタ、およびレシーバ双方に共通なことからプログラミングするのに用いられます。

〈図32〉 ライト・レジスタ4 (WR4) の構成



■ビット0 (イネーブル・パリティ)

このビットが“1”であると、トランスミッタのパリティ・ジェネレータ、およびレシーバのパリティ・チェッカがイネーブルされます。送信時にはトランスミッタはデータの最後にパリティ・ビットを付加します。

受信時にはレシーバは受信キャラクタ長 (WR3のビット6, 7) で指定されたデータを受信した次のビットをパリティ・ビットとして取り扱います。受信キャラクタ長が8ビットである場合には、パリティ・ビットは受信データ FIFO には転送されませんが (できない)、7ビット以下の場合にはデータ・ビットの MSB 側にセットされて、受信データ FIFO に転送されます。


■ビット1 (パリティの極性)

このビットが“1”であるとパリティの極性は偶数 (Even) となり、“0”であると奇数 (Odd) となります。ビット0が“0”であるときには、このビットは無効です。

■ビット2, 3 (ストップ・ビット長)

これら2ビットにより、非同期モードにおけるストップ・ビット長を指定します。ただしこれら2ビットはモードの選択にも用いられ、ともに“0”であると同期モードまたは SDLCモードとなります。

〈図33〉 ライト・レジスタ 5 (WR5) の構成



■ビット 4, 5 (シンク・モード)

これら 2 ビットにより、同期モードにおけるシンク・キャラクタの数 (シングル/ダブル) の指定、外部同期モードの指定ならびに SDLC モードの指定を行います。

■ビット 6, 7 (クロックの倍率)

これら 2 ビットにより、送信クロックおよび受信クロックの倍率を設定します。4 種類のクロック倍率を指定できますが、送信クロックおよび受信クロックの倍率は同じでなければなりません。

なお同期モードまたは SDLC モードの場合には、×1 のクロック倍率を用いる必要があります。

ライト・レジスタ 5 (WR5)

図33にライト・レジスタ 5 (WR5) の構成を示します。この WR5 は主としてトランスミッタの制御に用いられますが、ビット 2 だけは例外で、レシーバの制御にも適用されます。

■ビット 0 (トランスミッタ CRC イネーブル)

このビットが "1" であると、トランスミッタの CRC ジェネレータがイネーブルされます。送信データが送信データ・バッファから送信シフトレジスタにロードされたときにこのビットが "1" であれば、そのデータに対して CRC 計算が行われます。

またこのビットが "1" であると、同期モードまたは SDLC モードにおいて、トランスミッタ・アンダラン状態になると、CRC が自動的に送信されます。

■ビット 1 (RTS: リクエスト・ツー・センド)

このビットを "1" にすると、SIO の $\overline{\text{RTS}}$ ピンの

状態は "L" になります。またこのビットを "0" にすると $\overline{\text{RTS}}$ ピンの状態は "H" になります。

非同期モードでは $\overline{\text{RTS}}$ ピンの状態が実際に "H" になるのは、送信バッファが空になったとき (トランスミッタ・バッファ・EMPTY) ですが、同期モードおよび SDLC モードでは送信バッファの状態に関係なく、このビットの状態にそのままになっています。

■ビット 2 (CRC-16/SDLC)

このビットにより CRC チェッカ/ジェネレータの多項式の選択を行います。このビットが "1" であると CRC-16 (同期モード) が選択され、"0" であると SDLC 多項式が選択されます。

■ビット 3 (イネーブル・トランスミッタ)

このビットが "1" であると、トランスミッタがイネーブルされます。

■ビット 4 (センド・ブ레이크)

このビットが "1" であると、送信データ・ライン (TxDA/TxDB) の状態が強制的にスペース状態 ("L") になります。

■ビット 5, 6 (送信キャラクタ長)

これら 2 ビットにより送信データのキャラクタ長を指定します。指定できるキャラクタ長は 6 ~ 8 ビット/キャラクタの 3 種類と、5 ビット/キャラクタです。SIO に対して送られる送信データは、右詰めになっている必要があります。

キャラクタ長が 6 ~ 8 ビットのとときには、ビット 5、および 6 により SIO はキャラクタ長を知ることができ、SIO に対して送られる送信データ中の不要のビットの値はいつでもよいのですが、キャラクタ長が 5 ビット以下の場合には、SIO は 5 ビット以下であることはわかるけれども、何ビットをデータとして解釈すればよいのかわかりません。

この問題を解決するために SIO では、キャラクタ長が 5 ビット以下のとときにはデータの中にキャラクタ長に関する情報を含めています。図34にキャラクタ長が 5 ビット以下の場合のデータ・フォーマットを示します。

この図からわかるように、ビット 4 ~ 7 によりキャラクタ長 (1 ~ 5 ビット) がわかるように、フォーマットされています。

■ビット 7 (DTR: データ・ターミナル・レディ)

このビットを "1" にすると、SIO の $\overline{\text{DTR}}$ ピンの状態が "L" になり、"0" にすると $\overline{\text{DTR}}$ ピンの状態

〈図34〉 キャラクタ長が5ビット以下の場合の送信データ・フォーマット

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀	キャラクタ長 (ビット)
1	1	1	1	0	0	0	D	1
1	1	1	0	0	0	D	D	2
1	1	0	0	0	D	D	D	3
1	0	0	0	D	D	D	D	4
0	0	0	D	D	D	D	D	5

は“H”になります。

ライト・レジスタ 6 (WR6)

図35にライト・レジスタ (WR6) の構成を示します。このレジスタには次のような情報がセットされます。



- ① 送信シンク・キャラクタ (シングル・シンクおよび外部同期の場合)
- ② 第1のシンク・キャラクタ (ダブル・シンクの場合)
- ③ 従局アドレス (SDLC モードの場合)

ライト・レジスタ 7 (WR7)


図36にライト・レジスタ 7 (WR7) の構成を示します。このレジスタには次のような情報がセットされます。

- ① 受信シンク・キャラクタ (シングル・シンクの場合)

〈図35〉 ライト・レジスタ 6 (WR6) の構成




〔シングル・シンクおよび外部同期〕



〔シングル・シンク〕



〔ダブル・シンク〕



〔SDLC〕

- ② 第2のシンク・キャラクタ (ダブル・シンクの場合)
 - ③ フラグ・パターン: 7E₁₆ (SDLC モードの場合)
- なお、外部同期のときにはこのレジスタは用いられません。図37に WR6 および WR7 の使われかたをまとめて示します。

リード・レジスタ


リード・レジスタ 0 (RR0)

図38にリード・レジスタ 0 (RR0) の構成を示します。この RR0 には送受信バッファの状態 (送信バッファ・エンプティ、受信バッファ・アベイラブル) および外部/ステータス割り込みの原因となりうる状態がセットされます。

ステータス・アフェクト・ベクトルと指定しないで割り込みを起こさせる場合には、割り込みルーチンの入口にてこのレジスタの内容を読み取り、割り込み要因をチェックする必要があります。また外部/ステータス割り込みが発生したときには、このレジスタを読んでその原因を知る必要があります。

さらに割り込みを使用せず、ポールド・モードで SIO をコントロールする場合には、このレジスタの内容により SIO の状態を知り、必要な処理を行う必要があります。

〈図36〉 ライト・レジスタ 7 (WR7) の構成



〈図37〉 WR6 および WR7 の使われかた

■ビット0 (受信キャラクタ・アベイラブル)

このビットは受信データ FIFO に1バイト以上のデータが用意されている場合にセット ("1") され、同 FIFO が完全に「空」であるとリセット ("0") されます。

■ビット1 (割り込み保留中)

このビットは SIO が割り込みを発生すべき何らかの状態を持っているときにセットされ、そうでない場合にはリセットされます。このビットはチャンネル A の RR0 においてのみ有効です。

■ビット2 (トランスミッタ・バッファ・エンプティ)

このビットは送信データ・バッファが「空」であるとセットされます。ただし同期モードおよび SDLC モードにおいて、CRC が送信される際にはセットされません。送信データ・バッファにデータをロードするとこのビットはリセットされます。SIO はリセットされると、このビットをセットします。

■ビット3 (DCD: データ・キャリア・デテクト)

このビットは SIO の $\overline{DCDA}/\overline{DCDB}$ ピンの状態を示しています。 $\overline{DCDA}/\overline{DCDB}$ ピンの状態が "L" であれば "1" となり、"H" であれば "0" となります。

これらのピンの状態は常に読み込み可ですが、外部/ステータス割り込みが発生すると、これらのピンの状態はラッチされ、以後状態が変化してもこのビットの値は変わりません。

$\overline{DCDA}/\overline{DCDB}$ の状態変化により外部/ステータス・割り込みが発生したときには、その変化が L → H であるときにはこのビットは "0" となり、H → L のときには "1" となります。


前述のラッチ状態を解除し、その時点の $\overline{DCDA}/\overline{DCDB}$ ピンの状態を知りたいときには、リセット外部/ステータス割り込みコマンド (WR0: 10₁₆) を出した後に、この RR0 を読み込みます。この項の説明は DCD だけに限らず、他の外部/ステータス割り込みの要因となる状態についても適用されます。

■ビット4 (シンク/ハント: Sync/Hunt)

このビットの意味は SIO がプログラミングされている通信モードに応じて異なります。したがって通信モードごとにこのビットの意味を説明します。

●非同期モード: 非同期モードではこのビットは単に SIO の \overline{SYNC} ピンの状態または状態変化を示します。

〈図38〉 リード・レジスタ 0 (RR0) の構成



●外部同期モード: 外部同期モードでは SIO の \overline{SYNC} ピンは入力となり、このピンには外部同期検出ロジックからの同期確立信号が接続されます。したがってこのビットには同信号の状態または状態変化がセットされます。

●内部同期モード: 内部同期モードでは、エンター・ハント・フェーズ・コマンド (WR3 のビット 4) によりこのビットはセット ("1") され、SIO がシンク・キャラクタを検出して同期確立ができたときに、リセット ("0") されます。

●SDLC モード: SDLC モードの場合にも、エンター・ハント・フェーズ・コマンドにより、このビットはセットされます。そしてオープニング・フラグを検出すると、このビットはリセットされます。

■ビット5 (CTS: クリヤ・ツー・センド)

このビットの意味は、DCD を CTS に読み変えればビット 3 の説明がそのまま適用できます。

■ビット6 (トランスミッタ・アンダラン/EOM)

SIO がリセットされると、このビットはセット状態 ("1") になります。そしてリセット・トランスミッタ・アンダラン/EOM ラッチ・コマンド (WR0, D₆=1, D₇=1) を出すと、リセットされます。さらにトランスミッタ・アンダラン状態が発生すると、このビットはセットされ、同時に外部/ステータス割り込みが発生します。

このビットは同期モードおよび SDLC モードにおける送信動作の終結、つまり CRC の送信を行うのに用いられます。同期モードではこのビットがセットされているときに、トランスミッタ・アンダラン状態が発生しても外部/ステータス割り込みを起こさず、代わりにアイドル・シンク・キャラクタを送信してデー

データ・ラインの同期を維持します。

そしてトランスミッタ・バッファ・エンプティの割り込みが発生したときに、最後のデータ、たとえばE TXがすでに送信されていたような場合には、プログラムは前述のコマンドによりこのビットをリセットします。

このビットがリセットされていると、SIOは送信バッファにデータがなければCRC(2キャラクタ)を送信します。CRCを送り終わるとSIOはこのビットをセットし、外部/ステータス割り込みを発生します。

このときプログラムがSIOに対して何もデータをロードしなければ、SIOはアイドル・シンク・キャラクタを出し続けます。プログラムがデータ、たとえばパッド・キャラクタをロードすれば、SIOはそのキャラクタを送信し、これを送信し終わるとバッファ・エンプティの割り込みを発生します。

SDLCモードではこのビットがセットされているときに、トランスミッタ・バッファ・エンプティの状態であると、SIOはフラグを送信し続けます。しかしながら、SDLCモードでは同期モードの場合のようなアイドル・キャラクタという概念がありませんので、最初のデータをロードしたときに、このビットをリセットしておきます。

このビットがリセットされていると、SIOはトランスミッタ・アンダーラン状態になったときにCRCを送信し、同時にこのビットをセットして外部/ステータス割り込みを発生します。CRCが完全に送信し終わると、SIOはバッファ・エンプティの割り込みを発生します。ここで送信割り込みをリセットするコマンド(WR0, コマンド5)を出し、SIOに対して何もデ

ータをロードしなければクロージング・フラグが送信されます。

■ビット7 (ブ레이크/アボート)

このビットは非同期モードでは、ブ레이크状態検出の意味を持ち、SDLCモードでは、アボート・シーケンスの意味を持ちます。

SIOはブ레이크状態を検出すると、このビットをセットし、外部/ステータス割り込みを発生します。割り込みルーチンが、リセット外部/ステータス・コマンドを出すことにより、ブ레이크検出状態をクリアしておく、ブ레이크状態が解除されたときにも、外部/ステータス割り込みを発生します。

SDLCモードにおいては、アボート・シーケンスを検出すると、このビットをセットして外部/ステータス割り込みを発生します。割り込みルーチンがリセット外部/ステータス割り込みコマンドを出しておけば、アボート状態が解除されたときも、外部/ステータス割り込みが発生します。

リード・レジスタ1 (RR1)

図39にリード・レジスタ1 (RR1) の構成を示します。このレジスタには、特殊受信状態割り込みの原因と、SDLCモードにおけるIフィールドのレジデュ(Residue: 半端なビット)・コードがセットされます。

■ビット0 (全部送信し終わった: All Sent)


非同期モードにおいて、全キャラクタの送信が終わり、SIO中に送信データがまったくなくなったときにこのビットはセットされます。同期モードおよびSDLCモードでは、このビットは常にセットされています。

■ビット1~3 (レジデュ・コード0~2)


これらのビットはSDLCモードにおけるIフィールドの最後の半端なビット数を示す3ビットのコードであり、レジデュ・コード (Residue Code) と呼びます。通常の場合、受信するビット数の総和はキャラクタ長の整数倍ですが、整数倍でなかった場合、このレジデュ・コードにより最後の半端なビット数を示します。

このレジデュ・コードが有効であるのは、エンド・オブ・フレーム状態 (RR1のビット7) にあるときだ

〈図39〉 リード・レジスタ1 (RR1) の構成



〈図40〉 リード・レジスタ 2 (RR2) の構成



けです。図39にはキャラクタ長が8ビットである場合のレジデュー・コードが示されています。

■ビット 4 (パリティ・エラー)

このビットはパリティがイネーブルされているときに (WR4 のビット 0)、受信データ中にパリティ・エラーが検出されるとセットされます。このビットは SIO 内部でラッチされ、いったんエラーが検出されると、リセット・エラー・コマンド (WR0 のコマンド 6) が出されるまで、その状態を保ちます。

したがってメッセージを全部受信し終わってから、その中にパリティ・エラーが検出されたデータがあったか否かをチェックすることができます。

■ビット 5 (オーバラン・エラー)

このビットは 3 キャラクタのデータが受信データ FIFO に存在するときに、さらに次のデータが受信されるとエラー FIFO にセットされます。このビットが実際に RR1 中にセットされるのは、エラー FIFO にこのビットがセットされているデータが読み取られたときです。

このエラー状態はラッチされますので、リセット・エラー・コマンドが出されるまでリセットされません。


■ビット 6 (CRC/フレーミング・エラー)

非同期モードでは、受信データにフレーミング・エラーが検出されると、このビットがセットされます。同期モードおよび SDLC モードでは、このビットはそれまでに受信されたデータに対する CRC チェック結果が示されています。これらの状態はラッチされず、キャラクタが受信されるごとに変化します。

■ビット 7 (エンド・オブ・フレーム)

このビットは SDLC モードにおいてのみ用いられ、受信データ中にクロージング・フラグが検出されたことを示します。このビットはリセット・エラー・コマンドにより、リセットされますが、次のフレームの最初のキャラクタを受信することにより、リセットされ

〈図42〉 SIO のループ・バック構成



ます。

リード・レジスタ 2 (RR2)

図40にリード・レジスタ 2 (RR2) の構成を示します。このレジスタに対する読み取りはチャンネル B にのみ有効です。ステータス・アフェクト・ベクトルでないときには、このレジスタの内容はチャンネル B の WR2 の内容と一致します。

ステータス・アフェクト・ベクトルのときには、その時点で保留中の割り込みのうち、最高の優先順位を持つ割り込みベクトルがセットされます。保留割り込みがない場合には、 $V_3="0"$ 、 $V_2="1"$ 、 $V_1="1"$ となります。




*








以上で Z80 SIO のコントロール・コマンドの説明を終わりますが、図41に WR0~7、および RR0~2 の各レジスタをまとめておきます。

Z80 SIO のプログラミング

ここでは SIO の送信データ・ライン (TxDA) と受信データ・ライン (RxDA)、 \overline{RTSA} と \overline{CTSA} 、 \overline{DTRA} と \overline{DCDA} を互いに接続したループ・バック構成により、SIO を実際に動作させるプログラム例をいくつか示します。

図42に本項で示すプログラム (Prog ①~⑤, ⑦) が動作するための構成を示します。なお、Prog ⑥ が動作するための構成については、同プログラムの説明の





〈Prog 1〉 Z80 CTC を用いたボーレート・ジェネレータ

```

;
;           SIMPLE BAUD RATE GENERATOR
;
; THIS BAUD RATE GENERATOR USES Z80 CTC CHANNEL 1 AND
; OUTPUTS CLOCK OF WHICH FREQUENCY IS 9600 X 16.
; INPUT CLOCK FREQUENCY TO CTC CHANNEL 1 IS 1.536 MHZ.
; CTC CHANNEL 1 IS PROGRAMMED AS COUNTER MODE.
;
0009      CTC1      EQU      09H           ; CTC CHANNEL 1 ADDRESS
;
;           ORG      2000H
2000      3E 47      LD      A,47H       ; INHIBIT INTERRUPT
;           ; COUNTER MODE
;           ; LOAD TIME CONSTANT
;           ; RESET
2002      D3 09      OUT     (CTC1),A    ; MODE WORD TO CTC CHNL 1
2004      3E 0A      LD      A,10       ; TIME CONSTANT=10
2006      D3 09      OUT     (CTC1),A    ; LOAD TIME CONSTANT
;
;           BAUD RATE GENERATOR BEGINNS RUNNING
;
;           END
    
```

項にて述べます。

以下に示すプログラムでは Z80 CTC のチャンネル 1 をカウンタ・モードとしてプログラムし、その出力を SIO の送信クロック (TxCA) および受信クロック (RxCA) として用いています。Prog 1 に CTC によるボーレート・ジェネレータを示します。

このプログラムは CTC のチャンネル 1 をカウンタ・モードに設定し、その入力クロック (CLK1 = 1.536 MHz) を 10 分の 1 しています。したがって、チャンネル 1 の出力 (ZC/TO1) には 153.6kHz (9600 × 16Hz) のパルスが得られます。このパルスは SIO を非同期モードに設定し、16 倍のクロックにて 9600BPS で動作させるための入力クロックとなります。


SIO を同期モード、または SDLC モードで動作させるときには、CTC のタイム・コンスタントを 160 とすることにより、その出力として 9600Hz のパルスが得られ、これを SIO の送・受信クロックとして用います。

SIO ループ・バック・テスト (非同期モード、ポーリング)

SIO を非同期モードに設定し、割り込みを用いず、ポーリングによりデータのループ・バック・テストを行う例を Prog 2 に示します。また図 43 にこのプログラムのフロー・チャートを示します。

このプログラムはまずボーレート・ジェネレータ (CTC) をセットアップします。この部分は Prog 1 とまったく同じです。次にプログラムは SIO をイニシャライズし、データ (レジスタ B) をセットアップした後にループ・バック・テストに入ります。

〈図 43〉 Prog 2 のフロー・チャート (SIO ループ・バック・テスト, 非同期モード, ポーリング)



<Prog 2> Z80 SIO ループ・バック・テスト (非同期モード, ポーリング)

```

;      Z80 SIO LOOP BACK TEST (ASYNC,POLLING)
;
;      THIS PROGRAM TRANSMITS DATA TO SIO CHANNEL A
;      AND RECEIVES LOOP-BACKED DATA FROM THE SAME
;      CHANNEL.
;
0009      CTC1      EQU      09H          ;CTC CHANNEL 1
;
0004      SIOAD     EQU      04H          ;SIO CHANNEL A DATA
0005      SIOAC     EQU      SIOAD+01H   ;SIO CHANNEL A CONTROL
0006      SIOBD     EQU      SIOAC+01H   ;SIO CHANNEL B DATA
0007      SIOBC     EQU      SIOBD+01H   ;SIO CHANNEL B CONTROL
;
0000      ASEG
          ORG      2000H
2000      F3        BEGIN:  DI          ;DISABLE INTERRUPT
2001      31 208E   LD      SP,STACK  ;SET STACK POINTER
;      SET UP BAUD RATE GENERATOR
2004      3E 47    LD      A,47H      ;MODE WORD FOR CTC
2006      D3 09    OUT     (CTC1),A    ;LOAD MODE WORD TO CTC
2008      3E 0A    LD      A,10      ;SET TIME CONSTANT
200A      D3 09    OUT     (CTC1),A    ;LOAD TIME CONSTANT
;      INITIALIZE SIO CHANNEL A
200C      21 2045  LD      HL,SIOACC  ;LOAD COMMAND ADDRESS
200F      06 09    LD      B,SIOACL-SIOACC ;LOAD COMMAND LENGTH
2011      0E 05    LD      C,SIOAC   ;LOAD SIO A CTL ADRS
2013      ED B3    OTIR          ;LOAD COMMAND TO SIO
;      SET UP DATA AND SIO A DATA PORT ADDRESS
;      B=DATA TO BE TRANSMITTED
;      C=SIO CHANNEL A DATA ADDRESS
2015      06 00    LD      B,0      ;SET UP DATA (00H)
2017      0E 04    LD      C,SIOAD   ;LOAD DATA ADDRESS
;      TRANSMIT DATA
2019      DB 05    XMIT:  IN      A,(SIOAC) ;READ RRO
201B      CB 57    BIT     2,A      ;TX BUFFER EMPTY ?
201D      28 FA    JR      Z,XMIT   ;NO,XMIT
201F      ED 41    OUT     (C),B      ;TRANSMIT DATA
;      RECEIVE DATA
2021      DB 05    RECV:  IN      A,(SIOAC) ;READ RRO
2023      CB 47    BIT     0,A      ;RX CHAR. AVAILABLE ?
2025      28 FA    JR      Z,RECV   ;NO,RECV
2027      3E 01    LD      A,1      ;TO ACCESS RR1
2029      D3 05    OUT     (SIOAC),A ;
202B      DB 05    IN      A,(SIOAC) ;READ RR1
202D      E6 70    AND     70H      ;ANY ERROR DETECTED ?
202F      20 08    JR      NZ,ERROR ;YES,ERROR
2031      ED 78    IN      A,(C)    ;READ LOOP BACKED DATA
2033      B8      CP      B      ;DATA OK ?
2034      20 0E    JR      NZ,DERROR ;NO,DERROR
2036      04      INC     B      ;UPDATE DATA
2037      18 E0    JR      XMIT     ;GO AND TEST NEXT DATA
;
2039      CB 77    ERROR: BIT     6,A      ;FRAMING ERROR ?
203B      20 05    JR      NZ,FERR   ;YES,FERR
203D      CB 6F    BIT     5,A      ;RX OVERRUN ERROR ?
203F      20 02    JR      NZ,OERR   ;YES,OERR
;      PARITY ERROR DETECTED
2041      76      PERR:  HALT          ;
;      FRAMING ERROR DETECTED
2042      76      FERR:  HALT          ;
;      OVERRUN ERROR DETECTED
2043      76      OERR:  HALT          ;
;

```

(次ページへつづく)

```

; DATA ERROR DETECTED
2044 76 DERROR: HALT ;
;
; SIO CHANNEL A COMMAND CHAIN
2045 18 SIOACC: DB 18H ;WR0 CHANNEL RESET
2046 01 DB 01H ;WR0 POINTS WR1
2047 00 DB 00H ;WR1 DISABLE ALL INTERRUPTS
2048 03 DB 03H ;WR0 POINTS WR3
2049 C1 DB 0C1H ;WR3 RX 8 BITS/CHARACTER
; RX ENABLE
204A 04 DB 04H ;WR0 POINTS WR4
204B 47 DB 47H ;WR4 X16 CLOCK
; 1 STOP BIT
; EVEN PARITY
; ENABLE PARITY
204C 05 DB 05H ;WR0 POINTS WR5
204D EA DB 0EAH ;WR5 DTR ON
; TX 8 BITS/CHARACTER
; TX ENABLE
; RTS ON

;
204E SIOACL EQU $ ;END OF SIOACC
;
204E DS 64 ;STACK AREA
208E STACK EQU $ ;
;
;
END

```

プログラムはまず SIO の RR0 を読み、トランスミッタ・バッファ・エンピティになるのを待ち、そうであれば(RR0のビット2="1")レジスタB中のデータを送信します。

次にプログラムは SIO の RR0 を読み、レシーバにデータが用意されるのを待ちます。レシーバにデータがそろう(RR0のビット0="1")と、RR1を読み取り、エラーが発生したか否かをチェックします。エラーがあれば(RR0のビット4~6)エラー・ルーチンへとびエラーの詳細をチェックします。

エラーがなければ、受信データ・レジスタからデータを読み取り、それが送信したデータと一致することをチェックし、一致していればデータを1だけ進めて、再度データを送信しに行きます。

図44に Prog ② における、SIO のイニシャライゼーション・コマンド・チェーンを示します。このコマンド・チェーンでは WR3 に対してコマンドを書き込むのと同時にレシーバをイネーブルしていますが、一般的にはレシーバに対するコマンドをすべて出してから、それをイネーブルするのが安全なやりかたであり、こ

〈図44〉
Prog ② のイニシャライゼーション・コマンド・チェーン
(非同期モード、ポーリング)

レジスタ	コマンド (16進数)	コマンドのビット・パターン								説明
		7	6	5	4	3	2	1	0	
WR 0	18	0	0	0	1	1	0	0	0	リセット・チャンネル
WR 0	01	0	0	0	0	0	0	0	0	WR1をポイント
WR 1	00	0	0	0	0	0	0	0	0	割り込みをディスエーブル
WR 0	03	0	0	0	0	0	0	0	1	WR3をポイント
WR 3	C1	1	1	0	0	0	0	0	0	受信8ビット/キャラクタ レシーバ・イネーブル
WR 0	04	0	0	0	0	0	0	1	0	WR4をポイント
WR 4	47	0	1	0	0	0	0	1	1	クロック倍率=16 ストップ・ビット=1ビット 偶数パリティ イネーブル・パリティ
WR 0	05	0	0	0	0	0	0	1	0	WR5をポイント
WR 5	EA	1	1	1	0	1	0	1	0	DTR ON 送信8ビット/キャラクタ トランスミッタ・イネーブル RTS ON

	レジスタ	コマンド (16進数)	コマンドのビット・パターン	説明
			7 6 5 4 3 2 1 0	
チャ ネ ル A	WR 0	18	0 0 0 1 1 0 0 0	リセット・チャンネル
	WR 0	01	0 0 0 0 0 0 0 1	WR1をポイント
	WR 1	13	0 0 0 1 0 0 1 1	受信キャラクタ割り込み可 送信割り込み可 外部/ステータス割り込み可
	WR 0	03	0 0 0 0 0 0 1 1	WR3をポイント
	WR 3	C1	1 1 0 0 0 0 0 1	受信8ビット/キャラクタ レシーバ・イネーブル
	WR 0	04	0 0 0 0 0 1 0 0	WR4をポイント
	WR 4	47	0 1 0 0 0 1 1 1	クロック倍率=16 ストップ・ビット=1ビット 偶数パリティ イネーブル・パリティ
	WR 0	05	0 0 0 0 0 1 0 1	WR5をポイント
	WR 5	EA	1 1 1 0 1 0 1 0	DTR ON 送信8ビット/キャラクタ トランスミッタ・イネーブル RTS ON
	チャ ネ ル B	WR 0	18	0 0 0 1 1 0 0 0
WR 0		01	0 0 0 0 0 0 0 1	WR1をポイント
WR 1		04	0 0 0 0 0 1 0 0	ステータス・アフェクト・ベクトル
WR 0		02	0 0 0 0 0 0 1 0	WR2をポイント
WR 2		××	××××××××	割り込みベクトル

〈図45〉

Prog ③ のイニシャライゼーション・コマンド・チェーン
(非同期モード、割り込み駆動型)

のコマンド・チェーンでは WR4 以降にレシーバをイネーブルするのが正しいやりかたです。

このことはこれ以降に示す、すべてのプログラムに対していえます。ただし、本項で示す、ループ・バック・テストに関する限り、WR3 に対するコマンドを書き込むのと同時にレシーバをイネーブルしたとしてもなんらの支障はありません。

ここで示すすべてのプログラムの動作は、筆者の自作の Z80 コンピュータにおいて検証済みです。

SIO ループ・バック・テスト (非同期モード、割り込み駆動型)

Prog ③ に割り込みを使用した非同期モードのループ・バック・テストを示します。このプログラムでは、Z80 CPU のモード 2 割り込みを使用しており、かつ SIO ではステータス・アフェクト・ベクトル機能を用いています。

図45に Prog ③ における SIO のイニシャライゼーション・コマンド・チェーンを示します。このコマンド・チェーンにおいて、図44のコマンド・チェーン(非同期モード、ポーリング)と異なる点は、チャンネル A の WR3 に対するコマンドと、割り込みベクトルをロードするために、チャンネル B に対してもコマンドを送る必要がある点です。

このプログラムの動作は次のとおりです。プログラムはまず Z80 CPU のインタラプト・レジスタをセットし、ついでモード 2 割り込みを使うことを宣言します。次にポーレート・ジェネレータをセットアップし、SIO のチャンネル A およびチャンネル B に対して、コマンド・チェーンをロードし、データをセットアップした後に CPU の割り込みをイネーブルし、永久ループに入ります。

この後最初に何が起こるかという点、外部/ステータス割り込みが発生します。この理由はイニシャライゼーション・コマンド中の WR3 に外部/ステータス割り込み可とセットしており、かつ WR5 により DTR および RTS を ON にしているからです。

図42からわかるように、SIO の \overline{DTRA} は \overline{DCDA} に、 \overline{RTSA} は \overline{CTSA} に接続されていますので、 \overline{DTRA} または \overline{RTSA} が "L" になると SIO は外部/ステータス割り込みが発生します (SIO はリセットされると、 \overline{DTRA} および \overline{RTSA} を "H" にする)。

したがって、プログラムのコントロールはまずチャンネル A の外部/ステータス割り込みルーチンである I05 にきます。このルーチンでは外部/ステータス割り込みをリセットし、RR0 を読み、CTS が "1" であることを確認した後に、レジスタ D 中の送信データを出力し、これを 1 だけ更新します。

<Prog ③> SIO ループ・バック・テスト (非同期モード, 割り込み駆動型)

```

;      Z80 SIO LOOP BACK TEST (ASYNC, INTERRUPT DRIVEN)
;
;      THIS PROGRAM TRANSMITS DATA TO SIO CHANNEL A
;      AND RECEIVES LOOP-BACKED DATA FROM THE SAME
;      CHANNEL.
;
0009      CTC1      EQU      09H          ; CTC CHANNEL 1
;
0004      SIOAD     EQU      04H          ; SIO CHANNEL A DATA
0005      SIOAC     EQU      SIOAD+1     ; SIO CHANNEL A CONTROL
0006      SIOBD     EQU      SIOAC+1     ; SIO CHANNEL B DATA
0007      SIOBC     EQU      SIOBD+1     ; SIO CHANNEL B CONTROL
;
0000      ASEG
          ORG      2000H
2000      F3        BEGIN:  DI          ; DISABLE INTERRUPT
2001      31 20AB   LD      SP,STACK   ; SET STACK POINTER
2004      3E 20     LD      A,20H      ; SET INTERRUPT REGISTER
2006      ED 47     LD      I,A        ;
2008      ED 5E     IM      2          ; SET MODE 2 INTERRUPT
;      SET UP BAUD RATE GENERATOR
200A      3E 47     LD      A,47H      ; MODE WORD FOR CTC
200C      D3 09     OUT     (CTC1),A    ; LOAD MODE WORD TO CTC
200E      3E 0A     LD      A,10      ; SET TIME CONSTANT
2010      D3 09     OUT     (CTC1),A    ; LOAD TIME CONSTANT
;      INITIALIZE SIO CHANNEL A
2012      21 205D   LD      HL,SIOACC   ; LOAD COMMAND ADDRESS
2015      06 09     LD      B,SIOACL-SIOACC ; LOAD COMMAND LENGTH
2017      0E 05     LD      C,SIOAC    ; LOAD SIO A CTL ADRS
2019      ED B3     OTIR          ; LOAD COMMAND TO SIO A
;      INITIALIZE SIO CHANNEL B FOR INTERRUPT
201B      06 05     LD      B,SIOBCL-SIOBCC ; LOAD COMMAND LENGTH
201D      0E 07     LD      C,SIOBC    ; LOAD SIO B CTL ADRS
;      NOTE THAT HL POINTS SIOBCC NOW.
201F      ED B3     OTIR          ; LOAD COMMAND TO SIO B
;      SET UP DATA AND SIO A DATA ADDRESS
;      D=DATA TO BE TRANSMITTED
;      E=DATA TO BE EXPECTED
;      C=SIO CHANNEL A DATA ADDRESS
2021      11 0000   LD      DE,0        ; SET UP DATA
2024      0E 04     LD      C,SIOAD    ; LOAD SIO A DATA ADRS
;      NOW TEST BEGINS
2026      FB       EI          ; ENABLE INTERRUPT
2027      18 FE     JR      $        ; LOOP ETERNALLY
;
;      CHANNEL A TRANSMITTER BUFFER EMPTY INTERRUPT
2029      ED 51     I04:  OUT     (C),D    ; TRANSMIT DATA
202B      14       INC     D          ; UPDATE DATA
;      RE-ENABLE INTERRUPT AND RETURN
202C      FB       IEXIT: EI        ; RE-ENABLE INTERRUPT
202D      ED 4D     RETI          ;
;
;      CHANNEL A EXTERNAL STATUS INTERRUPT
202F      3E 10     I05:  LD      A,10H    ; RESET EXTERNAL INT
2031      D3 05     OUT     (SIOAC),A    ;
2033      DB 05     IN      A,(SIOAC)   ; READ RRO
2035      CB 6F     BIT     5,A        ; CTS ON ?
2037      28 F3     JR      Z,IEXIT    ; NO, IEXIT
2039      ED 51     OUT     (C),D      ; TRANSMIT FIRST DATA
203B      14       INC     D          ; UPDATE DATA
203C      18 EE     JR      IEXIT    ;
;

```



```

; CHANNEL A RECEIVE CHARACTER AVAILABLE INTERRUPT
203E ED 78 I06: IN A, (C) ; READ DATA FROM SIO
2040 BB CP E ; DATA OK ?
2041 20 03 JR NZ, DERROR ; NO, DERROR
2043 1C INC E ; UPDATE DATA EXPECTED
2044 18 E6 JR IEXIT ;
;
; DATA ERROR
2046 76 DERROR: HALT ;
;
; CHANNEL A SPECIAL RECEIVE CONDITION
2047 3E 01 I07: LD A, 1 ; TO ACCESS RR1
2049 D3 05 OUT (SIOAC), A ; SELECT RR1
204B DB 05 IN A, (SIOAC) ; READ RR1
204D CB 77 BIT 6, A ; FRAMING ERROR ?
204F 20 09 JR NZ, FERR ; YES, FERR
2051 CB 6F BIT 5, A ; RX OVERRUN ?
2053 20 06 JR NZ, OERR ; YES, OERR
2055 CB 67 BIT 4, A ; PARITY ERROR ?
2057 20 03 JR NZ, PERR ; YES, PERR
;
; SIO ERROR
2059 76 HALT ; SIO ERROR
;
; FRAMING ERROR
205A 76 FERR: HALT ;
;
; RX OVERRUN ERROR
205B 76 OERR: HALT ;
;
; PARITY ERROR
205C 76 PERR: HALT ;
;
; SIO CHANNEL A COMMAND CHAIN
205D 18 SIOACC: DB 18H ; WR0 CHANNEL RESET
205E 01 DB 01H ; WR0 POINTS WR1
205F 13 DB 13H ; WR1 INT ON ALL RX CHRACTERS
; TX INT ENABLE
; EXT INT ENABLE
2060 03 DB 03H ; WR0 POINTS WR3
2061 C1 DB 0C1H ; WR3 RX 8 BITS/CHARACTER
; RX ENABLE
2062 04 DB 04H ; WR0 POINTS WR4
2063 47 DB 47H ; WR4 X16 CLOCK
; 1 STOP BIT
; PARITY EVEN
; PARITY ENABLE
2064 05 DB 05H ; WR0 POINTS WR5
2065 EA DB 0EAH ; WR5 DTR ON
; TX 8 BITS/CHARACTER
; TX ENABLE
; RTS ON
;
2066 SIOACL EQU $ ; END OF SIOACC
;
; SIO CHANNEL B COMMAND CHAIN
2066 18 SIOBCC: DB 018H ; WR0 CHANNEL RESET
2067 01 DB 01H ; WR0 POINTS WR1
2068 04 DB 04H ; WR1 STATUS AFFECTS VECTOR
2069 02 DB 02H ; WR0 POINTS WR2
206A F0 DB INTV-BEGIN ; WR2 INTERRUPT VECTOR
;
206B SIOBCL EQU $ ; END OF SIOBCC
;
;
206B DS 64 ; STACK AREA
20AB STACK EQU $ ;
;

```

(次ページへつづく)

<Prog 1> SIO ループ・バック・テスト (同期モード, 割り込み駆動型)

```

;      Z80 SIO LOOP BACK TEST (SYNC, INTERRUPT DRIVEN)
;
;      THIS PROGRAM TRANSMITS DATA TO SIO CHANNEL A
;      IN SYNCHRONOUS MODE AND RECEIVES DATA FROM THE
;      SAME CHANNEL.
;
0009      CTC1      EQU      09H      ; CTC CHANNEL 1
;
0004      SIOAD     EQU      04H      ; SIO CHANNEL A DATA
0005      SIOAC     EQU      SIOAD+1  ; SIO CHANNEL A CONTROL
0006      SIOBD     EQU      SIOAC+1  ; SIO CHANNEL B DATA
0007      SIOBC     EQU      SIOBD+1  ; SIO CHANNEL B CONTROL
;
0016      SYNC     EQU      16H      ; SYNC CHARACTER
;
2400      BUFFER   EQU      2400H     ; RECV. CHAR. BUFFER
;
0000      ASEG
          ORG      2000H
2000      F3      BEGIN:  DI          ; DISABLE INTERRUPT
2001      31 2100 LD      SP,STACK  ; SET STACK POINTER
2004      3E 21   LD      A,21H    ; SET INTERRUPT REGISTER
2006      ED 47   LD      I,A      ;
2008      ED 5E   IM      2        ; SET MODE 2 INTERRUPT
;
          SET UP BAUD RATE GENERATOR
200A      3E 47   LD      A,47H    ; MODE WORD FOR CTC
200C      D3 09   OUT     (CTC1),A  ; LOAD MODE WORD TO CTC1
200E      3E A0   LD      A,160    ; SET TIME CONSTANT
          ; 9600 BAUD
2010      D3 09   OUT     (CTC1),A  ; LOAD TIME CONSTANT
;
          INITIALIZE SIO CHANNEL A
2012      21 20AE LD      HL,SIOACC  ; LOAD COMMAND ADDRESS
2015      06 0D   LD      B,SIOACL-SIOACC ; LOAD COMMAND LENGTH
2017      0E 05   LD      C,SIOAC   ; LOAD SIOA CTL ADRS
2019      ED B3   OTIR          ; LOAD COMMAND TO SIO
;
;
          INITIALIZE SIO CHANNEL B FOR INTERRUPT
201B      06 05   LD      B,SIOBCL-SIOBCC ; LOAD COMMAND LENGTH
201D      0E 07   LD      C,SIOBC   ; LOAD SIO B CTL ADRS
;
          NOTE THAT HL POINTS SIOBCC
201F      ED B3   OTIR          ; LOAD COMMAND TO SIO B
;
          SET UP DATA AND CONTROL FLAG
;
          D=DATA TO BE TRANSMITTED
;
          E=DATA TO BE EXPECTED
;
          B=CONTROL FLAG
;
          BIT 0 ONE CYCLE END
;
          BIT 1 FIRST CHARACTER TRANSMITTED
;
          BIT 2 SYNCHRONIZED
2021      11 0000 BEGIN0: LD      DE,0      ; SET UP DATA
2024      06 00   LD      B,0      ; RESET CONTROL FLAG
;
          NOW TEST BEGINS
2026      21 2400 LD      HL,BUFFER  ; LOAD BUFFER ADDRESS
2029      FB     EI          ; ENABLE INTERRUPT
202A      C3 202A JP      $        ; LOOP ETERNALLY
;
;
          CHANNEL A TRANSMITTER BUFFER EMPTY INTERRUPT
202D      CB 40   I04:  BIT      0,B      ; ONE CYCLE END ?
202F      C2 2051 JP      NZ,I041   ; YES, I041
2032      CB 48   BIT      1,B      ; FIRST CHARACTER ?
2034      C2 203D JP      NZ,I040   ; NO, I040
2037      CB C8   SET      1,B      ; SET FIRST CHARACTER
          ; TRANSMITTED
2039      3E 80   LD      A,80H    ; RESET TX CRC GEN.
203B      D3 05   OUT     (SIOAC),A  ;
203D      7A     I040: LD      A,D      ; LOAD DATA

```

```

203E D3 04 OUT (SIOAD),A ; TRANSMIT IT
2040 3E 05 LD A,05H ; TO ACCESS WR5
2042 D3 05 OUT (SIOAC),A ;
2044 3E EF LD A,0EFH ; ENABLE TX CRC
2046 D3 05 OUT (SIOAC),A ;
2048 14 INC D ; UPDATE DATA
2049 C2 204E JP NZ,IEXIT ; ONE CYCLE END ?
; NO,IEXIT
; SET ONE CYCLE END
204C CB C0 SET 0,B ; SET ONE CYCLE END
; EXIT FROM INTERRUPT
204E FB IEXIT: EI ; RE-ENABLE INTERRUPT
204F ED 4D RETI ;
;
2051 3E 05 I041: LD A,05H ; TO ACCESS WR5
2053 D3 05 OUT (SIOAC),A ;
2055 3E E0 LD A,0E0H ; DISABLE TRANSMITTER
; DROP RTS
2057 D3 05 OUT (SIOAC),A ;
2059 C3 204E JP IEXIT ;
;
; EXTERNAL STATUS INTERRUPT
205C DB 05 I05: IN A,(SIOAC) ; READ RRO
205E 4F LD C,A ; SAVE STATUS FOR LATER
205F 3E 10 LD A,10H ; RESET EXTERNAL INT
2061 D3 05 OUT (SIOAC),A ;
2063 79 LD A,C ; LOAD STATUS
2064 CB 67 BIT 4,A ; SYNCHRONIZED ?
2066 CA 2078 JP Z,I050 ; NO,I050
2069 CB 50 BIT 2,B ; ALREADY IN SYNC ?
206B C2 2078 JP NZ,I050 ; YES,I050
206E CB D0 SET 2,B ; SET IN SYNC
2070 3E 03 LD A,03H ; TO ACCESS WR3
2072 D3 05 OUT (SIOAC),A ;
2074 3E C1 LD A,0C1H ; DROP HUNT MODE
; ENABLE SYNC LOAD
2076 D3 05 OUT (SIOAC),A ;
2078 79 I050: LD A,C ; RELOAD STATUS
2079 CB 67 BIT 4,A ; CTS ON ?
207B CA 204E JP Z,IEXIT ; NO,IEXIT
207E CB 48 BIT 1,B ; FIRST CHAR. XMITTED ?
2080 C2 204E JP NZ,IEXIT ; YES,IEXIT
2083 C3 202D JP I04 ; GO AND TRANSMIT FIRST
; CHARACTER
;
; RECEIVE CHARACTER AVAILABLE INTERRUPT
2086 DB 04 I06: IN A,(SIOAD) ; READ DATA FROM 'SIO
2088 77 LD (HL),A ; STORE DATA INTO BUF.
2089 23 INC HL ; BUMP POINTER
208A CB 50 BIT 2,B ; IN SYNC ?
208C CA 204E JP Z,IEXIT ; NO,IEXIT
208F BB CP E ; DATA OK ?
2090 C2 20AB JP NZ,DERROR ; NO,DERROR
2093 1C INC E ; UPDATE DATA
2094 C2 204E JP NZ,IEXIT ; ONE CYCLE END ?
; NO,IEXIT
;
; END OF TEST
2097 C3 2000 JP BEGIN ; RE-DO FROM START
;
; SPECIAL RECEIVE CONDITION INTERRUPT
209A 3E 01 I07: LD A,01H ; TO ACCESS RR1
209C D3 05 OUT (SIOAC),A ;
209E DB 05 IN A,(SIOAC) ; READ RR1
20A0 CB 6F BIT 5,A ; RX OVERRUN ERROR ?
20A2 C2 20AC JP NZ,OERR ; YES,OERR
20A5 CB 67 BIT 4,A ; PARITY ERROR ?
20A7 C2 20AD JP NZ,PERR ; YES,PERR

```

```

; SIO ERROR
20AA 76 ; HALT ;
; DATA ERROR ;
; DERROR: HALT ;
; OVERRUN ERROR ;
20AC 76 ; OERR: HALT ;
; PARITY ERROR ;
20AD 76 ; PERR: HALT ;
;
; SIO CHANNEL A COMMAND CHAIN
20AE 18 SIOACC: DB 18H ; WR0 RESET CHANNEL
20AF 01 DB 01H ; WR0 POINTS WR1
20B0 13 DB 13H ; WR1 INT ON ALL RX CHAR.S
; TX INT ENABLE
; EXT INT ENABLE
20B1 03 DB 03H ; WR0 POINTS WR3
20B2 D3 DB 0D3H ; WR3 RX 8BITS/CHARACTER
; ENTER HUNT PHASE
; SYNC LOAD INHIBIT
; RX ENABLE
20B3 04 DB 04H ; WR0 POINTS WR4
20B4 13 DB 13H ; WR4 X1 CLOCK MODE
; 16 BITS SYNC CHAR.
; SYNC MODE
; PARITY EVEN
; ENABLE PARITY
20B5 06 DB 06H ; WR0 POINTS WR6
20B6 16 DB SYNC ; WR6 SYNC CHARACTER
20B7 07 DB 07H ; WR0 POINTS WR7
20B8 16 DB SYNC ; WR7 SYNC CHARACTER
20B9 05 DB 05H ; WR0 POINTS WR5
20BA EE DB 0EEH ; WR5 DTR ON
; TX 8 BITS/CHARACTER
; TX ENABLE
; RTS ON
;
; SIOACL EQU $ ;END OF SIOACC
;
; SIO CHANNEL B COMMAND CHAIN
20BB 18 SIOBCC: DB 018H ; WR0 RESET CHANNEL
20BC 01 DB 01H ; WR0 POINTS WR1
20BD 04 DB 04H ; WR1 STATUS AFFECTS VECTOR
20BE 02 DB 02H ; WR0 POINTS WR2
20BF F0 DB 0F0H ; WR2 INTERRUPT VECTOR
;
20C0 SIOBCL EQU $ ;END OF SIOBCC
;
20C0 DS 64 ;STACK AREA
2100 STACK EQU $ ;STACK FRAME
;
; ORG 21F0H
21F0 0000 INTV: DW 0 ;CH B TX BUFFER EMPTY
21F2 0000 DW 0 ;CH B EXTERNAL INT
21F4 0000 DW 0 ;CH B RX CHAR. AVAIL.
21F6 0000 DW 0 ;CH B SPECIAL RECV COND.
21F8 202D DW I04 ;CH A TX BUFFER EMPTY
21FA 205C DW I05 ;CH A EXTERNAL INT
21FC 2086 DW I06 ;CH A RX CHAR. AVAIL.
21FE 209A DW I07 ;CH B SPECIAL RECV COND.
;
;
END

```

ループ・バックしたデータがレシーバに入ると、チャンネルAの受信キャラクタ割り込みが発生し、プログラムのコントロールは受信キャラクタ割り込みルーチンである I06 にきます。この I06 ルーチンでは受信データ・バッファからデータを読み取り、それが期待すべきもの（レジスタE）であるか否かをチェックし、正しいデータであれば期待すべきデータを1だけ更新します。

送信バッファが「空」になると、チャンネルAのトランスミッタ・バッファ・エンプティ割り込みが発生し、プログラムのコントロールはその割り込みルーチンである I04 にきます。この I04 ルーチンでは次のデータを送信し、送信データを更新します。

受信キャラクタに何らかのエラーが検出されると、チャンネルAの特殊受信状態割り込みが発生し、プログラムのコントロールは、その割り込みルーチンである I07 にきます。このルーチンではRR1を読み取り、エラーの原因（フレーミング・エラー、オーバラン・エラー、パリティ・エラー）の識別を行います。図46にProg ③のフロー・チャートを示します(304ページ)。

SIO ループ・バック・テスト (同期モード、割り込み駆動型)

Prog ④ に同期モードでかつ割り込み駆動型のループ・バック・テストを示します。このプログラムではSIOは同期モードで動作しますので、送・受信クロッ

〈図47〉
Prog ④ のイニシャライゼーション・コマンド・チェーン
(同期モード、割り込み駆動型)

	レジスタ	コマンド (16進数)	コマンドのビット・パターン	説明
			7 6 5 4 3 2 1 0	
チャンネルA	WR 0	18	0 0 0 1 1 0 0 0	リセット・チャンネル
	WR 0	01	0 0 0 0 0 0 0 1	WR1をポイント
	WR 1	13	0 0 0 1 0 0 1 1	受信キャラクタ割り込み可 送信割り込み可 外部/ステータス割り込み可
	WR 0	03	0 0 0 0 0 0 1 1	WR3をポイント
	WR 3	D3	1 1 0 1 0 0 1 1	受信8ビット/キャラクタ エンター・ハント・モード シンク・キャラクタのロードを禁止 レシーバ・イネーブル
	WR 0	04	0 0 0 0 0 1 0 0	WR4をポイント
	WR 4	13	0 0 0 1 0 0 1 1	クロック倍率=1 16ビット・シンク・キャラクタ 同期モード 偶数パリティ パリティ・イネーブル
	WR 0	06	0 0 0 0 0 1 1 0	WR6をポイント
	WR 6	16	0 0 0 1 0 1 1 0	シンク・キャラクタ1
	WR 0	07	0 0 0 0 0 1 1 1	WR7をポイント
	WR 7	16	0 0 0 1 0 1 1 0	シンク・キャラクタ2
	WR 0	05	0 0 0 0 0 1 0 1	WR5をポイント
	WR 5	EE	1 1 1 0 1 1 1 0	DTR ON 送信8ビット/キャラクタ トランスミッタ・イネーブル RTS ON
	チャンネルB	WR 0	18	0 0 0 1 1 0 0 0
WR 0		01	0 0 0 0 0 0 0 1	WR1をポイント
WR 1		04	0 0 0 0 0 1 0 0	ステータス・アフェクツ・ベクトル
WR 0		02	0 0 0 0 0 0 1 0	WR2をポイント
WR 2		XX	XX XX XX XX	割り込みベクトル

クは1倍でなければなりません。

したがってボーレート・ジェネレータの CTC にロードするタイム・コンスタントは Prog ② および ③ の場合の16倍 (160) にして、9600Hz の出力を出すようにしてあります。またシンク・キャラクタはダブル・シンクとし、シンク・キャラクタ1、シンク・キャラクタ2として16₁₆を用いています。

プログラムはまず、CPU のインタラプト・レジスタをセットし、モード2割り込みを宣言し、ボーレート・ジェネレータをセットアップした後に SIO のチャンネルAおよびチャンネルBに対してイニシャライゼーション・コマンド・チェーンを送ります (図47)。

次にプログラムはデータをセットアップし、コントロール・フラグ (レジスタB) をリセットします。このコントロール・フラグは三つの状態を持っています。

- ① ビット0 : 1サイクル・エンド
- ② ビット1 : 最初のキャラクタを送信した
- ③ ビット2 : 同期が確立した

ビット0は256バイトのデータ (00₁₆~FF₁₆) を送信し終わった、という意味です。

次にプログラムはバッファ・ポインタ (HL) をセットし、割り込みをイネーブルし永久ループに入ります。バッファ・ポインタは受信データをバッファ・メモリにストアするためであり、このプログラムのデバッグ用に設けたものです。

最初に起こることは Prog ③ の場合と同じ理由により、外部/ステータス割り込みが発生します。チャンネルAの外部/ステータス割り込みルーチン (I05) では、RR0を読み取りコントロール・フラグに何も立っていないかつCTSが“1”のときには、送信割り込みルーチン (I04) にコントロールを移します。

この I04 ルーチンではコントロール・フラグに何も立っていないときには最初のデータを送信し、コントロール・フラグのビット1 (最初のデータを送信した) をセットし、送信データを更新した後に割り込みをイネーブルし、リターン (RETI) します。

送信バッファが「空」(エンプティ)になると、送信割り込みが発生し、送信割り込みルーチン (I04) が起動されます。このルーチンは次のデータを送信し、データを更新します。256バイトのデータの送信が終わると、このルーチンはコントロール・フラグのビット0を“1”にします。

SIOは最初のデータを送信する前に自動的に2個のシンク・キャラクタを送信します。これを受け取るとレシーバは、同期が確立したという意味の外部/ステータス割り込みを発生します。

外部/ステータス割り込みルーチンでは RR0 を読み取り、そのビット4 (シンク/ハント) を調べ、こ

れが“1”であればコントロール・フラグのビット2 (同期が確立した) をセットし、SIOのWR3に対してコマンドを送り、ハント・モードをリセットします。またこのとき同時にシンク・キャラクタのロードをイネーブルします。これによりテスト・データの16₁₆も受信キャラクタとして取り扱われます。

ループ・バックされた送信データがレシーバに入ると、受信キャラクタ割り込みが発生し、プログラムのコントロールは受信キャラクタ割り込みルーチン (I06) にきます。このルーチンでは受信データ・バッファからデータを読み取り、それをバッファにストアした後に、同期の確立がとれているか否かをチェックします (コントロール・フラグのビット2)。

コントロール・フラグのビット2が“0”である場合には、受信データを無視し、“1”である場合には受信データが有効であるとみなし、データのチェックを行います。その後データの期待値の更新をしますが、256バイトのデータの受信が終わると、プログラムのコントロールをプログラムの始めに戻し、また始めからテストを行います。このプログラムのフローチャートを図48に示します(次ページ)。

SIO ループ・バック・テスト (SDLC モード、割り込み駆動型)

Prog ⑤ に SIO のチャンネルAを割り込み駆動により、SDLCモードで動作させるためのプログラムを示します。また図49にこのプログラムの SIO イニシャライゼーション・コマンド・チェーンを示し、図50にフロー・チャートを示します(316 ページ)。

プログラムは、まず CPU のインタラプト・レジスタをセットし、モード2割り込みを宣言します。そしてボーレート・ジェネレータをセットアップした後に SIO のチャンネルAおよびチャンネルBをイニシャライズします。

次にプログラムは、データおよびバッファ・ポインタ、ならびにコントロール・フラグをセットアップします。バッファ・ポインタは同期モードの場合と同様に、プログラムのデバッグのために、受信データをバッファ・メモリにストアするためです。

コントロール・フラグ (レジスタB) は次のような意味を持ちます。

- ・ビット0 : 従局アドレスを受信した
- ・ビット1 : 256バイトのデータを送信し終えた
- ・ビット2 : CRC 受信中
- ・ビット3 : CRC1 の受信を終えた (CRC2 受信)

次にプログラムは従局アドレス (55₁₆) を送信し、トランスミッタ・アンダラン/EOMラッチをクリヤしま

す。これは 256 バイトのデータを送信し終わり、トランスミッタ・アンダラン状態になったときに、CRC を送信するためです。そしてプログラムは割り込みをイネーブルし、永久ループに入ります。


以上により SIO はオープニング・フラグに続いて従局アドレスを送信します。レシーバはオープニング・フラグを受信すると、その次のキャラクタ（従局アドレス）が WR6 にプログラミングされたものと一致するか否かをチェックし、もし一致していれば、従局アドレスからデータとみなして受信キャラクタ割り込みを発生します。

受信キャラクタ割り込みルーチン (I06) はまず SIO

の受信データ・バッファからデータを読み取り、これをバッファにストアします。そしてコントロール・フラグのビット 0 が立っていないければ、そのデータを従局アドレスであるとしてその値をチェックします。その値が WR6 にプログラミングされたものと一致すれば、コントロール・フラグのビット 0 を "1" にします。

次にトランスミッタ・バッファ・エンプティの割り込みが発生し、送信割り込みルーチン I04 が走ります。このルーチンはまずコントロール・フラグのビット 1 を調べ、これが "1" でない場合にはデータを送信し、かつそのデータの値を更新します。そして 256 バイト

〈図48〉 Prog ① のフロー・チャート (SIO ループ・バック・テスト、



のデータの送信が終わると、コントロール・フラグのビット1をセットします。

I04ルーチンの始めて、コントロール・フラグのビット1がセットされているときにはCRCおよびクロージング・フラグをSIOに送信させるために、何もしないでリターンします。


受信割り込みルーチン(I06)はコントロール・フラグのビット0(アドレスを受信した)がセットされているときには、受信データが期待すべきものであるか否かチェックし、正しいければ期待値を更新します。ここで256バイトのデータの受信が終了すると、次に受信されるのはCRC1ですので、コントロール・フラグ

のビット2をセットします。

受信割り込みルーチンのはじめにおいて、コントロール・フラグのビット2がセットされていれば、ビット3をチェックし、セットされていなければビット3をセットします。このようにしているうちにCRCの受信が終わり、レシーバがクロージング・フラグを受信すると、特殊受信状態割り込みが発生します。

特殊受信状態割り込みルーチン(I07)はRR1を読み取り、オーバラン・エラーが起きていないことをチェックした後に、RR1のビット7によりエンド・オブ・フレーム割り込みであることを確認し、ついでCRCチェックの結果を調べます(RR1のビット6)。これ

同期モード、割り込み駆動型)



が正しければプログラムは一番最初に戻り、同じテストを繰り返します。

SIOのウェイト機能


SIOにはW/RDYA(B)ピンをCPUに対するウェイト信号として使用する機能があります。この機能はWR1のビット7, 6, 5を適当にプログラミングすることにより達成できます。Prog ⑥にこのSIOのウェイト機能を使って、SIOのチャンネルAからデータを送信するプログラムを示します。

またこのプログラムが動作する構成を図51に示します。

SIOのチャンネルAに対するイニシャライゼーションは、Prog ②のそれとほとんど同じですが、この機能を使用するためにWR1のプログラミングが異なり、かつこのプログラムではSIOチャンネルAのトランスミッタだけしか使用しませんので、レシーバ関係のコマンドはありません。

このプログラムの動作は次のとおりです。まずポーレート・ジェネレータをセットアップし、SIOチャンネルAに対してイニシャライゼーション・コマンド・チ

〈図51〉 Prog ⑥が動作する構成



ェインを送ります。そしてバッファに256バイトのデータを用意し、OTIR命令によりSIOのチャンネルAに対してそのデータ全部を送信します。OTIR命令を出

〈Prog ⑥〉 SIO ループ・バック・テスト (SDLC, 割り込み駆動型)

```

;          Z80 SIO LOOP BACK TEST (SDLC, INTERRUPT DRIVEN)
;
;          THIS PROGRAM TRANSMIT DATA TO SIO CHANNEL A
;          IN SDLC MODE AND RECEIVES DATA FROM THE SAME
;          CHANNEL.
;
0009      CTC1      EQU      09H          ; CTC CHANNEL 1
;
0004      SIOAD     EQU      04H          ; SIO CHANNEL A DATA
0005      SIOAC     EQU      SIOAD+1     ; SIO CHANNEL A CONTROL
0006      SIOBD     EQU      SIOAC+1     ; SIO CHANNEL B DATA
0007      SIOBC     EQU      SIOBD+1     ; SIO CHANNEL B CONTROL
;
0055      ADRS      EQU      55H          ; SECONDARY STATION ADRS
;
2400      BUFFER   EQU      2400H        ; RECV. CHARACTER BUFFER
;
0000      ASEG
          ORG      2000H
2000      F3        BEGIN:  DI           ; DISABLE INTERRUPT
2001      31 20E2   LD          SP,STACK ; SET STACK POINTER
2004      3E 21     LD          A,21H    ; SET INTERRUPT REGISTER
2006      ED 47     LD          I,A      ;
2008      ED 5E     IM          2        ; SET MODE 2 INTERRUPT
;
          ; SET UP BAUD RATE GENERATOR
200A      3E 47     LD          A,47H    ; MODE WORD FOR CTC
200C      D3 09     OUT         (CTC1),A ; MODE WORD TO CTC
200E      3E A0     LD          A,160    ; SET TIME CONSTANT
;
          ; 9600 BAUD
2010      D3 09     OUT         (CTC1),A ; LOAD TIME CONSTANT
;
          ; INITIALIZE SIO CHANNEL A
2012      21 2090  LD          HL,SIOACC ; LOAD COMMAND ADDRESS
2015      06 0D     LD          B,SIOACL-SIOACC ; LOAD COMMAND LENGTH
2017      0E 05     LD          C,SIOAC  ; LOAD SIO A CTL ADDRESS

```

```

2019 ED B3 ; OTIR ;LOAD COMMAND TO SIO A
; INITIALIZE SIO CHANNEL B FOR INTERRUPT
201B 06 05 LD B,SIOBCL-SIOBCC ;LOAD COMMAND LENGTH
201D 0E 07 LD C,SIOBC ;LOAD SIO B CTL ADDRESS
; NOTE THAT HL POINTS SIOBCC HERE
201F ED B3 OTIR ;LOAD COMMAND TO SIO B
;
; INITIALIZE CONTROL FLAG
; B=CONTROL FLAG
; BIT 0 ADDRESS RECEIVED
; BIT 1 ONE CYCLE END
; BIT 2 CRC EXPECTED
; BIT 3 CRC 1 RECEIVED
2021 06 00 LD B,0 ;RESET CONTROL FLAG
;
; INITIALIZE DATA
; D=DATA TO BE TRANSMITTED
; E=DATA TO BE EXPECTED
2023 11 0000 LD DE,0 ;D=00H E=00H
2026 21 2400 LD HL,BUFFER ;SET BUFFER POINTER
;
; TEST BEGINS
2029 3E 55 LD A,ADRS ;LOAD ADDRESS AS
; THE FIRST DATA
202B D3 04 OUT (SIOAD),A ;TRANSMIT IT
202D 3E C0 LD A,0C0H ;RESET TX UNDERRUN/EOM
202F D3 05 OUT (SIOAC),A ;
2031 FB EI ;ENABLE INTERRUPT
2032 18 FE JR $ ;LOOP ETERNALLY
;
; RE-ENABLE INTERRUPT
2034 FB IEXIT: EI ;RE-ENABLE INTERRUPT
2035 ED 4D RETI ;
;
; TRANSMITTER BUFFER EMPTY INTERRUPT
2037 CB 4B I04: BIT 1,B ;ONE CYCLE END ?
2039 C2 2034 JP NZ,IEXIT ;YES,IEXIT
203C 7A LD A,D ;LOAD DATA
203D D3 04 OUT (SIOAD),A ;TRANSMIT DATA
203F 14 INC D ;UPDATE DATA
2040 C2 2034 JP NZ,IEXIT ;ONE CYCLE END ?
; NO,IEXIT
2043 CB C8 SET 1,B ;SET ONE CYCLE END
2045 C3 2034 JP IEXIT ;
;
; RECEIVE CHARACTER AVAILABLE INTERRUPT
2048 DB 04 I06: IN A,(SIOAD) ;READ DATA FROM SIO
204A 77 LD (HL),A ;STORE IT INTO BUFFER
204B 23 INC HL ;BUMP BUFFER POINTER
204C CB 40 BIT 0,B ;ADDRESS RECEIVED ?
204E CA 206D JP Z,I061 ;NO,I061
2051 CB 50 BIT 2,B ;RECEIVING CRC ?
2053 C2 2063 JP NZ,I060 ;YES,060
2056 BB CP E ;DATA OK ?
2057 C2 208F JP NZ,DERROR ;NO,DERROR
205A 1C INC E ;UPDATE DATA
205B C2 2034 JP NZ,IEXIT ;ONE CYCLE END ?
; NO,IEXIT
205E CB D0 SET 2,B ;SET CRC RECEIVING
2060 C3 2034 JP IEXIT ;
;
; RECEIVE CRC
2063 CB 5B I060: BIT 3,B ;CRC 1 RECEIVED ?
2065 C2 2034 JP NZ,IEXIT ;YES,IEXIT
2068 CB D8 SET 3,B ;SET CRC 2 EXPECTED
206A C3 2034 JP IEXIT ;

```

```

; ADDRESS RECEIVED
206D FE 55 I061: CP ADRS ; ADDRESS GOOD ?
206F C2 208F JP NZ, DERROR ; NO, DERROR
2072 CB C0 SET 0, B ; SET ADDRESS RECEIVED
2074 C3 2034 JP IEXIT ;
;
; SPECIAL RECEIVE CONDITION INTERRUPT
2077 3E 01 I07: LD A, 01H ; TO ACCESS RR1
2079 D3 05 OUT (SIOAC), A ;
207B DB 05 IN A, (SIOAC) ; READ RR1
207D CB 6F BIT 5, A ; RECEIVER OVERRUN ?
207F C2 2088 JP NZ, OERR ; YES, OERR
2082 CB 7F BIT 7, A ; END OF FRAME ?
2084 C2 2089 JP NZ, EOF ; YES, EOF
; SIO ERROR
2087 76 HALT ; SOMETHING UNEXPECTED
; HAPPENED
; OVERRUN ERROR
2088 76 OERR: HALT ;
;
; END OF FRAME, NOW CHECK CRC RESULT
2089 CB 77 EOF: BIT 6, A ; CRC GOOD ?
208B CA 2000 JP Z, BEGIN ; YES, BEGIN
; CRC ERROR
208E 76 CERR: HALT ;
; DATA ERROR
208F 76 DERROR: HALT ; DATA ERROR
;
; SIO CHANNEL A COMMAND CHAIN
2090 98 SIOACC: DB 98H ; WR0 RESET CHANNEL
; RESET TX CRC GENERATOR
2091 01 DB 01H ; WR0 POINTS WR1
2092 12 DB 12H ; WR1 INT ON ALL RX CHRACTERS
; TX INT ENABLE
2093 03 DB 03H ; WR0 POINTS WR3
2094 DD DB ODDH ; WR3 RX 8 BITS/CHARACTER
; ENTER HUNT PHASE
; RX CRC ENABLE
; ADDRESS SEARCH MODE
; RX ENABLE
2095 04 DB 04H ; WR0 POINTS WR4
2096 20 DB 20H ; WR4 X1 CLOCK
; SDLC MODE
2097 06 DB 06H ; WR0 POINTS WR6
2098 55 DB ADRS ; WR6 SECONDARY STATION ADRS
2099 07 DB 07H ; WR0 POINTS WR7
209A 7E DB 7EH ; WR7 FLAG
209B 05 DB 05H ; WR0 POINTS WR5
209C EB DB 0EBH ; WR5 DTR ON
; TX 8 BITS/CHARACTER
; TX ENABLE
; SDLC POLINOMIAL
; RTS ON
; TX CRC ENABLE
;
209D SIOACL EQU $ ; END OF SIOACC
;
; SIO CHANNEL B COMMAND CHAIN FOR INTERRUPT
209D 18 SIOBCC: DB 18H ; WR0 RESET CHANNEL
209E 01 DB 01H ; WR0 POINTS WR1
209F 04 DB 04H ; WR1 STATUS AFFECTS VECTOR
20A0 02 DB 02H ; WR0 POINTS WR2
20A1 F0 DB 0F0H ; WR2 INTERRUPT VECTOR
;
20A2 SIOBCL EQU $ ; END OF SIOBCC
;

```

```


;
20A2          ;          DS      64          ; STACK AREA
20E2          ; STACK EQU      $          ; STACK FRAME
;
;
;          ORG      21F0H
;          INTERRUPT VECTOR
21F0  0000    ; I00:  DW      0          ; CH B TX BUFFER EMPTY
21F2  0000    ;          DW      0          ; CH B EXTERNAL INT.
21F4  0000    ;          DW      0          ; CH B RX CHAR. AVAIL.
21F6  0000    ;          DW      0          ; CH B SPECIAL REC. COND.
21F8  2037    ;          DW     I04         ; CH A TX BUFFER EMPTY
21FA  0000    ;          DW      0          ; CH A EXTERNAL INT.
21FC  2048    ;          DW     I06         ; CH A RX CHAR. AVAIL.
21FE  2077    ;          DW     I07         ; CH A SPECIAL REC. COND.
;
;
;          END

```

	レジスタ	コマンド (16進数)	コマンドのビット・パターン	説明
			7 6 5 4 3 2 1 0	
チャンネルA	WR0	98	1 0 0 1 1 0 0 0	リセット・チャンネル CRCジェネレータをリセット
	WR0	01	0 0 0 0 0 0 0 1	WR1をポイント
	WR1	12	0 0 0 1 0 0 1 0	受信キャラクタ割り込み可 送信割り込み可
	WR0	03	0 0 0 0 0 0 1 1	WR3をポイント
	WR3	DD	1 1 0 1 1 1 0 1	受信8ビット/キャラクタ エンター・ハント・モード 受信CRCイネーブル アドレス・サーチ・モード レシーバ・イネーブル
	WR0	04	0 0 0 0 0 1 0 0	WR4をポイント
	WR4	20	0 0 1 0 0 0 0 0	クロックの倍率=1 SDLCモード
	WR0	06	0 0 0 0 0 1 1 0	WR6をポイント
	WR6	55	0 1 0 1 0 1 0 1	従局アドレス
	WR0	07	0 0 0 0 0 1 1 1	WR7をポイント
	WR7	7E	0 1 1 1 1 1 1 0	フラグ・パターン
	WR0	05	0 0 0 0 0 1 0 1	WR5をポイント
	WR5	EB	1 1 1 0 1 0 1 1	DTR ON 送信8ビット/キャラクタ トランスミッタ・イネーブル SDLC多項式 RTS ON CRCジェネレータ・イネーブル
チャンネルB	WR0	18	0 0 0 1 1 0 0 0	リセット・チャンネル
	WR0	01	0 0 0 0 0 0 0 1	WR1をポイント
	WR1	04	0 0 0 0 0 1 0 0	ステータス・アフェクツ・ベクトル
	WR0	02	0 0 0 0 0 0 1 0	WR2をポイント
	WR2	XX	XX XX XX XX XX	割り込みベクトル

<図49>
 Prog 5 のイニシャライゼーション・コマンド・チェーン(SDLCモード, 割り込み駆動型)

〈図50〉 Prog ⑤ のフローチャート (SDLCモード, 割り込み駆動型)



〔受信キャラクタ割り込み〕

〔特殊受信状態割り込み〕

す前に、レジスタ HL にバッファ・アドレス、レジスタ B にデータ・レンジ (B = 0 → 256)、レジスタ C に SIO チャンネル A のデータ・アドレスをセットします。

OTIR 命令により $\overline{\text{IORQ}}$ および $\overline{\text{WR}}$ が出されたときに、SIO のチャンネル A がバッファ・エンプティでないときには $\overline{\text{W/RDYA}}$ は "L" になり、CPU にウェイトをかけます。バッファ・エンプティになると $\overline{\text{W/RDYA}}$ は "H" になり、1 バイトのデータが SIO に対して送られます。カウントが 256 ですので以上の過程を 256 回繰り返します。

SIO のレディ機能


SIO には $\overline{\text{W/RDYA}}$ (B) ピンを DMA に対するレディ信号として使う機能があります。この機能は WR1 のビット 7 ~ 5 により選択することができます。Prog ⑦ に SIO のレディ機能を用い、Z80 DMA によりメモリ・データを SIO に送るプログラムを示します。また図 52 にこのプログラムが動作するための構成を示します。

このプログラムにおける SIO のイニシャライゼーションは Prog ⑥ のそれとほとんど同じであり、異なるのは WR1 に対するコマンドだけです。DMA のプログラミングは、メモリ → I/O (SIO チャンネル A データ) とし、レディの有効レベルは "L" とします。

このプログラムはポーレート・ジェネレータ、および SIO、それに DMA をイニシャライズした後に、イネーブル DMA コマンドを出し動作を開始させます。

SIO はバッファ・エンプティのときには $\overline{\text{W/RDYA}}$ を "L" にします。これにより DMA は 1 バイトのデータをメモリから読み出し、それを SIO チャンネル A データに書き込みます。バッファ・エンプティでなくなると SIO は、 $\overline{\text{W/RDYA}}$ を "H" にしますので、DMA

〈図 52〉 Prog ⑦ が動作する構成



のレディ・ラインは非有効レベルとなり、DMA はそれが有効レベルになるのを待ちます。

1 ブロック (256 バイト) のデータ転送の終了は、DMA のステータス・レジスタに対するポーリングにより行います。DMA のステータス・バイトのビット 5 (エンド・オブ・ブロック) が "0" になると 1 ブロックのデータ転送が終了したことがわかります。

ここで注意すべきことは、DMA に対して何らかのコマンド (ここではステータス・リード) を出すと、DMA はその動作 (バス・マスタであること) を中止してしまいます。

したがってステータス・リードを行うごとに、イネーブル DMA コマンドを出して DMA を再びイネーブルしてやる必要があります。

〈Prog ⑦〉 SIO ウェイト機能

```

;      Z80 SIO WAIT FUNCTION TEST
;
;      THIS PROGRAM TRANSMITS DATA TO SIO CHANNEL A
;      USING WAIT FUNCTION.
;
0009   CTC1   EQU    09H           ; CTC CHANNEL 1
;
0004   SIOAD  EQU    04H           ; SIO CHANNEL A DATA
0005   SIOAC  EQU    SIOAD+01H    ; SIO CHANNEL A CONTROL
0006   SIOBD  EQU    SIOAC+01H    ; SIO CHANNEL B DATA
0007   SIOBC  EQU    SIOBD+01H    ; SIO CHANNEL B CONTROL
;
;
2400   BUFFER EQU    2400H        ; DATA BUFFER

```

```

;
0000      ASEG
          ORG      2000H
2000      F3      BEGIN:  DI          ;DISABLE INTERRUPT
2001      31 2070  LD          SP,STACK ;SET STACK POINTER
;
          SET UP BAUD RATE GENERATOR
2004      3E 47  LD          A,47H      ;MODE WORD FOR CTC
2006      D3 09  OUT         (CTC1),A   ;LOAD MODE WORD TO CTC
2008      3E 0A  LD          A,10      ;SET TIME CONSTANT
200A      D3 09  OUT         (CTC1),A   ;LOAD TIME CONSTANT
;
          INITIALIZE SIO CHANNEL A
200C      21 2029 LD          HL,SIOACC   ;LOAD COMMAND ADDRESS
200F      06 07  LD          B,SIOACL-SIOACC ;LOAD COMMAND LENGTH
2011      0E 05  LD          C,SIOAC    ;LOAD SIO A CTL ADRS
2013      ED B3  OTIR         ;LOAD COMMAND TO SIO
;
          SET UP DATA AND SIO A DATA PORT ADDRESS
;
          B=DATA LENGTH
;
          HL=DATA ADDRESS
;
          C=SIO CHANNEL A DATA ADDRESS
2015      21 2400 LD          HL,BUFFER   ;LOAD BUFFER ADDRESS
2018      06 00  LD          B,0        ;SET COUNT=256
201A      75      BEGINO: LD         (HL),L   ;SET DATA INTO BUFFER
201B      23      INC          HL          ;BUMP BUFFER POINTER
201C      10 FC  DJNZ        BEGINO      ;SET ALL ? NO,BEGINO
201E      21 2400 LOOP:   LD         HL,BUFFER   ;SET BUFFER ADDRESS
2021      06 00  LD          B,0        ;SET COUNT=256
2023      0E 04  LD          C,SIOAD    ;LOAD DATA ADDRESS
;
          TRANSMIT DATA
2025      ED B3  XMIT:   OTIR         ;TRANSMIT 256 BYTE OF
;
          ;DATA USING WAIT.
2027      18 F5  JR          LOOP      ;
;
;
;
          SIO CHANNEL A COMMAND CHAIN
2029      18      SIOACC: DB        18H    ;WR0   CHANNEL RESET
202A      01      DB        01H    ;WR0   POINTS WR1
202B      80      DB        80H    ;WR1   DISABLE ALL INTERRUPTS
;
          ;WAIT ON TRANSMIT
202C      04      DB        04H    ;WR0   POINTS WR4
202D      47      DB        47H    ;WR4   X16 CLOCK
;
          ;1 STOP BIT
;
          ;EVEN PARITY
;
          ;ENABLE PARITY
202E      05      DB        05H    ;WR0   POINTS WR5
202F      EA      DB        0EAH   ;WR5   DTR ON
;
          ;TX 8 BITS/CHARACTER
;
          ;TX ENABLE
;
          ;RTS ON
;
2030      SIOACL EQU        $      ;END OF SIOACC
;
2030      DS          64          ;STACK AREA
2070      STACK EQU        $      ;
;
;
          END

```


<Prog 7> SIO レディ機能

```

; Z80 SIO READY FUNCTION TEST
;
; THIS PROGRAM TRANSMITS DATA TO SIO CHANNEL A
; USING READY FUNCTION VIA Z80 DMA.
;
0009 CTC1 EQU 09H ; CTC CHANNEL 1
;
0004 SIOAD EQU 04H ; SIO CHANNEL A DATA
0005 SIOAC EQU SIOAD+01H ; SIO CHANNEL A CONTROL
0006 SIOBD EQU SIOAC+01H ; SIO CHANNEL B DATA
0007 SIOBC EQU SIOBD+01H ; SIO CHANNEL B CONTROL
;
0018 DMA EQU 18H ; Z80 DMA ADDRESS
;
2400 BUFFER EQU 2400H ; DATA BUFFER
;
0000 ASEG
;
2000 F3 BEGIN: DI ; DISABLE INTERRUPT
2001 31 20A3 LD SP,STACK ; SET STACK POINTER
; SET UP BAUD RATE GENERATOR
2004 3E 47 LD A,47H ; MODE WORD FOR CTC
2006 D3 09 OUT (CTC1),A ; LOAD MODE WORD TO CTC
2008 3E 0A LD A,10 ; SET TIME CONSTANT
200A D3 09 OUT (CTC1),A ; LOAD TIME CONSTANT
; INITIALIZE SIO CHANNEL A
200C 21 204B LD HL,SIOACC ; LOAD COMMAND ADDRESS
200F 06 07 LD B,SIOACL-SIOACC ; LOAD COMMAND LENGTH
2011 0E 05 LD C,SIOAC ; LOAD SIO A CTL ADRS
2013 ED B3 OTIR ; LOAD COMMAND TO SIO
; SET UP DATA AND SIO A DATA PORT ADDRESS
;
; B=DATA LENGTH
;
; HL=DATA ADDRESS
;
; C=SIO CHANNEL A DATA ADDRESS
2015 21 2400 LD HL,BUFFER ; LOAD BUFFER ADDRESS
2018 06 00 LD B,0 ; SET COUNT=256
201A 75 BEGINO: LD (HL),L ; SET DATA INTO BUFFER
201B 23 INC HL ; BUMP BUFFER POINTER
201C 10 FC DJNZ BEGINO ; SET ALL ? NO,BEGINO
; INITIALIZE Z80 DMA
201E 21 2052 LD HL,DMACC ; LOAD DMA COMMAND ADRS
2021 06 11 LD B,DMACL-DMACC ; LOAD COMMAND LENGTH
2023 0E 18 LD C,DMA ; LOAD DMA ADDRESS
2025 ED B3 OTIR ;
; DMA IS INITIALIZED, NOW BEGIN TEST
2027 3E 01 LOOP: LD A,01H ; PORT A --> PORT B
2029 D3 18 OUT (DMA),A ;
202B 3E CF LD A,0CFH ; LOAD COMMAND
202D D3 18 OUT (DMA),A ;
202F 3E 05 LD A,05H ; PORT B --> PORT A
2031 D3 18 OUT (DMA),A ;
2033 3E CF LD A,0CFH ; LOAD COMMAND
2035 D3 18 OUT (DMA),A ;
2037 3E 87 LD A,87H ; ENABLE DMA
2039 D3 18 OUT (DMA),A ;
; NOTE THAT DMA SHOULD BE RE-ENABLED AFTER
; READING OF STATUS BECAUSE DMA IS DISABLED
; BY READING OF STATUS.
203B 3E BF LOOP0: LD A,0BFH ; READ STATUS BYTE
203D D3 18 OUT (DMA),A ;
203F DB 18 IN A,(DMA) ; READ RRO

```

(次ページへつづく)

```

2041    CB 6F          BIT    5,A          ;END OF BLOCK ?
2043    3E 87          LD     A,87H          ;RE-ENABLE DMA
2045    D3 18          OUT   (DMA),A        ;
2047    20 F2          JR     NZ,LOOP0      ;GO TO LOOP0 IF NOT
                                           ;END OF BLOCK
2049    18 DC          JR     LOOP          ;TRY AGAIN TRANSFER

;
;
;
SIO CHANNEL A COMMAND CHAIN
204B    18          SIOACC: DB    18H          ;WR0    CHANNEL RESET
204C    01          DB    01H          ;WR0    POINTS WR1
204D    C0          DB    0C0H        ;WR1    DISABLE ALL INTERRUPTS
                                           ;      READY ON TRANSMIT
204E    04          DB    04H          ;WR0    POINTS WR4
204F    47          DB    47H          ;WR4    X16 CLOCK
                                           ;      1 STOP BIT
                                           ;      EVEN PARITY
                                           ;      ENABLE PARITY
2050    05          DB    05H          ;WR0    POINTS WR5
2051    EA          DB    0EAH        ;WR5    DTR ON
                                           ;      TX 8 BITS/CHARACTER
                                           ;      TX ENABLE
                                           ;      RTS ON

;
2052    SIOACL EQU    $              ;END OF SIOACC
;
;
;
Z80 DMA INITIALIZATION COMMAND CHAIN
2052    C3          DMACC: DB    0C3H        ;WR6    RESET DMA
2053    C3          DB    0C3H        ;
2054    C3          DB    0C3H        ;
2055    C3          DB    0C3H        ;
2056    C3          DB    0C3H        ;
2057    C3          DB    0C3H        ;
2058    7D          DB    7DH          ;WR0    TRANSFER
                                           ;      PORT A --> PORT B
                                           ;      PORT A ADDRESS FOLLOWS
                                           ;      PORT A LENGTH FOLLOWS
2059    2400        DW    BUFFER      ;      PORT A ADDRESS
205B    0100        DW    256         ;      PORT B LENGTH
205D    14          DB    14H          ;WR1    PORT A IS MEMORY
                                           ;      PORT A ADRS INCREMENTS
                                           ;      NO TIMING BYTE FOLLOWS
205E    28          DB    28H          ;WR2    PORT B IS I/O
                                           ;      PORT B ADDRESS FIXED
                                           ;      NO TIMING BYTE FOLLOWS
205F    80          DB    80H          ;WR3    DISABLE INTERRUPT
2060    85          DB    85H          ;WR4    BYTE MODE
                                           ;      PORT B ADDRESS FOLLOWS
2061    04          DB    SIOAD       ;      PORT B ADDRESS
2062    82          DB    82H          ;WR5    STOP ON END OF BLOCK
                                           ;      CE/ ONLY
                                           ;      READY ACTIVE LOW

;
2063    DMACL EQU    $              ;END OF DMACC
;
2063    DS    64          ;STACK AREA
20A3    STACK EQU    $              ;
;
;
END

```

付 録

Appendix 1

Z80 シングル・ボード・コンピュータ と モニタ・プログラム

Z80 CPUおよびその周辺LSIの動作を理解するには、これらのICを使ったマイクロコンピュータを作ってみて、実際に動作させてみるのが一番手っ取り早い方法です。

しかし、マイクロコンピュータに限らず、コンピュータというものは、プログラムを実行させることにより機能を果たすように設計されていますので、テスト・プログラムのようなものがなければ、動作しているのかしていないのか皆目見当が付きません。

昔はマイクロコンピュータを作る場合には、必ずといっていいくらい、トグル・スイッチとLEDによる操作パネルを付け、このパネルからショート・プログラムをキー・インし、このプログラムにより、自分で作ったマイクロコンピュータが思いどおりに動くか否かを判別していました。

現在ではCPUや周辺LSIの動作に馴れ、これらに関してわからないことはさほどないので、スイッチやLEDを用いたパネルを作ることせず、代わりにモニタ・プログラムを書き、これをEPROMに焼き付けることにより、スイッチやLEDによるパネルの機能を果た


させることも可能です。

ここで説明するモニタ・プログラムは、シングル・ボード・コンピュータのハードウェアを作ったときに、その動作を確認するために、作り上げたプログラムです。プログラムというものはハードウェアの動作が完全に近くないと動かないにもかかわらず、「ハードウェアの動作を確認するためのプログラムを作る」ということからは明らかな自己矛盾がありますが、絶対に動くという自信を持ったハードウェアを作れた場合には、このようなことも可能です。これにはかなり「運」もありますが…。


ここで示すモニタ・プログラムは、やはりここで示すハードウェア上でのみしか動作しませんが、Z80の周辺LSIがすべて使われていますので、Z80関係のプログラムを勉強する際のよい例になると思います。

また、ハードウェアに関しても、Z80 CPUと64K DRAMやCRTコントローラ、HD46505(6845)とのインターフェースなどは、誰にとっても興味のあるものであろうと思います。

〈図1〉 シングル・ボード・コンピュータの構成



〈図2〉メモリ・マップ



シングル・ボード・コンピュータの

ハードウェア

図1に製作したシングル・ボード・コンピュータのハードウェア構成を示します。CPUはZ80A CPUであり、クロックは4 MHzです。以下に各構成部について説明します。

■メモリ (EPROM, RAM)

メモリは4 KバイトのEPROM (2716×2) と64 KバイトのDRAMです。図2にメモリ・マップを示します。リセット時には、始めの8 Kバイト (0000H~1FFFH) はEPROMの空間となり、後の56 KバイトがRAMです。この場合、始めの8 Kバイトに対するリード命令はEPROMに対して行われ、ライト命令は裏に隠れたRAMに対して行われます。

I/O命令により、“ディスクエーブルROM”を行うと、64 Kバイトの全空間がRAMとなります。この場合にはEPROMは完全に裏に隠れてしまい、始めの8 Kバイトに対するリード/ライト命令は、ともにRAMに対して行われます。

■Z80周辺LSI, およびI/Oポート

使用したZ80周辺LSIは、DMA, SIO, CTC, ならびに2個のPIOです。DMAはメイン・メモリとCRTリフレッシュ・バッファ間のDMAデータ転送専用に使われています。

SIOはRS-232-Cインターフェースのシリアル・コミュニケーション用で、

CTCはシステム・クロックとSIOのポーレート・ジェネレータとして用いています。

2個のPIOの中の一つは、セントロニクス・プリンタ・インターフェースとして用い、他の一つはキーボードとCRTコントローラ、HD 46505とのインターフェースに用いています。

このほかに、ふつうのI/Oポートとして、DIPスイッチを読み取る入力ポートがあり、出力ポートとしては、

- ・LEDを点灯させるポート
- ・NMIフリップフロップをクリアするポート
- ・ディスクエーブルROMを行うポート
- ・HD46505のレジスタ・セレクトを行うポート
- ・DMAのRDYをクリアするためのポート

があります。図3にI/Oポートの一覧表を示します。

■CRTコントロール・ロジック

図4にCRTディスプレイの表示画面構成を示します。ドット・クロックは16 MHzで、1文字は8×10ドットの文字セル上に7×9ドットで表示されます。1画面は80文字(横)×20行(縦)で構成され、合計1600文字が画面に表示されます。

当初は80文字×25行の表示でいく予定でしたが、使用するCRTモニタが古い家庭用白黒テレビであるためと、手持ちのキャラクタ・ジェネレータが7×9ドットのものであったため、このような画面構成になってしまいました。

〈図3〉I/Oポートの一覧表

00 ↓ 03	R/W	SIO	00	チャンネルAデータ (RS-232-Cインターフェース)
			01	チャンネルAコントロール
			02	チャンネルBデータ
			03	チャンネルBコントロール
04	R/W	DMA	メイン・メモリとCRTバッファ間のDMA転送用	
08 ↓ 0B	R/W	CTC	08	チャンネル0 (ポーレート・ジェネレータ)
			09	チャンネル1 (システム・クロック)
			0A	チャンネル2
			0B	チャンネル3
0C ↓ 0F	R/W	PIO	0C	ポートAデータ (セントロニクス・インターフェースのデータ)
			0D	ポートAコントロール
			0E	ポートBデータ (セントロニクス・インターフェースのコントロール)
			0F	ポートBコントロール
10 ↓ 13	R/W	PIO	10	ポートAデータ (キーボード)
			11	ポートAコントロール
			12	ポートBデータ (HD 46505 のデータ・ライン)
			13	ポートBコントロール
18	R	DIPスイッチのリード		
	W	LEDへのライト		
19	W	NMIフリップフロップのクリア		
1A	W	ディスクエーブルROM		
1B	W	HD 46505 のレジスタ・セレクト (D ₀ =0: アドレス・レジスタ, D ₀ =1: コントロール・レジスタ)		
1C	W	DMARDYのクリア		

水平同期信号の周波数は 17.7 kHz であり、垂直同期信号のそれは 65 Hz です。白黒テレビとのインターフェースは、コンポジット・ビデオで、テレビの同期分離回路の出力に接続しています。前記の水平/垂直同期信号の周波数は、標準テレビジョンの周波数とは若干異なりますが、十分に同期のとれる範囲内にあります。

図 5 に CRT コントロール・ロジックの構成を示します。CRTC は HD46505 (日立) で、PIO と CRTC インターフェース回路により、プログラミングを行っています。

CRT バッファ・メモリ (リフレッシュ・バッファ・メモリ) は、2 K バイトのスタティック RAM です。この CRT バッファ・メモリとメイン・メモリ (64 K バイトの

メモリ) とのデータ転送は垂直プランキング期間中に、DMA データ転送により行われます。CRT バッファ・メモリは I/O 空間に置かれており、かつ DMA データ転送時 ($\overline{\text{BUSAK}} = "L"$) にのみセレクトされるようになっています。


図 6 にメイン・メモリと CRT バッファ・メモリ間の DMA データ転送のタイミングを示します。モニタのプログラムは、メイン・メモリ中のスクリーン・データ (1600 バイト) を CRT バッファ・メモリに DMA データ転送を行うように、Z80 DMA をコンティニユアス・モードでプログラミングします。

垂直同期信号 (VS) が立ち上がると、DMA コントロール・ロジック内のワンショット (パルス幅 = 4.6 ms) がトリガされ、DMA レディ信号 ($\overline{\text{DMARDY}}$) がアクティブになります。これにより、メイン・メモリ → CRT バッファ・メモリ間の DMA データ転送が開始されます。この DMA データ転送の方向は、メモリ → I/O です。


1600 バイトのデータが転送し終ると、Z80 DMA はエンド・オブ・ブロックの割り込みを発生します。この割り込みを受けると、モニタのプログラムは $\overline{\text{CLRRDY}}$ 信号を出力して、 $\overline{\text{DMARDY}}$ 信号を "H" にクリヤし、再度 Z80 DMA をイネーブリングします。


以上のように、メイン・メモリ → CRT バッファ・メモリのデータ転送は、垂直

〈図 4〉 表示画面の構成



〈図 5〉 CRT コントロール・ロジック構成





〈図6〉
CRTバッファ・メモリ
に対するDMAデー
タ転送

同期信号が立ち上がったからの垂直ブランキング時間内に行われますが、図4からこの時間は2373 μ sとなります。

Z80 DMAのメモリ→I/Oデータ転送は、標準タイミングでは1バイトのデータを転送するのに、7クロック・サイクル(メモリ=3, I/O=4)を要します。これはシステム・クロックを4MHzとした場合、1.75 μ sに相当します。

したがって、Z80 DMAの標準タイミングを使用すると、1600バイトのデータを転送するのに、2800 μ s(1.75 μ s \times 1600)かかってしまいます。ところが、データ転送に使える時間は2373 μ sなのです。この問題はZ80 DMAの変動タイミング・サイクル機能を用いて解決してあります。

つまり、変動タイミング・サイクル機能を用いて、I/Oサイクルを2サイクルにしたのです。こうすると、1バイトのデータを転送するのに必要な時間は、5サイクル(1.25 μ s)となり、1600バイトのデータを転送するのにかかる時間は、2000 μ s(1.25 μ s \times 1600)となり、前記の2373 μ s以下となります。


次にCRTC, HD46505とのインターフェースについて説明します。図7にCRTCとのインターフェース回路を示します。CRTCのデータ・バス(D₀~D₇)はPIOのPB₀~PB₇に接続されています。PIOのポートBはモード0(ストロブ付き出力)にプログラミングします。

CRTCに対してデータを書き込む(プログラミングするとき)には、まずデータのビット0(D₀)を0か1にし、ポート1Bに対してOUT命令を出し、レジスタ・セレクトFFを所望の状態にセットします。

このレジスタ・セレクトFFの出力は、CRTCのRSに接続されており、ポート1Bに対するOUT命令のデータのビット0が1ですと、レジスタ・セレクトの状態になります。

次にCRTCに対して書き込みたいデータを、PIOのポートBに出力します。PIOのポートBに対してデータ

〈図7〉 CRTC HD 46505 とのインターフェース



が出力されると、PIOのBRDYが“H”になり、1MHzのクロックの1周期分だけ、CRTCのCSが“L”になります。


このCSに送られている信号は、PIOのBSTBとしても用いられており、BSTBの立ち上がりにより、BRDYは“L”に戻ります。PIOのポートB上のデータはCSが立ち上がるころに、CRTCに書き込まれます。

なお、このロジックはCRTCに対する書き込みだけしか考慮してありません。CRTCにはカーソル・レジスタやライト・ペン・レジスタがあり、これらのレジスタを読むこともできるのですが、本応用では使用していませんので、CRTCからのリード動作はロジックに含めませんでした。

図8に製作したシングル・ボード・コンピュータの全回路図を示します。

モニタ・プログラム

以下に製作したZ80シングル・ボード・コンピュータ用のモニタ・プログラムの機能について説明をします。ここではモニタの機能と使いかたについてのみ説明をし、プログラムの内容そのものについては説明をしません。興味ある読者は本稿末に示すプログラム・リストを解説してみてください。



〈図9〉 モニタのコマンド・レパートリ

コマンド	コマンド名	コマンド・フォーマット	機能
M	Memory Examine and Change	Maaaa [CR]	メモリの内容を表示し、それに変更を加える
P	Port Examine and Change	Paa [CR]	ポートの内容を表示し、それに変更を加える
D	Display Memory	Daaaa, llll [CR]	メモリの内容を表示する
A	Add Binary Value	Aaaaa, bbbb [CR]	二つの2進数の和を求める
S	Subtract Binary Value	Saaaa, bbbb [CR]	二つの2進数の差を求める
F	Fill Memory with Word	Faaaa, llll, dddd [CR]	メモリにデータ(ワード)を書き込む
V	Move Memory	Vaaaa, bbbb, llll [CR]	メモリ上のデータを移動する
C	Compare Memory	Caaaa, bbbb, llll [CR]	メモリ上のデータを比較する
O	Set Offset	Oaaaa [CR]	アドレス・オフセットをセットする
Q	Inquire Offset	Q [CR]	オフセット値を表示する
L	Load Program	L [CR]	シリアル・ポートからプログラムをロードする
G	Go to Program	Gaaaa [CR]	プログラムにコントロールを移す

aaaa メモリ・アドレス bbbb メモリ・アドレス llll レングス(長さ)
 aa I/Oポート・アドレス dddd データ(2バイト) [CR] キャリッジ・リターン

ここで示すモニタは、筆者の製作したシングル・ボード・コンピュータが、設計どおりに動くか否かを確認する目的で数年前に作ったもので、あまり複雑な機能を含ませることはしていません。

したがって、このモニタの機能は、旧態依然としたものであり、数年前のそれとほとんど違いはありません。しかしながら、このモニタがあれば、これをデバッグ・エイドとして、さらに高機能なモニタを作ることが可能です。

図9にこのモニタのコマンド・レパートリを示します。以下に各コマンドの機能と実行例を示しますが、実行例はCRTディスプレイの表示ではなく、このモニタのハード・コピー機能を用いて、プリントしたものであることをお断りしておきます。

モニタはCPUのリセット状態から立ち上がると、図10のようなタイトルをスクリーンの最下部に表示し、コマンド・プロンプト'>'をカラム1に表示します。オペレータはこのプロンプトの次からコマンドを入力します。なお、コマンドで使用されるパラメータはすべて16進数です。

・M(Memory Examine and Change)コマンド

>Maaaa [CR] ([CR]: キャリッジ・リターン)

コマンドMに続いて、調べたいメモリのアドレスを

入力します。モニタは指定されたメモリの内容とハイフンを表示します。メモリの内容を変更しないときには [CR] を押し、変更するときにはデータ(1バイト)を入力し、[CR] を押し、モニタは次のアドレスの内容とハイフンを表示します。コマンドを終了させるときには、文字Xを入力します。

このコマンドでは便利なことに、バック・スペース(BS)キーが使えます。モニタがデータとハイフンを表示しているときに、バック・スペース・キーを押すと、前のアドレス(1だけ少ない)のデータを表示します。


この機能は間違えてデータを入力してしまったような場合に、すぐに元のアドレスに戻り、間違えて入力したデータを修正する場合に便利です。通常のモニタですと、このような場合には、いったんコマンドを終結し、再度コマンドを入力し直す必要があります。

図11にMコマンドの実行例を示します。(a)では4000H番地から、4009H番地までのデータを01H, 23H, ..., CDH, EFHと変更し、一度コマンドを終結した後、入力したデータをチェックしています。

(b)は2桁以上のデータを入力したときはどうなるかを示したものです。モニタはデータとして何文字でも受け入れますが、有効となるのは最後の2文字だけです。

(c)はアドレスとして4文字を越えたものを入力した

〈図10〉 モニタのタイトル



場合のモニタの動作を示しています。この例では8文字(12345678)が入力されていますが、最後の4文字(5678)が有効になっています。

(d)はバック・スペース機能の使いかたを示しています。3000H番地にデータ56Hを入力した後に、間違いに気づき、バック・スペース・キーにより前の番地に戻し、正しいデータ45Hを入力しています。

このコマンドではメモリに書き込んだデータを読んで、正しく書き込まれたか否かのチェックをしています。

(e)はこのチェックの結果、エラーが検出された場合です。メモリの最初の4KバイトはEPROMですので、書き込むことはできません。そのため、*CAN NOT WRITEというエラー・メッセージが出されています。

・P (Port Examine and Change) コマンド

>Paa **CR**

コマンドPの後に2桁のI/Oポート・アドレスを入力します。モニタは指定されたポートのデータを読み取り、そのデータとハイフンを表示します。ポートにデータを書き込む場合には、ハイフンの後にデータと **CR** を入力します。

データを書き込む必要がない場合には、**CR** のみを押します。コマンドを終結させるには、文字Xを入力します。Mコマンドの場合と異なり、このPコマンドでは **CR** が入力されるごとに、I/Oポート・アドレスが上がっていくことはなく、常に指定されたアドレスのまま

〈図 11〉 Mコマンドの実行例

<pre>>M4000 *M4000 CD-01 *M4001 EF-23 *M4002 01-45 *M4003 63-67 *M4004 CD-89 *M4005 EF-AB *M4006 01-CD *M4007 63-EF *M4008 CC-X >M4000 *M4000 01- *M4001 23- *M4002 45- *M4003 67- *M4004 89- *M4005 AB- *M4006 CD- *M4007 EF- *M4008 CC-X ></pre>	<pre>>M2000 *M2000 DE-123456 *M2001 FF-X >M2000 *M2000 56-X ></pre>	<p>データを3文字以上入力したときは、最後の2文字が有効</p>
(b)		
<pre>>M12345678 *M5678 CC-X ></pre>	<pre>>M3000 *M3000 CC-56 *M3001 FF- *M3000 56-45 *M3001 FF-X ></pre>	<p>アドレスを5文字以上入力したときは、最後の4文字が有効</p> <p>3001H番地のデータを表示したときに、バックスペース・キーにより、3000H番地に戻す</p>
(c)		
(d)		
<pre>>M0000 *M0000 31-22 *M0001 00-33 *M0002 00-X ></pre>	<p>メモリにデータを書き込み、それをチェックする</p> <p>*CAN NOT WRITE</p> <p>*CAN NOT WRITE</p>	
(e) メモリにデータが書き込めないとき		

〈図 12〉 Pコマンドの実行例

```
>P18
*P18 A1-11
*P18 A1-22
*P18 A1-33
*P18 A1-44
*P18 A1-
*P18 A1-
*P18 A1-
*P18 A1-
*P18 A5- } ここで DIP スイッチの
*P18 B5-X } 状態を変化させた
```

〈図 13〉 Dコマンドの実行例

<pre>>D200,100 *M0200 ED 4D DB 12 CB 47 20 F4 3E 00 D3 12 3E 40 D3 12 *M0210 7E D3 10 3E C0 D3 12 3E 40 D3 12 3A B2 F7 CB F7 *M0220 32 B2 F7 23 01 00 FF CD 4F 02 20 03 21 B3 F7 22 *M0230 AF F7 21 B2 F7 CB BE 18 C3 F5 C5 E5 21 B2 F7 CB *M0240 76 28 B9 CB B6 3E 00 D3 12 3E 40 D3 12 18 9A 78 *M0250 BC C0 79 BD C9 F5 E5 D5 C5 DD E5 2A 44 F7 DD 2A *M0260 46 F7 FE 20 DA 12 03 FE 60 30 2F FE 40 38 02 CB *M0270 B7 77 CD A1 02 20 1C CD AE 02 DD CB 00 4E 20 10 *M0280 DD 23 DD 23 DD 6E 00 CB 85 CB 8D DD 66 01 18 03 *M0290 CD 64 03 22 44 F7 DD 22 46 F7 DD E1 C1 D1 E1 F1 *M02A0 C9 23 DD 7E 02 E6 FC BD C0 DD 7E 03 BC C9 E5 C5 *M02B0 D5 3A B1 F7 B7 28 22 DD 5E 00 CB 83 CB 8B DD 56 *M02C0 01 AF ED 52 45 78 B7 20 01 04 1A CD DD 02 CD E3 *M02D0 02 13 10 F6 3E 0D CD E3 02 D1 C1 E1 C9 FE 20 D0 *M02E0 CB F7 C9 E5 C5 F5 21 B2 F7 CB 7E 20 FC 2A AD F7 *M02F0 F1 77 23 01 00 FF CD 4F 02 20 03 21 B3 F7 22 AD ></pre>	<pre>.M...G .>...>@.. ...>...>@...:.... 2..#...0. .!..". ..!.....!... .(...>...>@.....*D..* F.. ..0/.@B..N . .#.#..... ... "D.. "F..... .#..... ... (".^.....V ...RE.. ...>..... ...!.....*.. ..#...0. .!..".</pre>
<pre>>D,20 *M0000 31 00 00 C3 70 00 00 00 C3 84 0A 00 00 00 00 00 *M0010 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ></pre>	<pre>1.....</pre>
<pre>>D500 *M0500 55 02 06 4C CD ED 04 CD F8 04 CD DF 04 2A 2A 2A ></pre>	<pre>U..L.....***</pre>

①
②
③

〈図17〉 Vコマンドの実行例

```

>V4000,200,40
>D4000,40
*M4000 ED 4D DB 12 CB 47 20 F4 3E 00 D3 12 3E 40 D3 12 .M...G .>...>@..
*M4010 7E D3 10 3E C0 D3 12 3E 40 D3 12 3A B2 F7 CB F7 ...>...>@.....
*M4020 32 B2 F7 23 01 00 FF CD 4F 02 20 03 21 B3 F7 22 2..#....0. .!.."
*M4030 AF F7 21 B2 F7 CB BE 18 C3 F5 C5 E5 21 B2 F7 CB ..!.....!...
>D200,40
*M0200 ED 4D DB 12 CB 47 20 F4 3E 00 D3 12 3E 40 D3 12 .M...G .>...>@..
*M0210 7E D3 10 3E C0 D3 12 3E 40 D3 12 3A B2 F7 CB F7 ...>...>@.....
*M0220 32 B2 F7 23 01 00 FF CD 4F 02 20 03 21 B3 F7 22 2..#....0. .!.."
*M0230 AF F7 21 B2 F7 CB BE 18 C3 F5 C5 E5 21 B2 F7 CB ..!.....!...

```

図16にこのFコマンドの実行例を示します。図16の①では、3000H番地からの40H(64)バイトをデータ55AAHで満たしています。Fコマンドの実行結果をDコマンドにより確認しています。図の②は3000H番地からの40Hバイトをゼロ・クリアする例です。コマンドのデータ部分は“0”だけですが、モニタは0000Hが入力されたと同じ動作をします。

V(Move Memory)コマンド

```
>Vaaaa,bbbb,1111[CR]
```

これはメモリ・ブロック間の移動を行うコマンドです。コマンドVに続いて、デスティネーション・アドレス、ソース・アドレス、ならびにブロックの長さの順に、それぞれをカンマで区切って入力します。図17にこのコマンドの実行例を示します。

この実行例では、200H番地からの40H(64)バイトのデータを、4000H番地から始まる40Hバイトの領域に移動しています。コマンドの実行結果を確認するために、Dコマンドにより、4000H番地および200H番地から始まる40Hバイトのデータを表示してあります。

C(Compare Memory)コマンド

```
>Caaaa,bbbb,1111[CR]
```

これは二つのメモリ・ブロックのデータを比較するコマンドです。コマンドCの後に二つのメモリ・ブロックの先頭アドレス、および比較すべきブロックの長さを

入力します。図18にこのコマンドの実行例を示します。

この実行例では、まずVコマンドにより0000H番地からの1000Hバイトのデータを、8000H番地から始まる1000Hバイトの領域に移動しています。次にCコマンド(a)により両者を比較しています。両者は等しいはずですので、Cコマンドは何もメッセージを出さず、次のコマンドのためのプロンプトが表示されます。

次にMコマンドを用いて、8000H、8467H番地、ならびに8FFFH番地の内容を変更した後に、前と同じCコマンド(b)を実行しています。変更した3カ所のデータに差異が検出されますので、Cコマンドは差異が見つかったアドレスとデータを表示しています。

・O(Set Offset)コマンド

```
>Oaaaa[CR]
```

〈図18〉 Cコマンドの実行例

```

>V8000,0,1000          >C0,8000,1000..... (b)
>C0,8000,1000..... (a) *0000:31 8000:56
>M8000                *0467:B7 8467:12
*M8000 31-56          *0FFF:00 8FFF:EF
*M8001 00-X
>M8467
*M8467 B7-12
*M8468 C0-X
>M8FFF
*M8FFF 00-EF
*M9000 FF-X

```

〈図19〉 Oコマンドの使用例

```

>D400,40
*M0400 3E 20 12 C3 9A 02 E5 44 4D DD 6E 02 CB 85 CB 8D > .....DM.....
*M0410 DD 66 03 AF ED 42 44 4D E1 C9 01 0B 00 EB 09 7D .....BDM.....
*M0420 E6 F8 6F 2B CD A1 02 C2 93 02 DD CB 00 4E C2 9A ...+.....N..
*M0430 02 DD 23 DD 23 C3 93 02 EB CD 06 04 36 20 0B 79 ..#.#.....6 ..
>O200
>D200,40
*M0200 3E 20 12 C3 9A 02 E5 44 4D DD 6E 02 CB 85 CB 8D > .....DM.....
*M0210 DD 66 03 AF ED 42 44 4D E1 C9 01 0B 00 EB 09 7D .....BDM.....
*M0220 E6 F8 6F 2B CD A1 02 C2 93 02 DD CB 00 4E C2 9A ...+.....N..
*M0230 02 DD 23 DD 23 C3 93 02 EB CD 06 04 36 20 0B 79 ..#.#.....6 ..

```

これはアドレス・オフセットを設定するコマンドです。コマンドOに続いて、オフセット値を入力します。このオフセット値はメモリを参照するすべてのコマンドに適用されます。

したがってコマンド・レパートリ中のP, A, S, Q以外のコマンドには、すべて適用されます。

モニタはメモリを参照するときには、必ずアドレスにオフセット値を加えたものを、メモリ・アドレスとして用います。リセットから立ち上がると、モニタはオフセット値を0000Hに設定します。

図19にこのOコマンドの使用例を示します。この図

```

>Q
*0000
>01234
>Q
*1234
>08000
>Q
*8000
    
```

〈図20〉


Qコマンドの実行例

ではまずOコマンドを使わずに(つまり、オフセット値=0000H)、400Hからのデータを40Hバイト表示しています。次にOコマンドによりオフセット値200Hをセットし、200H番地から40Hバイトのデータを表示しています。

図からもわかるように、両Dコマンドにより表示されたデータはまったく等しくなっています。2番目のDコマンドのアドレスは200Hですが、オフセット値が200Hであるため、実際には400H(200H+200H)番地からのデータが表示されているからです。


このOコマンドを設けた理由は次のとおりです。本

〈図21〉 Intel Hexフォーマット



LL: テキスト・レングス (DD...部分の長さ) DD: テキスト
AA: ロード・アドレス SS: チェック・サム (LL~SSまでの和がゼロになる)

(a) テキスト・レコード



(b) エンド・レコード

〈図22〉 Intel Hexフォーマットのプログラム例

```

:2020000031AC203EC30606D31810FC21522006120E18EDB33EBBD3183E7FD3183EA7D318F2
:2020200006070E18216420EDB21100002100240100041ABE201B13230B78B120F5210024F7
:2020400011012401FF0336FFEDB0216120060318BF76C37D0000FF035402500280CD002422
:202060008ACFB38700000000000000000000000000000000000000000000000000000000CD
:202080000000000000000000000000000000000000000000000000000000000000000040
:0C20A0000000000000000000000000000000000000000000000000000000000034
:00000001FF
    
```

```

;*****
;****          DISPLAY  REGISTERS          ****
;*****
2000  3E 55          LD      A,55H          ;
2002  01 1234       LD      BC,1234H        ;
2005  11 5678       LD      DE,5678H        ;
2008  21 9ABC       LD      HL,9ABCH        ;
200B  31 0000       LD      SP,0000H        ;
200E  DD 21 DEF0    LD      IX,0DEF0H       ;
2012  FD 21 ABCD    LD      IY,0ABCDH       ;
2016  B7           OR      A                ;
2017  08           EX      AF,AF'         ;
2018  3E 00       LD      A,00H          ;
201A  B7           OR      A                ;
201B  D9           EXX                ;
201C  01 2345       LD      BC,2345H        ;
201F  11 6789       LD      DE,6789H        ;
2022  21 BCDE       LD      HL,0BCDEH       ;
2025  FF           RST     38H          ;
;
                END
    
```

〈図23〉 RST 38H命令によるレジスタの表示

稿では示しませんが、実はこのモニタにはEPROMを焼く機能があります。Z80の場合、EPROMに焼かれるプログラムは通常ゼロ番地から始まります。このモニタもゼロ番地から始まり、EPROMに収まっています。

したがってEPROMに焼くべきプログラムをメモリ上にロードする場合、オフセットを加える必要があります。どうせオフセット機能を設けるのなら、プログラム・ロードだけではなく、メモリを参照するコマンドすべてに対して、オフセット機能が働くようにしたわけです。

EPROMを焼くプログラムは、2716~27128のすべてをカバーできるようにデザインしたのですが、2764以上のEPROMに関するテストが完全ではないので、残念ながら本稿では割合しました。

・Q(Inquire Offset)

>Q [CR]

これは設定されているオフセット値を表示するコマンドです。このコマンドにはパラメータがなく、コマンドQとキャリッジ・リターンのみを入力します。図20にこのQコマンドの実行例を示します。

・L(Load Program)

>L [CR]

これはIntel Hex フォーマットのプログラムを、シリアル・インターフェース経由でロードするためのコマンドです。このコマンドにもパラメータはなく、コマンドLとキャリッジ・リターンのみを入力します。図21にIntel Hex フォーマットを示し、図22にこの

フォーマットで作られたプログラムの例を示します。

・G(Go to Program)コマンド

>Gaaaa [CR]

コマンドGの後に、ジャンプすべきアドレスを入力します。アドレスを省略すると、ゼロ番地へジャンプします。したがって、モニタをリセットしたいような場合には、コマンドGだけを入力します。

レジスタの表示

このモニタでは、RST 38H命令を実行したとき、またはNMIスイッチが押され、NMIが検出されたときに、Z80のレジスタの内容を表示します。図23にRST 38H命令を実行したときのレジスタ表示例を示します。

なお、この図には実行したプログラムも示されています。図24にはNMIにより、レジスタの内容を表示したときのようすを示します。

コントロール・シフト・ファンクション

このモニタでは、キーボードからのコントロール・シフト(ctl)入力に対して、いくつかの機能を持っています。図25にコントロール・シフト・ファンクションの一覧表を示します。

・コントロールA(ctl-A)

カーソルを右に1カラムだけシフトします。カーソルが行の右端にある時は、次の行の左端にきます。スクリーンの最下行の右端にカーソルがあるときには、カーソルは動きません。


```
*NMI DETECTED
*PC=05D3 SP=FFF6 IX=016C IY=ABCD
*A =4B F =4A B =F6 C =4B D =07 E =3D H =F6 L =4B
*A"=55 F"=04 B"=12 C"=34 D"=56 E"=78 H"=9A L"=BC
>
```

〈図24〉
NMIによるレジスタの表示


〈図25〉 コントロール・シフト・ファンクション

コントロール・シフト	ファンクション名	機能
A	Advance Cursor	カーソルを一つだけ右に進める
B	Back Cursor	カーソルを一つだけ左に進める
C	Clear Screen	スクリーンをクリアし、カーソルをホーム・ポジションにする
D	Down Cursor	カーソルを1ライン下げる
E	Delete Character	カーソルの下の文字を消去し、同じ行内の文字を左に詰める
L	Erase to End of Line	カーソルより右にある文字を行末まで消去する
P	Printer On/Off	プリンタをON/OFFする
S	Insert Character	カーソルの下にブランクを挿入し、同じ行内の文字を右にシフトする
U	Up Cursor	カーソルを1ライン上げる
W	Duplicate Line	カーソルのある行を次の行にコピーする


〈図26〉 コントロールEの機能



〈図27〉 コントロールLの機能



〈図28〉 コントロールSの機能



・コントロールB(ctl-B)

カーソルを左に1カラムだけシフトします。カーソルが行の左端にあるときは、上の行の右端にきます。スクリーンの最上位の左端にカーソルがあるときには、カーソルは動きません。

・コントロールC(ctl-C)

スクリーンをクリアし、カーソルをホーム・ポジション(20行目、カラム1)にセットします。

・コントロールD(ctl-D)

カーソルのカラムは変化せず、行が一つ下がります。カーソルが最下行にあるときは、カーソルは動きません。

・コントロールE(ctl-E)

カーソルの位置の文字を消去し、カーソルより右にある文字列を行内で1カラム左にシフトします。最右端のカラムには空白が入ります(図26)。

・コントロールL(ctl-L)

カーソルのあるカラムから、その行の終りまでの文字をクリアします(図27)。

・コントロールS(ctl-S)

カーソルのあるカラムから、その行の終りまでの文字を右に1カラムだけシフトし、カーソル・ポジショ

ンには空白を挿入します。行の右端の文字は失なわれます。(図28)。

・コントロールU(ctl-U)

カーソルが1行上に動きます。カーソルが最上行にあるときには、カーソルは動きません。

・コントロールW(ctl-W)

カーソルのある行の内容を次にコピーします。カーソルが最下位にあるときには、この機能は働きません。

・コントロールP(ctl-P)

これまで説明してきた機能は、すべて画面編集用の機能でしたが、このコントロールPはプリンタ制御用です。

リセットから立ち上がると、プリンタはOFF状態にセットされていますが、このコントロールPキーを押すと、プリンタがONになります。再度コントロールPを行うと、プリンタのON/OFFはトグルします。

このモニタは約2Kバイトのプリンタ・バッファを持っており、スクリーンとプリンタは独立に動作できます。スクリーンの動作が待たされるのは、プリンタ・バッファが一杯(Full)になったときだけです。プリンタ・バッファにデータが残っているときに、コントロールPにより、プリンタをOFFすると、プリンタ・バッファはリセットされ、プリント動作は即中断します。

*

以上で製作したシングル・ボード・コンピュータとそのモニタ・プログラムの説明を終わりますが、このハードウェアはポート1AHに対してOUT命令を出すと、EPROMをディスエーブルし、RAMをアクティブにする機能があります。

したがって、Vコマンド(V0, 0, 1000[CR])により、EPROMの内容をRAMにコピーし、Pコマンドにより、ポート1AHに対して何らかのデータを書き込むと、モニタはRAM上で動くこととなります。

この機能を用いると、モニタの一部を変更したりすることもできます。このモニタのデバッグ時には、この機能を十分に活用したものです。

Z80シングル・ボード・コンピュータ用モニタ・プログラム

```

;
;          CRTM.MAC          06/12/1983
;*****
;*****
;****
;****          Z80 CRT MONITOR          ****
;****
;*****
;*****
;
0000'          ASEG
;
;
;          I/O PORT EQUATES
0000          SIOAD EQU 00H          ;SIO CHANNEL A DATA
0001          SIOAC EQU SIOAD+1      ;SIO CHANNEL A CONTROL
0002          SIOBD EQU SIOAC+1      ;SIO CHANNEL B DATA
0003          SIOBC EQU SIOBD+1      ;SIO CHANNEL B CONTROL
;
0004          DMA EQU 04H            ;Z80-DMA
;
0008          CTC0 EQU 08H            ;CTC CHANNEL 0
0009          CTC1 EQU CTC0+1        ;CTC CHANNEL 1
000A          CTC2 EQU CTC1+1        ;CTC CHANNEL 2
000B          CTC3 EQU CTC2+1        ;CTC CHANNEL 3
;
000C          P100AD EQU 0CH          ;PIO CHANNEL A DATA
000D          P100AC EQU P100AD+1    ;PIO CHANNEL A CONTROL
000E          P100BD EQU P100AC+1    ;PIO CHANNEL B DATA
000F          P100BC EQU P100BD+1    ;PIO CHANNEL B CONTROL
;
0010          P101AD EQU 10H          ;PIO CHANNEL A DATA
0011          P101AC EQU P101AD+1    ;PIO CHANNEL A CONTROL
0012          P101BD EQU P101AC+1    ;PIO CHANNEL B DATA
0013          P101BC EQU P101BD+1    ;PIO CHANNEL B CONTROL
;
0018          DIPSW EQU 18H           ;DIP SWITCH (READ ONLY)
0018          LED EQU 18H             ;LED'S (WRITE ONLY)
0019          CNMI EQU 19H            ;CLEAR NMI FF (WRITE)
001A          DISROM EQU 1AH          ;DISABLE ROM (WRITE)
001B          CRTRS EQU 1BH           ;6845 REG. SEL (WRITE)
001C          CLRRDY EQU 1CH          ;CLEAR DMA READY (WR)
;
;          CODE EQUATES
000D          CR EQU 0DH              ;CARRIAGE RETURN
;
;          MEMORY EQUATES
0000          STACK EQU 0000H         ;STACK FRAME
;
F000          SCREEN EQU 0F000H       ;SCREEN MEMORY
0640          SC$SZ EQU 80*20         ;SCREEN SIZE
;
F640          KBUF EQU SCREEN+SC$SZ   ;KEYBOARD BUFFER
F740          KBUFE EQU KBUF+256      ;KBUF END ADDRESS
F740          KBUFIP EQU KBUFE        ;KBUF INPUT POINTER
F742          KBUFOP EQU KBUFIP+2     ;KBUF OUTPUT POINTER
F744          CURSOR EQU KBUFOP+2     ;CURSOR ADDRESS
F746          RTBLP EQU CURSOR+2      ;ROW TABLE POINTER
F748          KBLKF EQU RTBLP+2       ;KEYBOARD LOCK FLAG
F749          LINEB EQU KBLKF+1       ;KEYBOARD LINE BUFFER
F799          PAR0 EQU LINEB+80       ;PARAMETER 0

```

```

F79B      PAR1      EQU      PAR0+2      ;PARAMETER 1
F79D      PAR2      EQU      PAR1+2      ;PARAMETER 2
F79F      RETS      EQU      PAR2+2      ;ROUTINE ADRS SAVE AREA
F7A1      HLSAV     EQU      RETS+2      ;HL SAVE AREA
F7A3      SPSAV     EQU      HLSAV+2     ;SP SAVE AREA
F7A5      PCSAV     EQU      SPSAV+2     ;PC SAVE AREA
F7A7      OFFSET   EQU      PCSAV+2     ;OFFET VALUE
F7A9      HLSAV0    EQU      OFFSET+2    ;HL SAVE AREA
F7AB      BCSAV0    EQU      HLSAV0+2    ;BC SAVE AREA

;
F7AD      PBUFIP    EQU      BCSAV0+2    ;PBUF INPUT POINTER
F7AF      PBUFOP    EQU      PBUFIP+2    ;PBUF OUTPUT POINTER
F7B1      PFLAG     EQU      PBUFOP+2    ;PRINT FLAG
F7B2      PWFLG     EQU      PFLAG+1     ;PRINTER WAIT FLAG
;         BIT       7                   ;PBUF FULL INDICATOR
;         BIT       6                   ;PRINTER BUSY FLAG
F7B3      PBUF      EQU      PWFLG+1     ;PRINT BUFFER
FF00      PBUFE     EQU      STACK-256   ;PBUF END

;
;
0000      31 0000   START:  LD      SP,STACK   ;SET STACK POINTER
0003      C3 0070   JP      START0   ;
;
;         ORG      START+08H
;         RST      08H
0008      C3 0A86   JP      RST08    ;
;
;         ORG      START+38H
;         RST      38H
0038      C3 085F   JP      RDISP    ;DISPLAY REGISTERS
;
;
;         ORG      START+40H
;         INTERRUPT VEVTOR
0040      0000     DMAV:  DW      0           ;
0042      0000     DW      0           ;
0044      0181     DW      DMAINT      ;END OF BLOCK INT
0046      0000     DW      0           ;
;
0048      0058     CTCV:  DW      SPINT    ;CTC 0 INTERRUPT
004A      0170     DW      CTC1I      ;CTC 1 INTERRUPT
004C      0058     DW      SPINT    ;CTC 2 INTERRUPT
004E      0058     DW      SPINT    ;CTC 3 INTERRUPT
;
0050      01B8     PIOV:  DW      PIO0AI  ;PIO 0 PORT A INT
0052      0058     DW      SPINT    ;PIO 0 PORT B INT
0054      0239     DW      PIO1AI  ;PIO 1 PORT A INT
0056      0058     DW      SPINT    ;PIO 1 PORT B INT
;
;
;         SPURIOUS INTERRUPT
0058      FB      SPINT: EI           ;RE-ENABLE INTERRUPT
0059      ED 4D   RETI           ;
;
;         NMI
;         ORG      START+66H
0066      C3 0A69   JP      NMI      ;
;
;
;         ORG      START+70H
0070      3E 18   START0: LD      A,18H   ;RESET SIO CHANNEL A
0072      D3 01   OUT      (SIOAC),A   ;
0074      D3 03   OUT      (SIOBC),A   ;RESET SIO CHANNEL B
0076      21 F640 LD      HL,KBUF   ;INITIALIZE KBUFIP
0079      22 F740 LD      (KBUFIP),HL   ;
007C      22 F742 LD      (KBUFOP),HL   ;INITIALIZE KBUFOP

```

```

007F 21 F7B3 LD HL,PBUF ; INITIALIZE PBUFIP
0082 22 F7AD LD (PBUFIP),HL ;
0085 22 F7AF LD (PBUFOP),HL ; INITIALIZE PBUFOP
0088 3E 00 LD A,0 ; CLEAR PRINT FLAG
008A 32 F7B1 LD (PFLAG),A ;
008D 32 F7B2 LD (PWFLG),A ; CLEAR PWFLG
0090 32 F748 LD (KBLKF),A ; CLEAR KBLKF
0093 21 F5F0 LD HL,SCREEN+80*19 ; INITIALIZE CURSOR
0096 22 F744 LD (CURSOR),HL ;
0099 21 016C LD HL,RTBL+2*19 ; SET RTBL POINTER
009C 22 F746 LD (RTBLP),HL ;
; NOW CLEAR SCREEN
009F 11 F001 LD DE,SCREEN+1 ;
00A2 21 F000 LD HL,SCREEN ;
00A5 01 063F LD BC,SC$SZ-1 ;
00A8 36 20 LD (HL),20H ;
00AA ED B0 LDIR ;
; INITIALIZE PIO 0 PORT B
00AC 3E 0F LD A,0FH ; MODE 0 (OUTPUT)
00AE D3 0F OUT (PIO0BC),A ;
00B0 3E 07 LD A,07H ; DISABLE INTERRUPT
00B2 D3 0F OUT (PIO0BC),A ;
; INITIALIZE CRT CONTROLLER
00B4 06 00 LD B,0 ; SET REGISTER NUMBER
00B6 0E 0E LD C,PIO0BD ; LOAD PIO0BD ADDRESS
00B8 21 0126 LD HL,CRTCMD ; LOAD COMMAND ADDRESS
00BB 3E 00 START1: LD A,0 ; SELECT REGISTER
00BD D3 1B OUT (CRTRS),A ;
00BF ED 41 OUT (C),B ; LOAD REGISTER NUMBER
00C1 3E 01 LD A,01H ; SELECT REGISTER
00C3 D3 1B OUT (CRTRS),A ;
00C5 7E LD A,(HL) ; LOAD COMMAND
00C6 ED 79 OUT (C),A ;
00C8 04 INC B ; BUMP REGISTER NUMBER
00C9 23 INC HL ; BUMP COMMAND POINTER
00CA 78 LD A,B ; END OF COMMAND ?
00CB FE 10 CP 10H ;
00CD 20 EC JR NZ,START1 ; NO,START1
; INITIALIZE DMA CONTROLLER
00CF 3E C3 LD A,0C3H ; RESET DMA COMMAND
00D1 06 06 LD B,6 ; SET COUNT
00D3 D3 04 START2: OUT (DMA),A ; RESET DMA
00D5 10 FC DJNZ START2 ; 6 TIMES ? NO,START2
00D7 06 10 LD B,DMACL-DMACC ; LOAD COMMAND LENGTH
00D9 0E 04 LD C,DMA ; LOAD DMA ADDRESS
00DB 21 0136 LD HL,DMACC ; LOAD COMMAND ADDRESS
00DE ED B3 OTIR ; LOAD COMMAND TO DMA
; INITIALIZE PIO 0 PORT A FOR KEYBOARD
00E0 3E 4F LD A,4FH ; MODE 1 (INPUT)
00E2 D3 0D OUT (PIO0AC),A ;
00E4 3E 87 LD A,87H ; ENABLE INTERRUPT
00E6 D3 0D OUT (PIO0AC),A ;
00E8 3E 50 LD A,PIOV+0-START ; LOAD INTERRUPT VECTOR
00EA D3 0D OUT (PIO0AC),A ;
; INITIALIZE CTC CHANNEL 1 FOR PRINTER
00EC 3E 03 LD A,03H ; RESET CTC CHANNEL 0
00EE D3 09 OUT (CTC1),A ;
00F0 3E A5 LD A,0A5H ; ENABLE INTERRUPT
; TIMER MODE
; PRESCALER=256
; TIME CONSTANT FOLLOWS
00F2 D3 09 OUT (CTC1),A ;
00F4 3E FF LD A,255 ; TIME CONSTANT
00F6 D3 09 OUT (CTC1),A ;
00F8 3E 48 LD A,CTCV+0-START ; INTERRUPT VECTOR
00FA D3 08 OUT (CTC0),A ;

```

```

; INITIALIZE PIO 1 FOR PRINTER
00FC 3E 0F LD A,0FH ;PORT A IS OUTPUT MODE
00FE D3 11 OUT (PIO1AC),A ;
0100 3E 54 LD A,PIOV+4-START ; INTERRUPT VECTOR
0102 D3 11 OUT (PIO1AC),A ;
0104 3E 87 LD A,87H ; ENABLE INTERRUPT
0106 D3 11 OUT (PIO1AC),A ;
0108 3E CF LD A,OCFH ; PORT B IS BIT MODE
010A D3 13 OUT (PIO1BC),A ;
010C 3E 3F LD A,3FH ; SET I/O WORD
010E D3 13 OUT (PIO1BC),A ;
0110 3E 07 LD A,07H ; DISABLE INTERRUPT
0112 D3 13 OUT (PIO1BC),A ;
; NOW ENABLE DMA AND INTERRUPT
0114 D3 1C OUT (CLRDRDY),A ; CLEAR READY FLAG
0116 3E 87 LD A,87H ; ENABLE DMA
0118 D3 04 OUT (DMA),A ;
011A 21 0000 LD HL,START ; LOAD START ADDRESS
011D 7C LD A,H ; LOAD UPPER HALF OF
; VECTOR ADDRESS
011E ED 47 LD I,A ; LOAD IT TO IR
0120 ED 5E IM 2 ; SET MODE 2 INTERRUPT
0122 FB EI ; ENABLE INTERRUPT
0123 C3 04FD JF BEGIN ;
;
; CRTC COMMAND CHAIN
0126 70 CRTCMD: DB 113-1 ;R0
0127 50 DB 80 ;R1
0128 5C DB 92 ;R2
0129 08 DB 08 ;R3
012A 1A DB 26 ;R4
012B 02 DB 2 ;R5
012C 14 DB 20 ;R6
012D 17 DB 23 ;R7
012E 00 DB 0 ;R8
012F 09 DB 09 ;R9
0130 60 DB 60H ;R10
0131 09 DB 09H ;R11
0132 00 DB 0 ;R12
0133 00 DB 0 ;R13
0134 00 DB 0 ;R14
0135 00 DB 0 ;R15
;
; DMA COMMAND CHAIN
0136 7D DMACC: DB 7DH ;WR0 TRANSFER
; PORT A --> PORT B
; PORT A ADDRESS FOLLOWS
; BLOCK LENGTH FOLLOWS
0137 F000 DW SCREEN ; PORT A ADDRESS
0139 063F DW SC$SZ-1 ; BLOCK LENGTH
013B 14 DB 14H ;WR1 PORT A INCREMENT ADRS
; PORT A IS MEMORY
013C 58 DB 58H ;WR2 PORT B IS I/O
; PORT B INCREMENT ADRS
; TIMING BYTE FOLLOWS
013D FE DB OFEH ; TWO CYCLES
013E A0 DB 0A0H ;WR3 ENABLE INTERRUPT
013F DD DB ODDH ;WR4 PORT B ADDRESS FOLLOWS
; INTERRUPT CONTROL BYTE
; FOLLOWS
; BURST MODE
0140 0000 DW 0 ; PORT B ADDRESS
0142 32 DB 32H ; INTERRUPT CONTROL BYTE
; INT ON END OF BLOCK
; INT VECTOR FOLLOWS
; STATUS AFFECTS VECTOR

```

```

0143 40 DB DMAV-START ; INTERRUPT VECTOR
0144 82 DB 82H ; WR5 RDY ACTIVE LOW
; CE/ ONLY
; TERMINATE WHEN EOB
0145 CF DB OCFH ; WR6 LOAD COMMAND
0146 DMACL EQU $
;
;
; RTBL: ROW TABLE
0146 F001 DW SCREEN+1 ; ROW 0
0148 F050 DW SCREEN+80*1 ; ROW 1
014A F0A0 DW SCREEN+80*2 ; ROW 2
014C F0F0 DW SCREEN+80*3 ; ROW 3
014E F140 DW SCREEN+80*4 ; ROW 4
0150 F190 DW SCREEN+80*5 ; ROW 5
0152 F1E0 DW SCREEN+80*6 ; ROW 6
0154 F230 DW SCREEN+80*7 ; ROW 7
0156 F280 DW SCREEN+80*8 ; ROW 8
0158 F2D0 DW SCREEN+80*9 ; ROW 9
015A F320 DW SCREEN+80*10 ; ROW 10
015C F370 DW SCREEN+80*11 ; ROW 11
015E F3C0 DW SCREEN+80*12 ; ROW 12
0160 F410 DW SCREEN+80*13 ; ROW 13
0162 F460 DW SCREEN+80*14 ; ROW 14
0164 F4B0 DW SCREEN+80*15 ; ROW 15
0166 F500 DW SCREEN+80*16 ; ROW 16
0168 F550 DW SCREEN+80*17 ; ROW 17
016A F5A0 DW SCREEN+80*18 ; ROW 18
016C F5F2 DW SCREEN+80*19+2 ; ROW 19
016E F640 DW SCREEN+80*20 ; DUMMY ROW
;
;
; CTC CHANNEL 1 INTERRUPT
0170 F5 CTC1I: PUSH AF ; SAVE PSW
0171 3A F7B2 LD A, (PWFLG) ; LOAD PRINTER CTL FLAG
0174 CB 77 BIT 6, A ; PRINTER BUSY ?
0176 28 04 JR Z, CTC1I0 ; NO, CTC1I0
0178 F1 POP AF ; RESTORE PSW
0179 FB EI ; RE-ENABLE INTERRUPT
017A ED 4D RETI ;
017C C5 CTC1I0: PUSH BC ; SAVE BC
017D E5 PUSH HL ; SAVE HL
017E C3 01E9 JP PRTI ; GO AND INITIATE PRINT
;
;
; DMA INTERRUPT
0181 F5 DMAINT: PUSH AF ; SAVE PSW
0182 C5 PUSH BC ; SAVE BC
0183 E5 PUSH HL ; SAVE HL
0184 D3 1C OUT (CLR RDY), A ; CLEAR READY FF
0186 3E 8B LD A, 8BH ; CLEAR DMA STATUS
0188 D3 04 OUT (DMA), A ;
018A 3E CF LD A, OCFH ; RE-LOAD COMMAND
018C D3 04 OUT (DMA), A ;
018E 3E 87 LD A, 87H ; RE-ENABLE DMA COMMAND
0190 D3 04 OUT (DMA), A ;
;
; UPDATE CURSOR
0192 2A F744 LD HL, (CURSOR) ; LOAD CURSOR POSITION
0195 7C LD A, H ; LOAD UPPER CURSOR
0196 E6 0F AND 0FH ; CLEAR UNUSED BITS
0198 67 LD H, A ;
0199 06 0E LD B, 14 ; SET REGISTER 14
019B 4C LD C, H ; UPPER CURSOR TO C
019C CD 01AA CALL SETC ; SET CURSOR
019F 04 INC B ; SET REGISTER 15
01A0 4D LD C, L ; LOWER CURSOR TO C
01A1 CD 01AA CALL SETC ; SET CURSOR
01A4 E1 POP HL ; RESTORE HL
01A5 C1 POP BC ; RESTORE BC

```

```

01A6      F1      POP      AF      ;RESTORE PSW
01A7      FB      EI      ;RE-ENABLE INTERRUPT
01A8      ED 4D   RETI      ;
;
; SET CURSOR SUBROUTINE
; B=REGISTER NUMBER
; C=CURSOR ADDRESS
01AA      AF      SETC:   XOR      A      ; TO SELECT REGISTER
01AB      D3 1B   OUT      (CRTRS),A ;
01AD      78      LD      A,B      ;LOAD REGISTER NUMBER
01AE      D3 0E   OUT      (PIO0BD),A ;
01B0      3E 01   LD      A,1      ; TO ACCESS REGISTER
01B2      D3 1B   OUT      (CRTRS),A ;
01B4      79      LD      A,C      ;LOAD COMMAND
01B5      D3 0E   OUT      (PIO0BD),A ;
01B7      C9      RET      ;
;
; KEYBOARD INTERRUPT
01B8      F5      PIO0AI: PUSH   AF      ; SAVE PSW
01B9      C5      PUSH   BC      ; SAVE BC
01BA      E5      PUSH   HL      ; SAVE HL
01BB      DB 0C   IN      A,(PIO0AD) ; READ KEYBOARD DATA
01BD      2F      CPL      ; INVERT DATA
01BE      E6 7F   AND      7FH     ; CLEAR UNUSED BIT
01C0      FE 10   CP      10H     ; CONTROL P ?
01C2      28 20   JR      Z,PIOA1 ; YES,PIOA1
01C4      4F      LD      C,A      ; SAVE IT
01C5      3A F74B LD      A,(KBLKF) ; KEYBOARD LOCKED ?
01C8      B7      OR      A      ;
01C9      20 13   JR      NZ,PIOAX ; YES,PIOAX
;
; NOW QUEUE THE KEYBOARD DATA
01CB      2A F740 LD      HL,(KBUFIP) ; LOAD KBUF INPUT POINTER
01CE      71      LD      (HL),C    ; ENQUE THE DATA
01CF      23      INC     HL      ; BUMP KBUFIP
01D0      01 F740 LD      BC,KBUFE   ; LOAD KBUF END ADDRESS
01D3      CD 024F CALL   CHLBC      ; CHECK IF END OF KBUF
01D6      20 03   JR      NZ,PIOAO  ; JUMP IF NOT END OF KBUF
01D8      21 F640 LD      HL,KBUF    ; RESET KBUF POINTER
01DB      22 F740 PIOAO: LD      (KBUFIP),HL ; UPDATE KBUFIP
01DE      E1      PIOAX: POP     HL      ; RESTORE HL
01DF      C1      POP     BC      ; RESTORE BC
01E0      F1      POP     AF      ; RESTORE PSW
01E1      FB      EI      ; RE-ENABLE INTERRUPT
01E2      ED 4D   RETI      ;
01E4      CD 0460 PIOA1: CALL   CTLPX   ; PROCESS CONTROL P
01E7      18 F5   JR      PIOAX   ;
;
; PRINT INITIATION
01E9      ED 4B F7AD PRTI: LD      BC,(PBUFIP) ; LOAD PBUF INPUT POINTER
01ED      2A F7AF LD      HL,(PBUFOP) ; LOAD PBUF OUTPUT PTR
01F0      CD 024F CALL   CHLBC      ; BUFFER EMPTY ?
01F3      20 0D   JR      NZ,PRTIO  ; NO,PRTIO
01F5      3A F7B2 LD      A,(PWFLG) ; LOAD PRINTER FLAG
01F8      CB 7F   BIT     7,A      ; BUFFER FULL ?
01FA      20 06   JR      NZ,PRTIO  ; YES,PRTIO
01FC      E1      PRTIX: POP     HL      ; RESTORE HL
01FD      C1      POP     BC      ; RESTORE BC
01FE      F1      POP     AF      ; RESTORE AF
01FF      FB      EI      ; RE-ENABLE INTERRUPT
0200      ED 4D   RETI      ;
0202      DB 12   PRTIO: IN      A,(PIO1BD) ; GET PRINTER STATUS
0204      CB 47   BIT     0,A      ; PRINTER BUSY ?
0206      20 F4   JR      NZ,PRTIX  ; YES,PRTIX
0208      3E 00   LD      A,00H    ; CLEAR ACK FF
020A      D3 12   OUT     (PIO1BD),A ;
020C      3E 40   LD      A,40H    ; ENABLE ACK FF
020E      D3 12   OUT     (PIO1BD),A ;
0210      7E      LD      A,(HL)   ; LOAD PRINT DATA

```



```

028B DD 66 01 LD H, (IX+1) ;
028E 1B 03 JR DISP2 ;
0290 CD 0364 DISP1: CALL ROLLU ; ROLL UP SCREEN
0293 22 F744 DISP2: LD (CURSOR), HL ; UPDATE CURSOR
0296 DD 22 F746 LD (RTBLP), IX ; UPDATE RTBL POINTER
029A DD E1 DISPX: POP IX ; RESTORE IX
029C C1 POP BC ; RESTORE BC
029D D1 POP DE ; RESTORE DE
029E E1 POP HL ; RESTORE HL
029F F1 POP AF ; RESTORE PSW
02A0 C9 RET ;
; CHECK IF END OF LINE
02A1 23 ; CKEOL: INC HL ; BUMP CURSOR
02A2 DD 7E 02 LD A, (IX+2) ; LOAD NEXT LINE ADRS
02A5 E6 FC AND OFCH ; CLEAR FLAG
02A7 BD CP L ; MAY BE EOL ?
02A8 C0 RET NZ ; NO, RETURN
02A9 DD 7E 03 LD A, (IX+3) ; LOAD NEXT LINE ADRS
02AC BC CP H ; END OF LINE ?
02AD C9 RET ;
;
; ENQUE PRINT DATA FROM SCREEN
02AE E5 ; QPRTS: PUSH HL ; SAVE HL
02AF C5 PUSH BC ; SAVE BC
02B0 D5 PUSH DE ; SAVE DE
02B1 3A F7B1 LD A, (PFLAG) ; LOAD PRINT FLAG
02B4 B7 OR A ; NEED PRINT ?
02B5 28 22 JR Z, QPRTSX ; NO, QPRTSX
02B7 DD 5E 00 LD E, (IX+0) ; LOAD BOL ADDRESS
02BA CB 83 RES 0, E ; CLEAR FLAGS
02BC CB 8B RES 1, E ;
02BE DD 56 01 LD D, (IX+1) ;
02C1 AF XOR A ; CLEAR CARRY FOR SBC
02C2 ED 52 SBC HL, DE ; GET DATA LENGTH
02C4 45 LD B, L ; LENGTH TO B
02C5 78 LD A, B ; LENGTH=0 ?
02C6 B7 OR A ;
02C7 20 01 JR NZ, QPRTS0 ; NO, QPRTS
02C9 04 INC B ; SET LENGTH=1
02CA 1A ; QPRTS0: LD A, (DE) ; LOAD DATA FROM SCREEN
02CB CD 02DD CALL CONA ; CONVERT TO ASCII
02CE CD 02E3 CALL QPDT ; ENQUE PRINT DATA
02D1 13 INC DE ; BUMP DATA POINTER
02D2 10 F6 DJNZ QPRTS0 ; ALL QUEUED ? NO, QPRTS0
02D4 3E 0D LD A, CR ; LOAD CR CODE
02D6 CD 02E3 CALL QPDT ; ENQUE CR CODE
02D9 D1 ; QPRTSX: POP DE ; RESTORE DE
02DA C1 POP BC ; RESTORE BC
02DB E1 POP HL ; RESTORE HL
02DC C9 RET ;
;
; CONVERT SCREEN DATA TO ASCII
02DD FE 20 ; CONA: CP 20H ; LOWER THAN 20H ?
02DF D0 RET NC ; NO, RETURN
02E0 CB F7 SET 6, A ; GET ASCII CODE
02E2 C9 RET ;
;
; ENQUE PRINT DATA INTO PBUF
02E3 E5 ; QPDT: PUSH HL ; SAVE HL
02E4 C5 PUSH BC ; SAVE BC
02E5 F5 PUSH AF ; SAVE DATA TO BE QUEUED
02E6 21 F7B2 LD HL, PWFLG ; LOAD PWFLG ADDRESS
02E9 CB 7E ; QPDT0: BIT 7, (HL) ; PBUF FUL ?
02EB 20 FC JR NZ, QPDT0 ; YES, QPDT0
02ED 2A F7AD LD HL, (PBUFIP) ; LOAD PBUF INPUT POINTER
02F0 F1 POP AF ; RESTORE DATA

```



```

02F1 77 LD (HL),A ;ENQUE DATA
02F2 23 INC HL ;
02F3 01 FF00 LD BC,PBUFE ;LOAD PBUF END ADDRESS
02F6 CD 024F CALL CHLBC ;END OF PBUF ?
02F9 20 03 JR NZ,QPDT1 ;NO,QPDT1
02FB 21 F7B3 LD HL,PBUF ;WRUP AROUND PBUF PTR
02FE 22 F7AD QPDT1: LD (PBUFIP),HL ;UPDATE PBUFIP
0301 ED 4B F7AF LD BC,(PBUFOP) ;LOAD PBUF OUTPUT PTR
0305 CD 024F CALL CHLBC ;PBUF FULL ?
0308 20 05 JR NZ,QPDT2 ;NO,QPDT2
030A 21 F7B2 LD HL,PWFLG ;LOAD PWFLG ADDRESS
030D CB FE SET 7,(HL) ;SET PBUF FULL
030F C1 QPDT2: POP BC ;RESTORE BC
0310 E1 POP HL ;RESTORE HL
0311 C9 RET ;
;
; FUNCTION CODE
0312 4F DISPF: LD C,A ;CODE TO C
0313 06 00 LD B,0 ;CLEAR B
0315 EB EX DE,HL ;CUSOR ADDRESS TO DE
0316 21 0324 LD HL,FCTBL ;LOAD FCTBL ADDRESS
0319 09 ADD HL,BC ;GET TABLE ENTRY
031A 09 ADD HL,BC ;
031B 7E LD A,(HL) ;LOAD ROUTINE ADDRESS
031C 23 INC HL ;BUMP TABLE POINTER
031D 66 LD H,(HL) ;LOAD ROUTINE ADDRESS
031E 6F LD L,A ;SAVE LOWER ADDRESS
031F B4 OR H ;NULL ENTRY ?
0320 CA 029A JP Z,DISPX ;YES,DISPX
0323 E9 JP (HL) ;GO TO EACH ROUTINE
;
; FUNCTION ROUTINE ADDRESS TABLE
0324 0000 FCTBL: DW 0 ;CONTROL @
0326 0386 DW CTLA ;CONTROL A
0328 0398 DW CTLB ;CONTROL B
032A 03B7 DW CTLC ;CONTROL C
032C 03D9 DW CTLD ;CONTROL D
032E 03F2 DW CTLE ;CONTROL E
0330 0000 DW 0 ;CONTROL F
0332 0000 DW 0 ;CONTROL G
0334 0398 DW CTLB ;CONTROL H
0336 041A DW CTLI ;CONTROL I
0338 0000 DW 0 ;CONTROL J
033A 0000 DW 0 ;CONTROL K
033C 0438 DW CTLL ;CONTROL L
033E 044B DW CRRT ;CONTROL M
0340 0000 DW 0 ;CONTROL N
0342 0000 DW 0 ;CONTROL O
0344 0459 DW CTLP ;CONTROL P
0346 0000 DW 0 ;CONTROL Q
0348 0000 DW 0 ;CONTROL R
034A 0476 DW CTLS ;CONTROL S
034C 0000 DW 0 ;CONTROL T
034E 048D DW CTLU ;CONTROL U
0350 0000 DW 0 ;CONTROL V
0352 04C1 DW CTLW ;CONTROL W
0354 0000 DW 0 ;CONTROL X
0356 0000 DW 0 ;CONTROL Y
0358 0000 DW 0 ;CONTROL Z
035A 0000 DW 0 ;
035C 0000 DW 0 ;
035E 0000 DW 0 ;
0360 0000 DW 0 ;
0362 0000 DW 0 ;
;

```

```

; ROLL UP SCREEN
0364 C5 ROLLU: PUSH BC ;SAVE BC
0365 D5 PUSH DE ;SAVE DE
0366 21 F050 LD HL,SCREEN+80 ;LOAD 'FROM' ADDRESS
0369 11 F000 LD DE,SCREEN ;LOAD 'TO' ADDRESS
036C 01 05F0 LD BC,SC#SZ-80 ;LOAD COUNT
036F ED B0 LDIR ;DO ROLLING UP
;
; CLEAR LAST LINE
0371 21 F5F0 LD HL,SCREEN+80*19 ;LOAD 'FROM' ADDRESS
0374 13 INC DE ;SET 'TO' ADDRESS
0375 01 004F LD BC,80-1 ;SET COUNT
0378 36 20 LD (HL),20H ;SET BLANK CODE
037A ED B0 LDIR ;DO CLEARING
037C 21 F5F0 LD HL,SCREEN+80*19 ;SET CURSOR ADDRESS
037F DD 21 016C LD IX,RTBL+2*19 ;SET RTBL POINTER
0383 D1 POP DE ;RESTORE DE
0384 C1 POP BC ;RESTORE BC
0385 C9 RET ;
;
;
; CONTROL A (ADVANCE CURSOR)
0386 EB CTLA: EX DE,HL ;CURSOR TO HL
0387 CD 02A1 CALL CKEOL ;CHECK IF END OF LINE
038A C2 0293 JP NZ,DISP2 ;JUMP IF NOT EOL
038D DD CB 00 4E BIT 1,(IX+0) ;WAS THIS LAST LINE ?
0391 CA 0280 JP Z,DISPOX ;NO,DISPOX
0394 2B DEC HL ;DONT MOVE CURSOR
0395 C3 029A JP DISPX ;
;
; CONTROL B (BACK CURSOR)
0398 EB CTLB: EX DE,HL ;CURSOR TO HL
0399 DD 4E 00 LD C,(IX+0) ;LOAD BOL ADDRESS
039C CB 81 RES 0,C ;CLEAR FLAGS
039E CB 89 RES 1,C ;
03A0 DD 46 01 LD B,(IX+1) ;
03A3 CD 024F CALL CHLBC ;BEGINNING OF LINE ?
03A6 20 0B JR NZ,CTLBO ;JUMP IF NOT BOL
03A8 DD CB 00 46 BIT 0,(IX+0) ;TOP OF LINE ?
03AC C2 029A JP NZ,DISPX ;YES,DISPX
03AF DD 2B DEC IX ;BACK RTBL POINTER
03B1 DD 2B DEC IX ;
03B3 2B CTLBO: DEC HL ;BACK CURSOR
03B4 C3 0293 JP DISP2 ;
;
; CONTROL C (CLEAR SCREEN)
03B7 21 F000 CTLC: LD HL,SCREEN ;LOAD 'FROM' ADDRESS
03BA 11 F001 LD DE,SCREEN+1 ;LOAD 'TO' ADDRESS
03BD 01 063F LD BC,SC#SZ-1 ;SET COUNT
03C0 36 20 LD (HL),20H ;CLEAR TOP OF SCREEN
03C2 ED B0 LDIR ;
03C4 CD 03CA CALL HOMECL ;CURSOR TO HOME
03C7 C3 029A JP DISPX ;
;
; CURSOR TO HOME
03CA 21 F5F0 HOMECL: LD HL,SCREEN+80*19 ;LOAD HOME ADDRESS
03CD 22 F744 LD (CURSOR),HL ;STORE IT INTO CURSOR
03D0 DD 21 016C LD IX,RTBL+2*19 ;LOAD HOME RTBL ADDRESS
03D4 DD 22 F744 LD (RTBLP),IX ;STORE IT INTO RTBLP
03D8 C9 RET ;
;
; CONTROL D (DOWN CURSOR)
03D9 DD CB 00 4E CTLD: BIT 1,(IX+0) ;HERE IS LAST LINE ?
03DD C2 03EC JP NZ,CTLDO ;YES,CTLDO
03E0 EB EX DE,HL ;CURSOR TO HL
03E1 01 0050 LD BC,80 ;SET 80
03E4 09 ADD HL,BC ;DOWN CURSOR
03E5 DD 23 INC IX ;BUMP RTBL POINTER

```

```

03E7 DD 23 INC IX ;
03E9 C3 0293 JP DISP2 ;
03EC CD 0364 CTLDO: CALL ROLLU ; ROLLING UP
03EF C3 0293 JP DISP2 ;
;
; CONTROL E (ERASE CHARACTER)
03F2 EB CTLE: EX DE,HL ; CURSOR TO HL
03F3 CD 0406 CALL GETSZ ; GET SIZE TO BE MOVED
03F6 54 LD D,H ; CURSOR TO DE
03F7 5D LD E,L ;
03F8 23 INC HL ; ADJUST FOR LDIR
03F9 0B DEC BC ; AJUST
03FA 78 LD A,B ; LENGTH=0 ?
03FB B1 OR C ;
03FC 28 02 JR Z,CTLE0 ; YES,CTLE
03FE ED B0 LDIR ; SIFT LEFT ONE BYTE
0400 3E 20 CTLE0: LD A,20H ;
0402 12 LD (DE),A ; SET BLANK IN TAIL
0403 C3 029A JP DISPX ;
;
; GET SIZE TO BE MOVED
0406 E5 GETSZ: PUSH HL ; SAVE CURSOR ADDRESS
0407 44 LD B,H ; CURSOR TO BC
0408 4D LD C,L ;
0409 DD 6E 02 LD L,(IX+2) ; LOAD EOL ADDRESS
040C CB 85 RES 0,L ; CLEAR FLAGS
040E CB 8D RES 1,L ;
0410 DD 66 03 LD H,(IX+3) ;
0413 AF XOR A ; CLEAR CARRY
0414 ED 42 SBC HL,BC ;
0416 44 LD B,H ; LENGTH TO HL
0417 4D LD C,L ;
0418 E1 POP HL ;
0419 C9 RET ;
;
; CONTROL I (FORWARD TAB)
041A 01 000B CTLI: LD BC,B ; SET TAB COUNT
041D EB EX DE,HL ; CURSOR TO HL
041E 09 ADD HL,BC ; DO TAB
041F 7D LD A,L ; LOAD CURSOR LOWER
0420 E6 F8 AND OF8H ; GET MULTIPLES OF 8
0422 6F LD L,A ;
0423 2B DEC HL ; ADJUSTING
0424 CD 02A1 CALL CKEOL ; CHECK IF EOL
0427 C2 0293 JP NZ,DISP2 ; JUMP IF NOT EOL
042A DD CB 00 4E BIT 1,(IX+0) ; HERE IS LAST LINE ?
042E C2 029A JP NZ,DISPX ; YES,DISPX
0431 DD 23 INC IX ; BUMP RTBL POINTER
0433 DD 23 INC IX ;
0435 C3 0293 JP DISP2 ;
;
; CONTROL L (ERASE TO END OF LINE)
0438 EB CTLL: EX DE,HL ; CURSOR TO HL
0439 CD 0406 CALL GETSZ ; GET SIZE TO BE ERASED
043C 36 20 LD (HL),20H ; CLEAR TOP OF STRING
043E 0B DEC BC ; ADJUST LENGTH
043F 79 LD A,C ; LENGTH =0 ?
0440 CA 029A JP Z,DISPX ; YES,DISPX
0443 54 LD D,H ; CURSOR TO DE
0444 5D LD E,L ;
0445 13 INC DE ; ADJUST
0446 ED B0 LDIR ; DO ERASING
0448 C3 029A JP DISPX ;
;
; CONTROL M/CR (CARRIAGE RETURN)
044B EB CRRT: EX DE,HL ; CURSOR TO HL

```

```

044C CD 02AE CALL QPRTS ; ENQUE PRINT DATA
044F DD CB 00 4E BIT 1, (IX+0) ; HERE IS LAST LINE ?
0453 CA 0280 JP Z, DISPOX ; NO, DISPOX
0456 C3 0290 JP DISP1 ;
;
; CONTROL P (PRINTER ON/OFF)
0459 CD 0460 CTLP: CALL CTLPX ; PROCESS CONTROL P
045C FB EI ; ENABLE INTERRUPT
045D C3 029A JP DISPX ;
;
; PROCESS CONTROL P
0460 3A F7B1 CTLPX: LD A, (PFLAG) ; LOAD PRINTER FLAG
0463 2F CPL ; FLIP THE FLAG
0464 32 F7B1 LD (PFLAG), A ; UPDATE PFLAG
0467 B7 OR A ; PRINT OFF ?
0468 C0 RET NZ ; NO, RETURN
0469 F3 DI ; DISABLE INTERRUPT
046A 2A F7AD LD HL, (PBUFIP) ; RESET PBUF
046D 22 F7AF LD (PBUFOP), HL ;
0470 21 F7B2 LD HL, PWFLG ; LOAD FLAG ADDRESS
0473 CB BE RES 7, (HL) ; CLEAR BUFFER FULL
0475 C9 RET ;
;
; CONTROL S (INSERT CHARACTER)
0476 EB CTLS: EX DE, HL ; CURSOR TO HL
0477 CD 0406 CALL GETSZ ; GET SIZE TO BE MOVED
047A 0B DEC BC ; ADJUSTING
047B 79 LD A, C ; CURSOR IS ON THE LAST ?
047C B7 OR A ;
047D CA 029A JP Z, DISPX ; YES, DISPX
0480 E5 PUSH HL ; SAVE CURSOR ADDRESS
0481 09 ADD HL, BC ; HL POINTS EOL
0482 54 LD D, H ; DE POINTS EOL
0483 5D LD E, L ;
0484 2B DEC HL ; HL POINTS BEFORE EOL
0485 ED B8 LDDR ; DHIFT RIGHT ONE BYTE
0487 E1 POP HL ; RESTORE CURSOR
0488 36 20 LD (HL), 20H ; FILL SPACE
048A C3 029A JP DISPX ;
;
; CONTROL U (CURSOR UP)
048D DD CB 00 46 CTLU: BIT 0, (IX+0) ; HERE IS TOP OF LINE ?
0491 C2 04A2 JP NZ, CTLU0 ; YES, CTLU0
0494 EB EX DE, HL ; CURSOR TO HL
0495 01 0050 LD BC, 80 ; SET 80
0498 AF XOR A ; CLEAR CARRY
0499 ED 42 SBC HL, BC ; CURSOR UP
049B DD 2B DEC IX ; BACK RTBL POINTER
049D DD 2B DEC IX ;
049F C3 0293 JP DISP2 ;
04A2 CD 04A8 CTLU0: CALL ROLLD ; ROLLING DOWN
04A5 C3 029A JP DISPX ;
;
; ROLLING DOWN
04A8 21 F5EF ROLLD: LD HL, SCREEN+80*18+80-1 ;
04AB 11 F63F LD DE, SCREEN+80*19+80-1 ;
04AE 01 05F0 LD BC, SC$SZ-80 ;
04B1 ED B8 LDDR ;
04B3 21 F000 LD HL, SCREEN ;
04B6 11 F001 LD DE, SCREEN+1 ;
04B9 01 004F LD BC, 80-1 ;
04BC 36 20 LD (HL), 20H ;
04BE ED B0 LDIR ;
04C0 C9 RET ;
;

```

```

; CONTROL W (DUPLICATE LINE)
04C1 DD CB 00 4E CTLW: BIT 1,(IX+0) ;HERE IS LAST LINE ?
04C5 C2 029A JP NZ,DISPX ;YES,DISPX
04C8 D5 PUSH DE ;SAVE CURSOR ADDRESS
04C9 DD 5E 00 LD E,(IX+0) ;LOAD BOL ADDRESS
04CC CB 83 RES 0,E ;CLEAR FLAG
04CE DD 56 01 LD D,(IX+1) ;
04D1 21 0050 LD HL,80 ;LOAD 80
04D4 19 ADD HL,DE ;GET NEXT LINE ADRS
04D5 EB EX DE,HL ;
04D6 01 0050 LD BC,80 ;LOAD LENGTH TO MOVE
04D9 ED B0 LDIR ;DO DUPLICATION
04DB D1 POP DE ;CURSOR TO DE
04DC C3 03D9 JP CTLD ;CURSOR DOWN
;
;
; MESSAGE OUTPUT ROUTINE
04DF E3 MGOUT: EX (SP),HL ;GET MESSAGE ADDRESS
04E0 7E MGOUTO: LD A,(HL) ;LOAD MESSAGE CONTENT
04E1 23 INC HL ;BUMP MESSAGE POINTER
04E2 FE FF CP OFFH ;MESSAGE END ?
04E4 28 05 JR Z,MGOUT1 ;YES,MGOUT1
04E6 CD 0255 CALL DISP ;DISPLAY IT
04E9 18 F5 JR MGOUTO ;GO AND PROCESS NEXT
04EB E3 MGOUT1: EX (SP),HL ;RETURN ADDRESS INTO STK
04EC C9 RET ;
;
; DISPLAY ASTERISCS
; B=COUNT
04ED CD 04F3 OUTAR: CALL OUTA ;DISPLAY ONE '*'
04F0 10 FB DJNZ OUTAR ;DONE ? NO,OUTAR
04F2 C9 RET ;
;
; DISPLAY ONE ASTERISC
04F3 3E 2A OUTA: LD A,'*' ;LOAD '*'
04F5 C3 0255 JP DISP ;DISPLAY IT
;
; OUTPUT CR
04F8 3E 0D NEWL: LD A,CR ;LOAD CR CODE
04FA C3 0255 JP DISP ;OUTPUT IT
;
; *****
; *****
; ***** HERE IS THE BEGINNING OF THIS MONITOR *****
; *****
; *****
; *****
04FD 3E 03 BEGIN: LD A,03H ;CLEAR SCREEN
04FF CD 0255 CALL DISP ;
0502 06 4C LD B,76 ;SET '*' COUNT
0504 CD 04ED CALL OUTAR ;DISPLAY 76 #'S
0507 CD 04F8 CALL NEWL ;DO CARRIAGE RETURN
050A CD 04DF CALL MGOUT ;
050D 2A 2A 2A 2A DB '**** Z80 SCREEN MONITOR VER A
0511 20 20 20 20
0515 5A 38 30 20
0519 53 43 52 45
051D 45 4E 20 4D
0521 4F 4E 49 54
0525 4F 52 20 20
0529 20 20 56 45
052D 52 20 41 20
0531 20 20
0533 4A 55 4C 59 DB 'JULY 12TH 1983 *****
0537 20 31 32 54
053B 48 20 31 39

```

```

053F 38 33 20 20
0543 20 20 20 20
0547 20 20 20 20
054B 20 20 20 20
054F 20 20 20 20
0553 20 20 2A 2A
0557 2A 2A
0559 0D FF          DB      CR,OFFH
055B 06 4C          LD      B,76          ; DISPLAY 76 *'S
055D CD 04ED        CALL    OUTAR          ;
0560 CD 04F8        CALL    NEWL          ; DO CARRIAGE RETURN
0563 21 0000        LD      HL,0          ; RESET OFFSET VALUE
0566 22 F7A7        LD      (OFFSET),HL ;
0569 3E 3E          BEGIN0: LD     A,'>'        ; SET PROMPT
056B CD 0255        CALL    DISP          ; DISPLAY IT ONTO SCREEN
056E CD 057A        CALL    RLINE         ; READ COMMAND LINE
0571 DD 21 06B7        LD     IX,CTBL       ; LOAD CTBL ADDRESS
0575 CD 05F1        CALL    CHECK         ; CHECK COMMAND
0578 18 EF          JR      BEGIN0       ;

;
; READ COMMAND LINE
057A CD 05CE        RLINE: CALL   GETC          ; GET CHARACTER
057D FE 0D          CP      CR            ; CR ?
057F 28 05          JR      Z,RLINE1      ; YES,RLINE1
0581 CD 0255        CALL    DISP          ; DISPLAY IT
0584 18 F4          JR      RLINE         ;
0586 2A F744        RLINE1: LD     HL,(CURSOR) ; LOAD CURSOR ADDRESS
0589 DD 2A F746        LD     IX,(RTBLP)    ; LOAD ROW TABLE POINTER
058D 7E            RLINE2: LD     A,(HL)    ; LOAD SCREEN DATA
058E CD 02DD        CALL    CONA         ; CONVERT TO ASCII
0591 FE 3E          CP      '>'          ; IS THIS PROMPT ?
0593 28 11          JR      Z,RLINE4      ; YES,RLINE4
0595 DD 7E 00        LD     A,(IX+0)      ; LOAD TOP LOWER ADDRESS
0598 E6 FC          AND    OFCH         ; CLEAR FLAGS
059A BD            CP      L            ; TOP OF LINE ?
059B 20 06          JR      NZ,RLINE3     ; NO,RLINE3
059D DD 7E 01        LD     A,(IX+1)      ; LOAD TOP UPPER
05A0 BC            CP      H            ; TOP OF LINE ?
05A1 28 04          JR      Z,RLINE5     ; YES,RLINE5
05A3 2B            RLINE3: DEC    HL      ; BACK SCREEN POINTER
05A4 18 E7          JR      RLINE2       ;
05A6 23            RLINE4: INC    HL      ; SKIP PROMPT
05A7 EB            RLINE5: EX    DE,HL   ; TOP TO DE
05A8 2A F744        LD     HL,(CURSOR)  ; RELOAD CURSOR ADDRESS
05AB AF            XOR    A            ; CLEAR CARRY FOR SBC
05AC ED 52          SBC    HL,DE        ; GET LINE LENGTH
05AE 44            LD     B,H          ; LENGTH TO BC
05AF 4D            LD     C,L          ;
05B0 EB            EX    DE,HL        ; TOP ADDRESS TO HL
05B1 11 F749        LD     DE,LINEB     ; LOAD LINEB ADDRESS
05B4 38 0E          JR      C,RLINE7     ; JUMP IF ON '>'
05B6 28 0C          JR      Z,RLINE7     ; RLINE7 IF LENGTH=0
05B8 7E            RLINE6: LD     A,(HL)  ; LOAD SCREEN DATA
05B9 CD 02DD        CALL    CONA         ; CONVERT TO ASCII
05BC 12            LD     (DE),A       ; MOVE IT TO LINEB
05BD 13            INC    DE          ; BUMP LINEB POINTER
05BE 23            INC    HL          ; BUMP SCREEN POINTER
05BF 0B            DEC    BC          ; COUNT DOWN LENGTH
05C0 78            LD     A,B          ; ALL MOVED ?
05C1 B1            OR     C            ;
05C2 20 F4          JR      NZ,RLINE6    ; NO,RLINE6
05C4 3E 0D          RLINE7: LD     A,CR   ; SET CR IN TAIL
05C6 12            LD     (DE),A       ;
05C7 CD 0255        CALL    DISP         ; OUTPUT CR
05CA 21 F749        LD     HL,LINEB     ; LOAD LINEB ADDRESS
05CD C9            RET              ;
; TO PRINT BUFFER

```

```

;
; GET CHARACTER
05CE E5 GETC: PUSH HL ;SAVE HL
05CF C5 PUSH BC ;SAVE BC
05D0 2A F742 GETCO: LD HL, (KBUFOP) ;LOAD KBUF OUTPUT PTR
05D3 ED 4B F740 LD BC, (KBUFIP) ;LOAD KBUF INPUT POINTER
05D7 CD 024F CALL CHLBC ;BUFFER IS EMPTY ?
05DA 28 F4 JR Z, GETCO ;YES, GETC
05DC 7E LD A, (HL) ;LOAD DATA
05DD F5 PUSH AF ;SAVE IT
05DE 23 INC HL ;BUMP KBUFOP
05DF 01 F740 LD BC, KBUFE ;LOAD KBUF END ADDRESS
05E2 CD 024F CALL CHLBC ;END OF KBUF ?
05E5 20 03 JR NZ, GETC1 ;NO, GETC1
05E7 21 F640 LD HL, KBUF ;WRUP AROUND KBUF
05EA 22 F742 GETC1: LD (KBUFOP), HL ;UPDATE KBUFOP
05ED F1 POP AF ;RESTORE DATA
05EE C1 POP BC ;RESTORE BC
05EF E1 POP HL ;RESTORE HL
05F0 C9 RET ;

; CHECK COMMAND STRING
05F1 21 0000 CHECK: LD HL, 0 ;PRESET PARAMETERS
05F4 22 F799 LD (PAR0), HL ;
05F7 22 F79B LD (PAR1), HL ;
05FA 22 F79D LD (PAR2), HL ;
05FD 21 F749 LD HL, LINEB ;SET LINEB POINTER
0600 46 LD B, (HL) ;LOAD COMAND
0601 23 INC HL ;BUMP BUFFER POINTER
0602 CD 0693 CALL CKCMD ;CHECK COMMAND
0605 20 3B JR NZ, CERR ;JUMP IF COMMAND ERROR
0607 ED 53 F79F LD (RETS), DE ;SAVE ROUTINE ADDRESS
060B 38 2F JR C, CHECK2 ;JUMP IF CR ONLY
060D DD 21 F799 LD IX, PAR0 ;SET PARAM POINTER
0611 06 03 LD B, 3 ;MAX COUNT OF PARAM
0613 CD 0659 CHECK0: CALL GETP ;GET PARAMETER
0616 38 2A JR C, CERR ;JUMP IF ERROR
0618 DD 73 00 LD (IX+0), E ;STORE PARAMETER
061B DD 72 01 LD (IX+1), D ;
061E DD 23 INC IX ;BUMP PARAM POINTER
0620 DD 23 INC IX ;
0622 FE 0D CP CR ;CR RELEASE ?
0624 28 02 JR Z, CHECK1 ;YES, CHECK1
0626 10 EB DJNZ CHECK0 ;3 PARAMS GOT ?
;NO, CHECK0

062B 2A F79F CHECK1: LD HL, (RETS) ;LOAD ROUTINE ADDRESS
062B E5 PUSH HL ;PUSH IT
062C CD 03CA CALL HOMEC ;CURSOR TO HOME
062F 2A F799 LD HL, (PAR0) ;LOAD PARAMETERS
0632 ED 5B F79B LD DE, (PAR1) ;
0636 ED 4B F79D LD BC, (PAR2) ;
063A AF XOR A ;INSURE GOOD
063B C9 RET ;
063C CD 03CA CHECK2: CALL HOMEC ;CURSOR TO HOME
063F AF XOR A ;INSURE GOOD
0640 37 SCF ;SET CR ONLY
0641 C9 RET ;

;
; COMMAND ERROR
0642 CD 03CA CERR: CALL HOMEC ;CURSOR TO HOME
0645 CD 04DF CALL MGOUT ;ERROR MESSAGE
0648 2A 43 4F 4D DB ' *COMMAND ERROR?' ;
064C 4D 41 4E 44 ;
0650 20 45 52 52 ;
0654 4F 52 ;
0656 0D FF DB CR, OFFH ;
0658 C9 RET ;

```

```

;
; GET PARAMETER
0659 EB GETP: EX DE,HL ; BUFFER POINTER TO DE
065A 21 0000 LD HL,0 ; INITIALIZE PARAMETER
065D 1A GETPO: LD A,(DE) ; LOAD DATA
065E 13 INC DE ; BUMP BUFFER POINTER
065F FE 0D CP CR ; CR ?
0661 28 0A JR Z,GETP1 ; YES,GETP1
0663 FE 2C CP ',' ; COMMA ?
0665 28 06 JR Z,GETP1 ; YES,GETP1
0667 CD 0670 CALL GETPX ; GET PARAM
066A DB RET C ; RETURN IF ERROR
066B 1B F0 JR GETPO ;
066D EB GETP1: EX DE,HL ; PARAM TO DE
066E B7 OR A ; INSURE GOOD
066F C9 RET ;

;
; GETP SUBROUTINE
0670 CD 0680 GETPX: CALL GETH ; GET HEX VALUE
0673 DB RET C ; RETURN IF ERROR
0674 C5 PUSH BC ; SAVE BC
0675 4F LD C,A ; VALUE TO C
0676 06 00 LD B,0 ;
0678 29 ADD HL,HL ; SHIFT LEFT BY 4 BITS
0679 29 ADD HL,HL ;
067A 29 ADD HL,HL ;
067B 29 ADD HL,HL ;
067C 09 ADD HL,BC ; INSERT NEW VALUE
067D C1 POP BC ; RESTORE BC
067E B7 OR A ; SET NORMAL RETURN
067F C9 RET ;

;
; GET HEX VALUE
0680 FE 30 GETH: CP '0' ; LOWER THAN '0' ?
0682 DB RET C ; YES,RETURN
0683 FE 3A CP '9'+1 ; LARGER THAN 9 ?
0685 38 09 JR C,GETH0 ; NO,GETH0
0687 FE 41 CP 'A' ; LOWER THAN 'A' ?
0689 DB RET C ; YES,RETURN
068A FE 47 CP 'F'+1 ; LARGER THAN 'F' ?
068C 3F CCF ; COMPLEMENT CARRY
068D DB RET C ; RETURN IF YES
068E C6 09 ADD A,09H ; ADJUST FO A-F
0690 E6 0F GETH0: AND 0FH ; CLEAR ZONE
0692 C9 RET ; NORMAL RETURN

;
; CHECK COMMAND
0693 CKCMD:
0693 DD 7E 00 CKCMD0: LD A,(IX+0) ; LOAD CTBL CONTENT
0696 BB CP B ; COMMAND MATCH ?
0697 28 0C JR Z,CKCMD1 ; YES,CKCMD1
0699 FE FF CP 0FFH ; TABLE END ?
069B 28 14 JR Z,CKCMD2 ; YES,CKCMD2
069D DD 23 INC IX ; BUMP CTBL POINTER
069F DD 23 INC IX ;
06A1 DD 23 INC IX ;
06A3 1B EE JR CKCMD0 ;
06A5 DD 5E 01 CKCMD1: LD E,(IX+1) ; LOAD ROUTINE ADDRESS
06A8 DD 56 02 LD D,(IX+2) ;
06AB FE 0D CP CR ; CR ONLY ?
06AD 28 06 JR Z,CKCMD3 ; YES,CKCMD3
06AF AF XOR A ; INSURE REGAL COMMAND
06B0 C9 RET ;
06B1 3E 01 CKCMD2: LD A,1 ; CLEAR ZERO FLAG
06B3 B7 OR A ;
06B4 C9 RET ;

```



```

06B5 37 CKCMD3: SCF ;SET CR ONLY
06B6 C9 RET ;
;
; COMMAND TABLE
CTBL: DB 'M' ;MEMORY EXAMINE & CHANGE
DW MCMD ;
DB 'P' ;PORT EXAMINE & CHANGE
DW PCMD ;
DB 'D' ;DISPLAY MEMORY
DW DCMD ;
DB 'A' ;ADD BINARY
DW ACMD ;
DB 'S' ;SUBTRACT BINARY
DW SCMD ;
DB 'F' ;FILL MEMORY WITH WORD
DW FCMD ;
DB 'V' ;MOVE MEMORY
DW VCMD ;
DB 'C' ;COMPARE MEMORY
DW CCMD ;
DB 'O' ;SET OFFSET
DW OCMD ;
DB 'Q' ;INQUIRE OFFSET
DW QCMD ;
DB 'L' ;LOAD PROGRAM
DW LCMD ;
DB 'G' ;GO TO USER PROGRAM
DW GCMD ;
DB 'R' ;PROM UTILITY
DW RCMD ;
DB CR ;CARRIAGE RETURN
DW COMRTX ;NO ACTION
DB OFFH ;TABLE SENTINEL
;

```

```

;*****
;**** MEMORY EXAMINE AND CHANGE COMMAND ****
;*****

```

```

06E2 CD 04F3 MCMD: CALL OUTA ;DISPLAY '*'
06E5 3E 4D LD A,'M' ;LOAD 'MEMORY'
06E7 CD 0255 CALL DISP ;DISPLAY 'L'
06EA CD 0747 CALL OUTW ;DISPLAY ADDRESS
06ED CD 076B CALL OUTS ;DISPLAY SPACE
06F0 CD 0770 CALL MEMR ;GET MEMORY DATA
06F3 CD 074C CALL OUTB ;DISPLAY IT
06F6 3E 2D LD A,'-' ;LOAD '-'
06F8 CD 0255 CALL DISP ;DISPLAY IT
06FB CD 05CE CALL GETC ;GET DATA FROM KEYBOARD
06FE FE 0D CP CR ;CR ?
0700 28 2C JR Z,MCMD0 ;YES,MCMD0
0702 FE 58 CP 'X' ;EXIT ?
0704 28 34 JR Z,MCMD3 ;YES,COMRT
0706 FE 08 CP 08H ;BACK SPACE ?
0708 28 2A JR Z,MCMD2 ;YES,MCMD2
070A E5 PUSH HL ;SAVE MEMORY ADDRESS
070B CD 0785 CALL GETPK ;GET PARAM FROM KEYBOARD
070E EB EX DE,HL ;PARAM TO DE
070F E1 POP HL ;RESTORE MEMORY ADDRESS
0710 38 2F JR C,COMRTO ;JUMP IF ERROR FOUND
0712 7B LD A,E ;LOAD DATA
0713 CD 077A CALL MEMW ;WRITE MEMORY
0716 CD 0770 CALL MEMR ;RECALL IT
0719 BB CP E ;WRITTEN CORRECTLLY ?
071A 28 12 JR Z,MCMD0 ;YES,MCMD0
071C CD 04DF CALL MGOUT ;'CAN NOT WRITE'
071F 2A 43 41 4E DB ' *CAN NOT WRITE',OFFH
0723 20 4E 4F 54

```

```

0727 20 57 52 49
072B 54 45 FF
072E CD 04F8      MCMDO:  CALL    NEWL          ;CHANGE LINE
0731 23          MCMD1:  INC     HL           ;BUMP MEMORY ADDRESS
0732 18 AE          JR      MCMD          ;
0734 2B          MCMD2:  DEC     HL           ;BACK MEMORY ADDRESS
0735 CD 04F8      CALL    NEWL          ;NEW LINE
0738 18 AB          JR      MCMD          ;
073A CD 0255      MCMD3:  CALL    DISP          ;DISPLAY 'X'
073D CD 04F8      COMRT:  CALL    NEWL          ;CHANGE LINE
0740 C9            COMRTX: RET              ;
0741 CD 04F8      COMRTO: CALL    NEWL          ;CHANGE LINE
0744 C3 0642      JP      CERR          ;
;
;
;      DISPLAY WORD
;      HL=WORD TO BE DISPLAYED
0747 7C          OUTW:  LD      A,H           ;LOAD UPPER BYTE
0748 CD 074C      CALL    OUTB          ;DISPLAY IT
074B 7D          LD      A,L           ;LOAD LOWER BYTE
;
;      FALL THROUGH TO OUTB
;
;
;      DISPLAY BYTE
;      ACC=BYTE TO BE DISPLAYED
074C F5          OUTB:  PUSH    AF           ;SAVE BYTE DISPLAYED
074D 07          RLCA          ;SHIFT LEFT BY 4 BITS
074E 07          RLCA          ;
074F 07          RLCA          ;
0750 07          RLCA          ;
0751 E6 0F          AND     0FH          ;CLEAR UPPER HALF
0753 CD 0762      CALL    CONH          ;CONVERT TO HEX VALUE
0756 CD 0255      CALL    DISP          ;DISPLAY IT
0759 F1          POP     AF           ;RESTORE ORIGINAL BYTE
075A E6 0F          AND     0FH          ;CLEAR UPPER HALF
075C CD 0762      CALL    CONH          ;CONVERT TO HEX VALUE
075F C3 0255      JP      DISP          ;DISPLAY A BYTE
;
;
;      CONVERT TO HEX CHARACTER
0762 FE 0A          CONH:  CP      0AH          ;LOWER THAN 9 ?
0764 38 02          JR      C,CONHO       ;YES,CONHO
0766 C6 07          ADD     A,7           ;ADJUSTING FO A-F
0768 C6 30          CONHO: ADD     A,30H         ;GET ASCII CODE
076A C9          RET              ;
;
;
;      DISPLAY A SPACE
076B 3E 20          OUTS:  LD      A,' '     ;LOAD SPACE CODE
076D C3 0255      JP      DISP          ;DISPLAY IT
;
;
;      READ MEMORY DATA WITH OFFSET ADDRESS
;      HL=MEMORY ADDRESS
0770 C5          MEMR:  PUSH    BC           ;SAVE BC
0771 E5          PUSH    HL           ;SAVE TRUE ADDRESS
0772 ED 4B F7A7    LD      BC,(OFFSET)   ;LOAD OFFSET VALUE
0776 09          ADD     HL,BC         ;GET MEMORY ADDRESS
0777 7E          LD      A,(HL)        ;LOAD MEMORY DATA
0778 18 08          JR      MEMWO         ;
;
;
;      WRITE DATA INTO MEMORY WITH OFFSET
077A C5          MEMW:  PUSH    BC           ;SAVE BC
077B E5          PUSH    HL           ;SAVE TRUE ADDRSS
077C ED 4B F7A7    LD      BC,(OFFSET)   ;LOAD OFFSET VALUE
0780 09          ADD     HL,BC         ;GET MEMORY ADDRESS
0781 77          LD      (HL),A        ;WRITE DATA INTO MEMORY
0782 E1          MEMWO: POP     HL           ;RESTORE TRUE ADDRESS
0783 C1          POP     BC         ;RESTORE BC
0784 C9          RET              ;

```

```

;
; GET PARAMETER FROM KEYBOARD
0785 21 0000 GETPK: LD HL,0 ;CLEAR PARAMETER
0788 CD 0255 GETPK0: CALL DISP ;DISPLAY K/B DATA
078B CD 0670 CALL GETPX ;GET PARAM FROM K/B
078E D8 RET C ;RETURN IF ERROR
078F CD 05CE CALL GETC ;GET DATA FROM KEYBOARD
0792 FE 0D CP CR ;CR ?
0794 C8 RET Z ;RETURN IF YES
0795 18 F1 JR GETPK0 ;
; PORT EXAMINE AND CHANGE COMMAND
0797 4D PCMD: LD C,L ;PORT ADDRESS TO C
0798 CD 04F3 PCMD0: CALL OUTA ;DISPLAY '*'
079B 3E 50 LD A,'P' ;SET PORT
079D CD 0255 CALL DISP ;DISPLAY 'P'
07A0 79 LD A,C ;LOAD PORT ADDRESS
07A1 CD 074C CALL OUTB ;DISPLAY IT
07A4 CD 076B CALL OUTS ;PUT SPACE CODE
07A7 ED 78 IN A,(C) ;READ PORT DATA
07A9 CD 074C CALL OUTB ;DISPLAY IT
07AC 3E 2D LD A,'-' ;SET '-'
07AE CD 0255 CALL DISP ;DISPLAY IT
07B1 CD 05CE CALL GETC ;READ CHARACTER FROM K/B
07B4 FE 0D CP CR ;CR ?
07B6 CA 07C6 JP Z,PCMD1 ;YES,PCMD1
07B9 FE 58 CP 'X' ;EXIT ?
07BB CA 073A JP Z,MCMD3 ;YES,RETURN
07BE CD 0785 CALL GETPK ;GET PARAM FROM K/B
07C1 DA 0741 JP C,COMRTO ;YES,ERROR RETURN
07C4 ED 69 OUT (C),L ;OUTPUT DATA TO PORT
07C6 CD 04F8 PCMD1: CALL NEWL ;NEW LINE
07C9 18 CD JR PCMD0 ;
; DISPLAY MEMORY COMMAND
07CB 7A DCMD: LD A,D ;CHECK IF LENGTH=0
07CC B3 OR E ;ZERO ?
07CD 20 03 JR NZ,DCMD0 ;NO,DCMD0
07CF 11 0010 LD DE,16 ;ASSUME LENGTH=16
07D2 CD 04F3 DCMD0: CALL OUTA ;DISPLAY '*'
07D5 3E 4D LD A,'M' ;SET MEMORY
07D7 CD 0255 CALL DISP ;DISPLAY 'M'
07DA CD 0747 CALL OUTW ;DISPLAY ADDRESS
07DD D5 PUSH DE ;SAVE LENGTH
07DE E5 PUSH HL ;SAVE ADDRESS
07DF 0E 00 LD C,0 ;SET HEX EXPRESSION
07E1 CD 081C CALL DSUB ;DISPLAY HEX VALUES
07E4 E1 POP HL ;RESTORE ADDRESS
07E5 D1 POP DE ;RESTORE LENGTH
07E6 06 04 LD B,4 ;SET COUNTER FOUR
07E8 CD 076B DCMD1: CALL OUTS ;OUTPUT SPACE CODE
07EB 10 FB DJNZ DCMD1 ;JUMP IF NOT DONE YET
07ED 0E 01 LD C,1 ;SET CHAR. EXPRESSION
07EF CD 081C CALL DSUB ;DISPLAY CHARACTERS
07F2 7A LD A,D ;DONE ALL ?
07F3 B3 OR E ;
07F4 CA 073D JP Z,COMRT ;YES,RETURN
07F7 CD 0802 CALL CBRK ;CHECK IF BREAK
07FA C2 073D JP NZ,COMRT ;RETURN IF BREAK
07FD CD 04F8 CALL NEWL ;NEW LINE
0800 18 D0 JR DCMD0 ;
; CHECK IF BREAK OCCURRED
0802 E5 CBRK: PUSH HL ;SAVE HL
0803 C5 PUSH BC ;SAVE BC
0804 2A F742 LD HL,(KBUFOP) ;LOAD KBUFOP
0807 ED 4B F740 LD BC,(KBUFIP) ;LOAD KBUFIP

```

```

080B CD 024F CALL CHLBC ; BUFFER IS EMPTY ?
080E 28 09 JR Z,CBRK0 ; YES,CBRK0
0810 F3 DI ; DISABLE INTERRUPT
0811 ED 43 F742 LD (KBUFOP),BC ; CLEAR BUFFER
0815 FB EI ; ENABLE INTERRUPT
0816 3E 01 LD A,1 ; SET BREAK DETECTED
0818 B7 OR A ;
0819 C1 CBRK0: POP BC ; RESTORE BC
081A E1 POP HL ; RESTORE HL
081B C9 RET ;
;
; DISPLAY MEMORY SUBROUTINE
; C=0 DISPLAY MEMORY DATA IN HEX
; C=1 DISPLAY MEMORY DATA IN CHARACTER
081C 06 10 DSUB: LD B,16 ; SET LINE LENGTH
081E 79 DSUB0: LD A,C ; HEX EXPRESSION ?
081F B7 OR A ;
0820 20 0B JR NZ,DSUB1 ; NO,DSUB1
0822 CD 076B CALL OUTS ; OUTPUT SPACE
0825 CD 0770 CALL MEMR ; READ MEMORY DATA
0828 CD 074C CALL OUTB ; DISPLAY IT IN HEX
082B 18 10 JR DSUB2 ;
082D CD 0770 DSUB1: CALL MEMR ; READ MEMORY DATA
0830 FE 20 CP 20H ; WITHIN CHARACTER ?
0832 38 04 JR C,DSUB1A ; NO,DSUB1A
0834 FE 60 CP 60H ; WITHIN CHARACTER ?
0836 38 02 JR C,DSUB1B ; YES,DSUB1B
0838 3E 2E DSUB1A: LD A,'.' ; SET PERIOD
083A CD 0255 DSUB1B: CALL DISP ; DISPLAY IT
083D 23 DSUB2: INC HL ; BUMP MEMORY POINTER
083E 1B DEC DE ; DOWN LENGTH
083F 05 DEC B ; DOWN LINE SIZE
0840 7A LD A,D ; ALL DONE ?
0841 B3 OR E ;
0842 28 0B JR Z,DSUB3 ; YES,DSUB3
0844 78 LD A,B ; ONE LINE END ?
0845 B7 OR A ;
0846 C8 RET Z ; YES,RETURN
0847 7D LD A,L ; LOAD LOWER ADDRESS
0848 E6 0F AND 0FH ; 16 BYTE BOUNDARY ?
084A 20 D2 JR NZ,DSUB0 ; NO,DSUB0
084C 78 DSUB3: LD A,B ; END OF LINE ?
084D B7 OR A ;
084E C8 RET Z ; YES,RETURN
084F CD 076B CALL OUTS ; OUTPUT SPACE
0852 79 LD A,C ; LOAD EXPRESSION PARAM
0853 B7 OR A ; HEX EXPRESSION ?
0854 20 06 JR NZ,DSUB4 ; NO,DSUB4
0856 CD 076B CALL OUTS ; OUTPUT TWO SPACES
0859 CD 076B CALL OUTS ;
085C 05 DSUB4: DEC B ; DOWN LINE SIZE
085D 18 ED JR DSUB3 ;
;
; DISPLAY REGISTER ROUTINE
085F 22 F7A1 RDISP: LD (HLSAV),HL ; SAVE HL
0862 ED 73 F7A3 LD (SPSAV),SP ; SAVE SP
0866 2A F7A3 LD HL,(SPSAV) ; LOAD OLD STACK POINTER
0869 E5 PUSH HL ; STACK IT
086A DD E5 PUSH IX ; STACK IX
086C FD E5 PUSH IY ; STACK IY
086E F5 PUSH AF ; STACK PSW
086F C5 PUSH BC ; STACK BC
0870 D5 PUSH DE ; STACK DE
0871 2A F7A1 LD HL,(HLSAV) ; LOAD HL VALUE
0874 E5 PUSH HL ; STACK HL
0875 08 EX AF,AF' ; FLIP TO THE OTHER STACK

```

```

0876 D9 EXX ;
0877 F5 PUSH AF ; STACK PSW'
0878 C5 PUSH BC ; STACK BC'
0879 D5 PUSH DE ; STACK DE'
087A E5 PUSH HL ; STACK HL'
087B 08 EX AF,AF' ; RESTORE REG. STACK
087C D9 EXX ;
;
087D 2A F7A3 LD HL,(SPSAV) ; LOAD OLD STACK POINTER
0880 23 INC HL ; ADJUSTING
0881 06 00 LD B,0 ; SET 16 BITS REGISTER
0883 11 08CB LD DE,RMSG ; SET RMSG POINTER
0886 CD 04F8 RDSP0: CALL NEWL ; NEW LINE
0889 CD 04F3 CALL OUTA ; DISPLAY '*'
088C 1A RDSP1: LD A,(DE) ; LOAD RMSG CONTENT
088D 13 INC DE ; BUMP RMSG POINTER
088E FE FF CP OFFH ; END OF LINE ?
0890 20 08 JR NZ,RDSP2 ; NO,RDSP2
0892 1A LD A,(DE) ; LOAD RMSG CONTENT
0893 FE FF CP OFFH ; END OF DISPLAY ?
0895 28 26 JR Z,RDSP4 ; YES,RDSP4
0897 04 INC B ; SET 8 BITS REGISTER
0898 18 EC JR RDSP0 ;
089A CD 0255 RDSP2: CALL DISP ; DISPLAY REG. NAME
089D 1A LD A,(DE) ; LOAD REG. NAME
089E CD 0255 CALL DISP ; DISPLAY IT
08A1 13 INC DE ; BUMP RMSG POINTER
08A2 3E 3D LD A,'=' ; LOAD '='
08A4 CD 0255 CALL DISP ; DISPLAY IT
08A7 7E LD A,(HL) ; LOAD STACK CONTENTS
08A8 2B DEC HL ; PUSH DOWN STACK
08A9 CD 074C CALL OUTB ; DISPLAY REG. VALUE
08AC 78 LD A,B ; 16 BITS REGISTER ?
08AD B7 OR A ;
08AE 20 05 JR NZ,RDSP3 ; NO,RDSP3
08B0 7E LD A,(HL) ; LOAD STACK CONTENT
08B1 CD 074C CALL OUTB ; DISPLAY IT
08B4 2B DEC HL ; PUSH DOWN STACK
08B5 CD 076B RDSP3: CALL OUTS ; OUTPUT TWO SPACES
08B8 CD 076B CALL OUTS ;
08BB 18 CF JR RDSP1 ;
;
08BD CD 04F8 RDSP4: CALL NEWL ; NEW LINE
08C0 31 0000 LD SP,STACK ; RESET STACK POINTER
08C3 21 0569 LD HL,BEGIN0 ; SET RETURN PASS
08C6 E5 PUSH HL ;
08C7 D3 19 OUT (CNMI),A ; CLEAR NMI FF
08C9 ED 45 RETN ;
;
08CB 50 43 53 50 RMSG: DB 'PCSPIXIY',OFFH
08CF 49 58 49 59
08D3 FF
08D4 41 20 46 20 DB 'A F B C D E H L ',OFFH
08D8 42 20 43 20
08DC 44 20 45 20
08E0 48 20 4C 20
08E4 FF
08E5 41 22 46 22 DB 'A"B"C"D"E"H"L"',OFFH,OFFH
08E9 42 22 43 22
08ED 44 22 45 22
08F1 48 22 4C 22
08F5 FF FF
;
;
08F7 ED 4B F7A7 GCMD: LD BC,(OFFSET) ; LOAD OFFSET VALUE
08FB 09 ADD HL,BC ; GET TRUE ADDRESS

```

```

08FC      31 0000      LD      SP,STACK      ;SET MONITOR STACK
08FF      E9          JP      (HL)          ;GO ! GO ! GO !
;
;
;      ADD BINARY COMMAND
0900      19          ACMD:  ADD      HL,DE      ; DO ADDITION
0901      CD 04F3     ACMD0: CALL    OUTA      ; DISPLAY '*'
0904      CD 0747     CALL    OUTW      ; DISPLAY RESULT
0907      C3 073D     JP      COMRT      ; RETURN
;
;
;      SUBTRACT BINARY COMMAND
090A      AF          SCMD:  XOR      A          ; CLEAR CARRY
090B      ED 52       SBC     HL,DE      ; DO SUBTRACT
090D      1B F2       JR      ACMD0      ;
;
;
;      FILL MEMORY WITH WORD COMMAND
;      HL=MEMORY ADDRESS
;      DE=LENGTH
;      BC=DATA TO BE FILLED
090F      7A          FCMD:  LD      A,D          ; COMMAND DONE ?
0910      B3          OR      E          ;
0911      C8          RET     Z          ; YES, RETURN
0912      78          LD      A,B          ; LOAD UPPER DATA
0913      CD 077A     CALL    MEMW      ; WRITE IT INTO MEMORY
0916      1B          DEC     DE          ; DOWN LENGTH
0917      7A          LD      A,D          ; COMMAND DONE ?
0918      B3          OR      E          ;
0919      C8          RET     Z          ; YES, RETURN
091A      23          INC     HL          ; BUMP MEMORY ADDRESS
091B      79          LD      A,C          ; LOAD LOWER DATA
091C      CD 077A     CALL    MEMW      ; WRITE IT INTO MEMORY
091F      23          INC     HL          ; BUMP MEMORY ADDRESS
0920      1B          DEC     DE          ; DOWN LENGTH
0921      1B EC       JR      FCMD      ;
;
;
;      MOVE MEMORY COMMAND
;      HL=DESTINATION ADDRESS
;      DE=SOURCE ADDRESS
;      BC=LENGTH
0923      78          VCMD:  LD      A,B          ; COMMAND DONE ?
0924      B1          OR      C          ;
0925      C8          RET     Z          ; YES, RETURN
0926      C5          PUSH   BC          ; SAVE LENGTH
0927      ED 4B F7A7  LD      BC,(OFFSET) ; LOAD OFFSET VALUE
092B      09          ADD     HL,BC      ; GET TRUE DESTINATION
092C      EB          EX     DE,HL      ; SOURCE ADDRESS TO HL
092D      09          ADD     HL,BC      ; GET TRUE SOURCE
092E      C1          POP    BC          ; RESTORE LENGTH
092F      ED B0       LDIR   ;
0931      C9          RET     ; COMMAND END
;
;
;      COMPARE MEMORY COMMAND
0932      78          CCMD:  LD      A,B          ; COMMAND DONE ?
0933      B1          OR      C          ;
0934      C8          RET     Z          ; YES, RETURN
0935      C5          CCMD0: PUSH   BC          ; SAVE LENGTH
0936      CD 0770     CALL    MEMR      ; READ MEMORY (OP1)
0939      47          LD      B,A          ; SAVE IT
093A      EB          EX     DE,HL      ; OP2 ADDRESS TO HL
093B      CD 0770     CALL    MEMR      ; READ MEMORY (OP2)
093E      EB          EX     DE,HL      ; RESTORE ADDRESS
093F      4F          LD      C,A          ; SAVE OP2
0940      BB          CP      B          ; DATA MATCH ?
0941      20 06       JR      NZ,CCMD2  ; NO, CCMD2
0943      C1          POP    BC          ; RESTORE LENGTH
0944      23          CCMD1: INC     HL          ; BUMP OP1 POINTER
0945      13          INC     DE          ; BUMP OP2 POINTER

```

```

0946 0B DEC BC ;DOWN LENGTH
0947 18 E9 JR CCMD ;
0949 CD 04F3 CCMD2: CALL OUTA ;DISPLAY '*'
094C CD 0747 CALL OUTW ;DISPLAY OP1 ADDRESS
094F 3E 3A LD A,':' ;LOAD ':'
0951 CD 0255 CALL DISP ;DISPLAY IT
0954 78 LD A,B ;LOAD OP1 DATA
0955 CD 074C CALL OUTB ;DISPLAY IT
0958 CD 076B CALL OUTS ;OUTPUT TWO SPACES
095B CD 076B CALL OUTS ;
095E EB EX DE,HL ;OP2 ADDRESS TO HL
095F CD 0747 CALL OUTW ;DISPLAY OP2 ADDRESS
0962 EB EX DE,HL ;RESTORE ADDRESS
0963 3E 3A LD A,':' ;LOAD ':'
0965 CD 0255 CALL DISP ;DISPLAY IT
0968 79 LD A,C ;LOAD OP2 DATA
0969 CD 074C CALL OUTB ;DISPLAY IT
096C CD 04F8 CALL NEWL ;NEW LINE
096F CD 0802 CALL CBRK ;CHECK IF BREAK
0972 C1 POP BC ;RESTORE LENGTH
0973 C0 RET NZ ;RETURN IF BREAK
0974 18 CE JR CCMD1 ;

;
; SET OFFSET COMMAND
0976 22 F7A7 OCMD: LD (OFFSET),HL ;STORE OFFSET
0979 C9 RET ;

;
; INQUIRE OFFSET COMMAND
097A CD 04F3 QCMD: CALL OUTA ;DISPLAY '*'
097D 2A F7A7 LD HL,(OFFSET) ;LOAD OFFSET VALUE
0980 CD 0747 CALL OUTW ;DISPLAY IT
0983 C3 073D JP COMRT ;COMMAND END

;
; LOAD PROGRAM COMMAND
0986 CD 0A43 LCMD: CALL ISIO ;INITIALIZE SIO
0989 1E 00 LD E,0 ;RESET ERROR FLAG
098B CD 0A36 LCMD0: CALL DIN ;READ DATA FROM SIO
098E FE 3A CP ':' ;START OF RECORD ?
0990 20 F9 JR NZ,LCMD0 ;NO,LCMD0
0992 0E 00 LD C,0 ;RESET CHECK SUM
0994 CD 0A1C CALL GETBS ;GET BYTE FROM SIO
0997 30 04 JR NC,LCMD2 ;JUMP IF NOT ERROR
0999 CB C3 LCMD1: SET 0,E ;SET INVALID CHARACTER
099B 18 EE JR LCMD0 ;
099D 47 LCMD2: LD B,A ;SAVE TEXT LENGTH
; B=TEXT LENGTH
; C=CHECK SUM
; E=ERROR CODE
099E CD 0A1C CALL GETBS ;GET BYTE FROM SIO
09A1 38 F6 JR C,LCMD1 ;JUMP IF INVALID CHAR.
09A3 67 LD H,A ;SAVE UPPER ADDRESS
09A4 CD 0A1C CALL GETBS ;GET BYTE FROM SIO
09A7 38 F0 JR C,LCMD1 ;JUMP IF INVALID CHAR.
09A9 6F LD L,A ;SAVE LOWER ADDRESS
09AA CD 0A1C CALL GETBS ;GET BYTE FROM SIO
09AD 38 EA JR C,LCMD1 ;JUMP IF INVALID CHAR.
09AF FE 01 CP 01H ;END RECORD ?
09B1 28 18 JR Z,LCMD4 ;YES,LCMD4
09B3 CD 0A1C LCMD3: CALL GETBS ;GET BYTE FROM SIO
09B6 38 E1 JR C,LCMD1 ;JUMP IF INVALID CHAR.
09B8 CD 077A CALL MEMW ;WRITE IT INTO MEMORY
09BB 23 INC HL ;BUMP MEMORY ADDRESS
09BC 10 F5 DJNZ LCMD3 ;ONE RECORD DONE ?
; NO,LCMD3
09BE CD 0A1C CALL GETBS ;GET BYTE FROM SIO
09C1 38 D6 JR C,LCMD1 ;JUMP IF INVALID CHAR.

```

```

09C3 79 LD A,C ;LOAD CHACK SUM
09C4 B7 OR A ;SUM GOOD ?
09C5 28 C4 JR Z,LCMD0 ;YES,LCMD0
09C7 CB CB SET 1,E ;SET SUM ERROR
09C9 18 C0 JR LCMD0 ;
09CB CD 0A1C LCMD4: CALL GETBS ;READ CHECK SUM
09CE 38 C9 JR C,LCMD1 ;JUMP IF INVALID CHAR.
09D0 79 LD A,C ;LOAD SUM
09D1 B7 OR A ;SUM GOOD ?
09D2 28 02 JR Z,LCMD5 ;YES,LCMD5
09D4 CB CB SET 1,E ;SET CHECK SUM ERROR
09D6 CD 0A36 LCMD5: CALL DIN ;IGNORE CR/LF
09D9 CD 0A36 CALL DIN ;
09DC CB 43 BIT 0,E ;INVALID CHARACTER ?
09DE 28 20 JR Z,LCMD6 ;NO,LCMD6
09E0 CD 04DF CALL MGOUT ;INVALID CHARACTER
09E3 2A 49 4E 56 DB '*INVALID CHARACTER DETECTED',CR,OFFH
09E7 41 4C 49 44
09EB 20 43 48 41
09EF 52 41 43 54
09F3 45 52 20 44
09F7 45 54 45 43
09FB 54 45 44 0D
09FF FF
0A00 CB 4B LCMD6: BIT 1,E ;CHECK SUM ERROR ?
0A02 28 15 JR Z,LCMD7 ;NO,LCMD7
0A04 CD 04DF CALL MGOUT ;SUM ERROR
0A07 2A 43 48 45 DB '*CHECK SUM ERROR',CR,OFFH
0A0B 43 4B 20 53
0A0F 55 4D 20 45
0A13 52 52 4F 52
0A17 0D FF
0A19 C3 073D LCMD7: JP COMRT ;COMMAND END
;
; GET BYTE FROM SIO
0A1C CD 0A36 GETBS: CALL DIN ;READ SIO
0A1F CD 0680 CALL GETH ;GET HEX VALUE
0A22 DB RET C ;RETURN IF ERROR
0A23 07 RLCA ;SHIFT LEFT BY 4 BITS
0A24 07 RLCA ;
0A25 07 RLCA ;
0A26 07 RLCA ;
0A27 57 LD D,A ;SAVE HEX DIGIT
0A28 CD 0A36 CALL DIN ;READ DATA FROM SIO
0A2B CD 0680 CALL GETH ;GET HEX VALUE
0A2E DB RET C ;RETURN IF ERROR
0A2F B2 OR D ;CONSTRUCT BYTE DATA
0A30 57 LD D,A ;SAVE IT
0A31 B1 ADD A,C ;ACCUMULATE SUM
0A32 4F LD C,A ;UPDATE SUM
0A33 7A LD A,D ;LOAD DATA
0A34 B7 OR A ;SET NO ERROR
0A35 C9 RET ;
;
; READ DATA FROM SIO
0A36 DB 01 DIN: IN A,(SIOAC) ;READ RRO
0A38 E6 01 AND 01H ;RECEIVER READY ?
0A3A 28 FA JR Z,DIN ;NO,DIN
0A3C DB 00 IN A,(SIOAD) ;READ DATA FROM SIO
0A3E E6 7F AND 7FH ;CLEAR MSB
0A40 C3 0255 JP DISP ;
;
; INITIALIZE SIO CHANNEL A
0A43 3E 03 ISIO: LD A,03H ;RESET SIO
0A45 D3 08 OUT (CTCO),A ;
0A47 3E 45 LD A,45H ;SET COUNTER MODE

```



```

0A49    D3 08          OUT      (CTC0),A          ;
0A4B    3E 18          LD        A,24             ;LOAD TIME CONSTANT
0A4D    D3 08          OUT      (CTC0),A          ;
0A4F    21 0A5F        LD        HL,SIOACC        ;LOAD COMMAND ADDRESS
0A52    0E 01          LD        C,SIOAC         ;LOAD SIOAC ADDRESS
0A54    06 0A          LD        B,SIOACL-SIOACC ;LOAD COMMAND LENGTH
0A56    ED B3          OTIR                     ;INITIALIZE SIO CHNL A
0A58    DB 00          IN        A,(SIOAD)       ;DUMMY READ
0A5A    DB 00          IN        A,(SIOAD)       ;
0A5C    DB 00          IN        A,(SIOAD)       ;
0A5E    C9            RET                          ;
;
; SIO CHANNEL A COMMAND CHAIN
0A5F    18            SIOACC: DB      18H        ;RESET CHANNEL
0A60    04            DB      04H        ;SELECT REG. 4
0A61    CC            DB      0CCH       ;X64 CLOCK, TWO STOP BIT
0A62    05            DB      05H        ;SELECT REG. 5
0A63    62            DB      62H        ;8BITS/CHAR.,RTS ON
;
0A64    01            DB      01H        ;SELECT REG. 1
0A65    00            DB      00H        ;DISABLE INTERRUPT
0A66    03            DB      03H        ;SELECT REG. 3
0A67    C1            DB      0C1H       ;8 BITS/CHAR., RX ENABLE
0A68    6A            DB      6AH        ;ENABLE XMITTER
0A69    EQU          SIOACL EQU $
;
; NMI ROUTINE
0A69    F5            NMI:   PUSH     AF          ;SAVE PSW
0A6A    C5            PUSH     BC          ;SAVE BC
0A6B    D5            PUSH     DE          ;SAVE DE
0A6C    E5            PUSH     HL          ;SAVE HL
0A6D    CD 04DF        CALL    MGOUT        ;*NMI DETECTED
0A70    OD 2A 4E 4D    DB      CR,'*NMI DETECTED',OFFH
0A74    49 20 44 45
0A78    54 45 43 54
0A7C    45 44 FF
0A7F    E1            POP      HL          ;RESTORE HL
0A80    D1            POP      DE          ;RESTORE DE
0A81    C1            POP      BC          ;RESTORE BC
0A82    F1            POP      AF          ;RESTORE PSW
0A83    C3 085F        JP      RDISP        ;DISPLAY REGISTERS
;
;
;
; RST 08H ROUTINE
0A86    22 F7A9        RST08: LD      (HLSAV0),HL    ;SAVE HL
0A89    ED 43 F7AB    LD      (BCSAV0),BC    ;SAVE BC
0A8D    E3            EX      (SP),HL        ;GET PC VALUE
0A8E    4E            LD      C,(HL)         ;LOAD VECOR
0A8F    06 00          LD      B,0           ;CLEAR B
0A91    23            INC     HL             ;HL POINTS RETURN ADDRESS
0A92    E3            EX      (SP),HL        ;STACK RETURN ADDRESS
0A93    21 0AA3        LD      HL,RST08T      ;LOAD JUMP TABLE ADDRESS
0A96    09            ADD     HL,BC          ;POINTS TO ROUTINE TABLE
0A97    4E            LD      C,(HL)         ;LOAD LOWER ADDRESS
0A98    23            INC     HL             ;BUMP TABLE POINTER
0A99    46            LD      B,(HL)         ;LOAD UPPER ADDRESS
0A9A    C5            PUSH     BC           ;STACK JUMP ADDRESS
0A9B    ED 4B F7AB    LD      BC,(BCSAV0)    ;RESTORE BC
0A9F    2A F7A9        LD      HL,(HLSAV0)    ;RESTORE HL
0AA2    C9            RET                          ;GOTO EACH ROUTINE
;
; JUMP TABLE
0AA3    0255          RST08T: DW     DISP        ;00
0AA5    04DF          DW     MGOUT          ;02
0AA7    057A          DW     RLINE         ;04
0AA9    05CE          DW     GETC          ;06

```

```

0AAB      0659      DW      GETP      ; 08
0AAD      0670      DW      GETPX     ; 10
0AAF      05F1      DW      CHECK     ; 12
0AB1      0693      DW      CKCMD     ; 14
0AB3      0785      DW      GETPK     ; 16
0AB5      074C      DW      OUTB      ; 18
0AB7      0747      DW      OUTW      ; 20
0AB9      0680      DW      GETH      ; 22
0ABB      0802      DW      CBRK      ; 24
0ABD      02E3      DW      QPDT      ; 26
0ABF      0ACD      DW      PRST      ; 28
0AC1      0000      DW      0         ; 30
0AC3      0000      DW      0         ; 32
0AC5      0000      DW      0         ; 34
0AC7      0000      DW      0         ; 36
0AC9      0000      DW      0         ; 38
0ACB      0000      DW      0         ; 40

;
;
0ACD      3A F7B1    PRST:    GET PRINTER STATUS
0AD0      B7          LD      A, (PFLAG) ; LOAD PRINTER FLAG
0AD1      C9          OR      A           ; SET CC
;
;
;
0C00      RCMD      ORG      START+0C00H
;          EQU      $           ; ROM COMMAND ADDRESS
;
;
;          END

```

Appendix 2

Z80 周辺 LSI の

割り込み制御について

Z80周辺LSIはZ80CPUのモード2の割り込みを可能にするロジックを内蔵しています。したがって、他のプロセッサ・ファミリにおいてみられるような、割り込み制御専用のLSIはZ80ファミリにはありません。Z80周辺LSIの割り込み制御の特徴はデイジー・チェーン方式(daisy chain: ひなぎくの花輪、花づなの意)にあります。またこれらのLSIはCPUがRETI命令を実行するのを監視するロジックを持っており、同命令が実行されると割り込み要求をクリアする機能を持っています。

デイジー・チェーン方式

Z80周辺LSIの割り込み優先順位制御は、デイジー・チェーン方式により行われます。図1に四つの周辺LSI間のデイジー・チェーンの例を示します。この図からわかるように、隣接したチップのIEO(Interrupt Enable Output)端子とIEI(Interrupt Enable Input)端子は相互に接続され、最高優先順位を持つチップ(左端のCTC)のIEI端子は常に“H”レベルになっています。この図では左端のCTCが最高優先


順位を持ち、右へ行くほど順位が下がり、右端のDMAは最低位の順位を持っています。

各チップは、自分のIEI端子が“H”レベルにあるときにのみ割り込み要求(INT)を出すことができ、割り込み要求を出すと自分のIEOを“L”レベルにします。また自分のIEI端子が“L”レベルであるときにはどのような場合でも、IEO端子を“L”レベルにします。

図1(a)はすべてのチップが割り込み要求を持っていない状態であり、IEIおよびIEOはすべて“H”レベルになっています。

図(b)はPIOだけが割り込み要求を行っている状態であり、PIOは自分のIEO端子を“L”レベルにし、DMAの割り込み要求を抑えています。CPUにより割り込みが受け付けられ、かつプログラムによりRETI命令が実行されると、PIOは割り込み要求をクリアし、IEOを“H”レベルにします。


図(c)はSIOとPIOが割り込み要求を持っているが、優先順位の高いSIOだけが割り込み要求を行っている状態です。SIOは自分のIEO端子を“L”



〈図1〉
割り込みデイジー・チェーンの例

(a) 割り込み要求を持っているものがない状態 (c) SIOとPIOが割り込み要求を持っている
(b) PIOが割り込み要求を持っている (d) SIOの割り込みがクリアされ、PIOが割り込み要求を行っている

〈図2〉
Z80-CPUのINTA サイクルのタイミング




M1の立ち下がりからIORQが立ち下がるまでにIEIおよびIEOは伝搬する必要がある。
 ・カッコ内はZ80A-CPUの値
 ・φのデューティ・サイクルは50%であるとする。

レベルにしてPIOの割り込み要求を抑えています。SIOの割り込みが受け付けられ、プログラムによりRETI命令が実行されると、SIOの割り込み要求はクリアされ、そのIEOは“H”レベルになります〔図(d)〕。これによりそれまで割り込み要求を出すことを抑えられていたPIOは、CPUに対して割り込み要求を出すことができます。PIOの割り込みがクリアされると、図(a)の状態に戻ります。

デイジー・チェーンの拡張

デイジー・チェーン状に接続されたIEIおよびIEO信号は、あたかもカスケード接続されたアダー間のリップル・キャリのように、チップ間を伝搬します。したがってこの伝搬時間を考えると、デイジー・チェーン可能なチップ数にはある限度があると想像するのはごく容易です。この想像は誤りではなく、事実限度があるのです。ではその限度とはいくつであるのか考えてみましょう。

〈図3〉
M1の直前にLSI1が割り込み要求を発生した場合のIEI/IEOの伝搬の様子



〈表1〉 Z80/Z8Aファミリの周辺LSIのIEI, IEOに関するタイミング規定

関連信号	記号	説明	L S I		P I O		C T C		S I O / D A R T		D M A	
			Z80	Z80A	Z80	Z80A	Z80	Z80A	Z80	Z80A	Z80	Z80A
IEI	$t_{S(IEI)}$	INTAサイクル中の \overline{IORQ} の立ち下がり時に対するIEIセットアップ・タイム	140	140	200	140	200	140	200	140	140	140
IEO	$t_{DH(IEO)}$	IEIの立ち上がり時からのIEO遅延時間	210	160	220	160	150	100	210	160	210	160
	$t_{DL(IEO)}$	IEIの立ち下がり時からのIEO遅延時間	190	130	190	130	150	100	190	130	190	130
	$t_{DM(IEO)}$	$\overline{M1}$ の立ち下がり時からのIEO遅延時間 ($\overline{M1}$ の直前に割り込みを生じたとき)	300	190	300	190	300	190	300	190	300	190

まず Z80 CPU の割り込み認識シーケンス (INTA サイクル) を復習してみます (図 2)。Z80 CPU は命令の最後のマシン・サイクルにおいて割り込み要求 (\overline{INT}) を検出し、次のマシン・サイクルに INTA サイクルに入ります。このマシン・サイクルではまず $\overline{M1}$ を出力し (T_1)、その後 \overline{IORQ} を出力します (T_w^*)。またこのサイクルには自動的に二つの T_w^* ステートが挿入され、IEI および IEO が周辺 LSI 間のデジター・チェーンを伝搬する時間を補償します。

次に、この INTA サイクルにおける周辺 LSI のふるまいを考えてみます。Z80ファミリの周辺 LSI は $\overline{M1}$ が "L" レベルである期間、割り込み要求状態が変化しないように設計されており、 \overline{IORQ} が出された時点で IEI が "H" レベルである周辺 LSI だけが割り込みベクトルをバスに乗せます。したがって、 $\overline{M1}$ が出てから \overline{IORQ} が出るまでの間に、IEI および IEO はデジター・チェーンの終端まで伝搬する必要があります。

IEI および IEO がデジター・チェーンを伝搬する時間の最悪値は、最高優先順位を持つ周辺 LSI の割り込み要求が $\overline{M1}$ の直前に発生したときに起こります。この場合の IEI および IEO の伝搬状態を図 3 に示します。図中の $t_{DM(IEO)}$ は $\overline{M1}$ の直前に割り込みが発生したときの、 $\overline{M1}$ の立ち下がり時点からの IEO 遅延時間です。 $t_{DL(IEO)}$ は IEI の立ち下がり時点からの IEO の遅延時間です。また $t_{S(IEI)}$ は INTA 時の \overline{IORQ} の立ち下がりに対する IEI セットアップ時間です。

したがって、図 3 のデジター・チェーンを IEI および IEO が伝搬する時間 t_P は、

$$t_P = t_{DM(IEO)} + t_{DL(IEO)} + t_{DL(IEO)} + t_{S(IEI)} \dots \dots \dots (1)$$

となります。そしてこの時間は図 2 に示した $\overline{M1}$ の立ち下がりから \overline{IORQ} の立ち下がりまでの時間 (Z80: 980ns, Z80A: 610ns) より小さい必要があります。

$t_{DM(IEO)}$, $t_{DL(IEO)}$, $t_{S(IEI)}$ などの値は各 LSI により異なります。表 1 に、Z80 および Z80A ファミリの周辺 LSI に関するこれらの値の最大値を示します。では、

実際にはいくつの周辺 LSI をデジター・チェーンできるのかを考えてみましょう。

簡単のため図 3 の LSI 1 ~ LSI 4 として、4 個の PIO を用いることにします。表 1 から各定数を式 (1) に代入すると、

・ Z80ファミリの場合：

$$t_P(Z80) = 300 + 190 + 190 + 140 = 820(\text{ns}) < 980(\text{ns})$$

また、

・ Z80Aファミリの場合：

$$t_P(Z80A) = 190 + 130 + 130 + 140 = 590(\text{ns}) < 610(\text{ns})$$

となります。

したがって、図 3 の LSI 1 ~ LSI 4 として、PIO 4 個をデジター・チェーンすることは可能です。

では PIO 5 個をデジター・チェーンさせた場合はどうでしょう。

この場合には、

$$t_P(Z80) = 300 + 190 + 190 + 190 + 140 = 1010(\text{ns}) > 980(\text{ns})$$

$$t_P(Z80A) = 190 + 130 + 130 + 130 + 140 = 720(\text{ns}) > 610(\text{ns})$$

となり、図 2 に示した条件を満足しません。

一般的にいて、Z80/Z80A CPU を最高速度で動作させた場合 (それぞれ 2.5MHz, および 4MHz), 周辺 LSI を 4 個までデジター・チェーンすることが可能です。では、5 個以上の周辺 LSI を使うときにはどのようにしたらよいかを考えてみます。

●CPUのクロック速度を落とす

メモリのスピードやコミュニケーション用のポーレート・ジェネレータ等との関係から、Z80 CPU を目いっぱい速度で動作させることはごくまれです。例えば Z80A CPU の場合は、18.432MHz の 6 分の 1 のクロックである 3.027MHz を CPU クロックとして用いることがよくあります。この場合、図 3 に示した条件は約 800ns となり、5 個の周辺 LSI をデジター・チ

エインすることができます。

②ウェイト・ステート (Tw) を追加する

INTAサイクルには、Z80 CPUは自動的に二つのTw*ステートを挿入しますが、外部からCPUに対してWAITをかけることにより、INTAサイクルを引き延ばすことができます。図4にこれを行う回路例を示します。また図5に図4のタイミングを示します。

〈図4〉 WAITによるINTAサイクルの延長






図4の回路ではスイッチ S₀~S₂ にセットする値により、0~5個のTwステートを挿入することができます。スイッチ S₀~S₂ にセットされた値とTwの数との関係も図4中に示されています。この図では S₀~S₂ にセットされた値は4であり、挿入されるTwの数は1です。

図4の IORQ* という信号は、このロジック内部で作られる信号であり、IORQの遅延信号です。周辺LSIのIORQ

〈図5〉
図4のタイミング
(単位:ns)



〈図6〉 IEOロック・アヘッドによるディジー・チェインの拡張



端子にはこの $\overline{\text{IORQ}}$ を接続します。

なぜ $\overline{\text{IORQ}}$ のままではいけないかというと、前述したように周辺LSIは $\overline{\text{M1}}$ が出ているときの $\overline{\text{IORQ}}$ により割り込みベクトルをデータ・バスに乗せますが、IEIの状態が安定していないうちに $\overline{\text{IORQ}}$ が出されると、いくつかの周辺LSIがデータ・バス・ドライバをイネーブルするような事態(バス競合)が生じる可能性があるからです。


図5からわかるように、 T_w ステートを1個挿入することにより、 $\overline{\text{M1}}$ から $\overline{\text{IORQ}}$ が出るまでの時間は、 $\phi = 2.5\text{MHz}$ の場合で1310ns、 $\phi = 4\text{MHz}$ の場合は815nsとなります。図2と比べてみてください。

④ IEOロック・アヘッドを用いる

アダーにおけるキャリ・ロック・アヘッドと同様の手法を用いて、IEO信号をロック・アヘッドすることにより、IEO信号の伝搬時間を短縮することができます。

図6にIEOロック・アヘッドの例を示します。

〈図7〉 RETIシーケンスのタイミング



割り込み要求のクリア

Z80ファミリの周辺LSIの割り込み要求のクリアは、CPUがRETI命令を実行することにより行われます。

つまりZ80ファミリの周辺LSIはデータ・バス上のデータを監視しており、あい続く二つの $\overline{\text{M1}}$ 時に ED_{16} および 4D_{16} がデータ・バス上を通過すると、直前に割り込みベクトルを送った周辺LSI (IEIが“H”である)のみが、その割り込み要求をクリアするようになっています。

このRETIシーケンスのタイミングを図7に示します。このタイミングはZ80ファミリの周辺LSI全般にわたって共通です。


補足的なことからですが、図8にZ80ファミリの周辺LSIの割り込み制御のロジックを示します。このロジックは、Z80ファミリの周辺LSIの割り込み制御を理解するうえで大いに役立ちます。データ・バスに接続された 256×4 ビットのROMは命令デコーダです。このデコーダはRETI命令(ED_{16} , 4D_{16})の他にOPコード CB_{16} をデコードしています。この理由は、やじ馬的ではありますが、なかなか趣があります。

次の二つの命令があい続いて実行されたとしましょう。

```
SET 5, L (CB16, ED16)
LD C, L (4D16)
```

この場合、SET命令の第2OPコード、 ED_{16} と次の 4D_{16} とがあい続く $\overline{\text{M1}}$ 時にデータ・バス上に乗るため、RETI命令

〈図8〉 Z80ファミリ周辺LSIの割り込み制御ロジック



が実行されたかのような状態となります。このような場合に周辺LSIが誤動作することのないように、OPコードCB₁₆をデコードし、このあとにED₁₆を検出してもRETI命令であるとはみなさないようにするくふうがなされています。


割り込みのネスティング

SIOとCTCが、図9のようなデジジー・チェーンで繋がれている場合を考えてみます。

割り込みの優先度はSIOのほうが上です。SIOは9600BPSの半2重で動作するものとし、1文字の受信または1文字を送信することにCPUに対して割り込みをかけるものとしします。


CTCはシステム・クロックとして使われており、10msごとに割り込みを発生します。CTCの割り込みルーチンでの処理時間はシステムの状態により、1ms以下である場合もあり、5msに達することがあります。

このような場合、SIOとCTCを同時に動作させると、CTCの割り込みルーチンが動いている場合に、割り込みディスエーブル状態であると、SIOは何回かの割り込みの機会を失ない、結果としてレシーバ・オーバーラン、またはトランスミッタ・アンダーランの状態になってしまいます。



〈図9〉 割り込みのネスティングを要する例

〈図10〉 割り込みのネスティング



このような応用では、CTCの割り込みルーチンは割り込みディスエーブル状態で動くことは許されず、割り込みイネーブル状態で動く必要があります。CTCの割り込みルーチンを割り込みイネーブル状態にすると、同ルーチンが動いている間にもSIOの割り込みが発生し、SIOの割り込みルーチンが終了すると、再びCTCの割り込みルーチンが動きます。


このようにある割り込みを処理している間に、より高位の優先度を持つ割り込みを受け付け、その割り込み処理を終った後に元の割り込み処理を続行することを、割り込みのネスティングといいます。Z80の割り込みデジジー・チェーンは、割り込みのネスティングが容易に行えるような設計になっています。図10に割り込みネスティングの概念を示します。

図11により割り込みネスティング時のデジジー・チェーンの動きを説明します。まずCTCが割り込みを発生すると、CTCはIEOを“L”にします〔図11(b)〕。CTCの割り込みルーチンが動いているときにSIOが割り込みを発生し、そのIEOを“L”にします〔図(c)〕。SIOの割り込みルーチンがその終りにRETI命令を実行すると、SIOはIEOを“H”にします〔図(d)〕。


ご存知のように、Z80の周辺LSIはIEIが“H”であるものだけが、RETI命令を認識し、IEOを“H”にするからです。したがってCTCのIEOは相変わらず“L”のままです。最後にCTCの割り込みルーチンがRETI命令を実行すると、CTCはそのIEOを“H”にし、元の状態に戻ります。以上の過程をタイミング・チャートにしたものを図12に示します。

割り込みルーチンでは、通常レジスタのセーブ(プッシュ)、およびリストア(ポップ)を行います。割り込みのネスティングを行ったからといって、とくにそれ

〈図11〉 割り込みネスティング時のデジジー・チェーン



〈図12〉
割り込みネスティング
のタイミング



に注意を払う必要はありません。サブルーチンのネスティングの場合と同じようにプッシュ・ダウン・スタックがうまく操作されるからです。

Appendix 3 Z80 と 64K ダイナミック RAM との インターフェース

64 KダイナミックRAM(以下DRAM)の価格低下はすばらしく、秋葉原あたりにおける値段をみると、16 K DRAMが1個数100円程度で、64 K DRAMは1個1000円くらいです。つまりビット当たりのコストは、64 K DRAMのほうが低くなっています。

また最近ではZ80 CPUに64 Kバイト以上のメモリをぶらさげるようなシステムも、まれではありません。仮りに64 Kバイトのメモリを作るとすると、16 K DRAMでは32個のチップが必要ですが、64 K DRAMを使えばわずか8個のチップですみます。

これはプリント基板のボード面積の縮小につながり、大きなコスト・メリットになります。さらに必要な電源の種類をみても、16 K DRAMは3種類(+12 V, +5 V, -5 V)であるのに対して、64 K DRAMのそれは単一5 V電源ですみます。これも設計者にとって大きなメリットです。したがってZ80を使う者にとって64 K DRAMを用いる技術は、今では必須のことからなっています。

64K DRAM の動作概要

図1に64 K DRAMのピン配置図を示します。64 K DRAMは16ピンDIPであり、8本のアドレス入力A₀~A₇、 $\overline{\text{RAS}}$ (Row Address Strobe)、 $\overline{\text{CAS}}$ (Column Address Strobe)、 $\overline{\text{WE}}$ (Write Enable)、D_{IN}(Data

Input)、D_{OUT}(Data Output)、V_{CC}(電源: +5 V)、ならびにV_{SS}(グラウンド)の合計15ピンが使われており、ピン1はNC(Not Connected)で、使用されていません。


64 K DRAMを機能的に見ると、図2のようになります。この図を用いて64 K DRAMの動作を説明します。

64 K DRAMは64 K(65536)×1ビット構成になっています。したがって、本来ならば16本のアドレス・ラインを必要としますが、64 K DRAMでは8本しかアドレス・ラインがありませんので、アドレスを行アドレス(Row Address)と列アドレス(Column Address)の8本ずつに分けて入力します。


64 K DRAMからデータを読む場合には、まず行アドレスをA₀~A₇上に乗せ、 $\overline{\text{RAS}}$ を“L”にします。これによりDRAMは行アドレスを内部にラッチします。次に列アドレスをA₀~A₇上に乗せ、 $\overline{\text{CAS}}$ を“L”にしますと、DRAMは列アドレスを内部にラッチします。その後DRAMは内部でメモリ・セルのアクセスを開始し、メモリ・データをD_{OUT}上に出力します。

DRAMに対してデータを書き込むときには、 $\overline{\text{CAS}}$ を“L”にする前に、D_{IN}上に入力データに乗せ、 $\overline{\text{WE}}$ を“L”にすると、行アドレスおよび列アドレスにより選択されたメモリ・セルにD_{IN}上のデータが書き込まれます。

〈図1〉 64 K DRAMのピン配置



〈図2〉 64 K DRAMの信号線を機能的に見た図



項目	記号	min	typ	max	単位
電源電圧	V _{CC}	4.5	5.0	5.5	V
	V _{SS}	0	0	0	V
入力電圧	V _{IH}	2.4	—	6.5	V
	V _{IL}	-1.0	—	0.8	V

〈図3〉
64 K DRAMの電気的特性
(日立HM 4864 AP)

■DC電気的特性 (V_{CC}=5V±10%, V_{SS}=0V, T_a=0~+70°C)

項目	記号	測定条件	HM4864A/P-12		HM4864A/P-15		HM4864A/P-20		単位	注
			min	max	min	max	min	max		
動作電流	I _{CC1}	RAS, CASサイクル, t _{RC} =min	—	55	—	50	—	44	mA	1
スタンバイ電流	I _{CC2}	RAS=V _{IN} , D _{OUT} =ハイ・インピーダンス	—	3.5	—	3.5	—	3.5	mA	
リフレッシュ電流	I _{CC3}	RASサイクル, CAS=V _{IH} , t _{RC} =min	—	42	—	38	—	33	mA	
スタンバイ電流	I _{CC5}	RAS=V _{IH} , D _{OUT} =イネーブル	—	5.5	—	5.5	—	5.5	mA	1
ページ・モード電流	I _{CC6}	RAS=V _{IL} , CASサイクル, t _{PC} =min	—	38	—	35	—	31	mA	1
入力漏洩電流	I _{LI}	V _{in} =0~6.5V, 他全入力=0V	-10	10	-10	10	-10	10	μA	
出力漏洩電流	I _{LO}	V _{out} =0~5.5V, D _{OUT} =ディスエーブル	-10	10	-10	10	-10	10	μA	2
出力電圧	V _{OH}	I _{out} =-5mA	2.4	V _{CC}	2.4	V _{CC}	2.4	V _{CC}	V	
	V _{OL}	I _{out} =4.2mA	0	0.4	0	0.4	0	0.4	V	

注)1. I_{CC}はデバイスが選択されたときの出力負荷条件で決まります。I_{CC}のmax値は出力開放状態です。2. I_{LO}漏洩電流のみの値です。

■容量 (V_{CC}=5V±10%, T_a=25°C)

項目	記号	測定条件	min	max	単位	注
入力容量	A ₀ ~A ₇ , D _{IN}	C _{IN}	—	5	pF	1
	RAS, CAS, WE		—	10		
出力容量	D _{OUT}	C _{OUT}	—	7	pF	1,2

注)1. プントン・メータ、あるいはそれに等価な測定方法によって測定した値。2. D_{OUT}をディスエーブルするためにCAS=V_{IH}にして測定した値。

行アドレスおよび列アドレスという呼び名は、DRAMの内部構成が行列構造になっていることからきていますが、DRAMのユーザーである私たちにとっては、そんな呼び名などにあまり関心を持つ必要はなく、要は両アドレスにより、16ビットのアドレスをDRAMにたたき込めばよいわけです。

したがって、行アドレスとしてCPUのA₁₅~A₈を用い、列アドレスとしてA₇~A₀を用いてもよいし、その逆であってもかまいません。極端なことをいうと、行アドレスとしてA₀, A₂, A₄, ..., A₁₄, 列アドレスとしてA₁, A₃, A₅, ..., A₁₅というように奇・偶に分けてもかまいません。

しかしながら、DRAMではリフレッシュ動作は行アドレスにより行われ、リフレッシュ・アドレスとしてA₀~A₆を用いるのがふつうなので、A₀~A₇を行アドレス、A₈~A₁₅を列アドレスとすることがよく行われています。実際Z80 CPUもリフレッシュ・アドレスをA₀~A₆上に出力してきます。

64 K DRAMは+5 V単一電源で動作し、その入出力信号はTTLコンパチブルです。またD_{OUT}の“L”レベルにおける最大値は、負荷電流が4.2 mAであるときに、0.4 Vですので、SタイプのTTLを2個ドライブすることができます。図3に64 K DRAMの電気的特性を示

します。

64K DRAMのタイミング

64 K DRAMは動作サイクルとして以下の六つのサイクルを持っています。

- ・リード・サイクル
- ・ライト・サイクル
- ・リード/モディファイ/ライト・サイクル
- ・ページ・モード・リード・サイクル
- ・ページ・モード・ライト・サイクル
- ・リフレッシュ・サイクル

リード/モディファイ/ライト・サイクルというのは、1メモリ・サイクル中でリード動作とライト動作を同時にやってしまうサイクルのことです。ページ・モード・リード・サイクルは、1回のRASに対して複数個のCASを出すことにより、同一行アドレス中のデータを高速に読み出すためのサイクルです。

またページ・モード・ライト・サイクルは1回のRASに対して複数個のCASを出すことにより、同一行アドレス中にデータを高速に書き込むためのサイクルです。

これらのサイクルもDRAMを種々の用途に適用する場合には絶対に知っておかなければならないものですが、本稿では64 K DRAMとZ80 CPUとのインター

フェースに主眼をおいていますので、説明を省略します。

■リード・サイクル

図4に64K DRAMのリード・サイクルのタイミングを示します。リード・サイクルは行アドレスをA₀~A₇上に乗せ、 $\overline{\text{RAS}}$ を“L”にすることから始まります。行アドレスは $\overline{\text{RAS}}$ が立ち下がる時点よりも t_{ASR} だけ前に確定しておく必要があります(セットアップ・タイム)。

また行アドレスは $\overline{\text{RAS}}$ が立ち下がってから t_{RAH} だけの期間保持しておく必要があります(ホールド・タイム)。次にA₀~A₇上に列アドレスを乗せ、 $\overline{\text{CAS}}$ を“L”にします。列アドレスのセットアップ・タイムは t_{ASC} で


あり、ホールド・タイムは t_{CAH} です。

$\overline{\text{RAS}}$ を“L”にしてから $\overline{\text{CAS}}$ を“L”にするまでの時間は t_{RCD} であり、これには最小値と最大値の規定があります。最小値は絶対に守らなければなりません。最大値のほうは守る必要はありません。 t_{RCD} を最大値以上にした場合は、アクセス・タイムがそれだけ遅くなるだけです。


出力データはD_{OUT}上に出力されます。 $\overline{\text{RAS}}$ が立ち下がってからD_{OUT}上に出力データが出てくるまでの時間をアクセス・タイムといますが、その時間は t_{RCD} が最大値以内にあるか否かにより異なります。

t_{RCD} が最大値以内であれば、アクセス・タイムは t_{RAC} により規定されています。また t_{RCD} が最大値を越えているときには、アクセス・タイムは $t_{RCD} + t_{CAC}$ となり

〈図4〉
リード・サイクルの
タイミング
(HM 4864 AP)



〈図6〉
ライト・サイクルの
タイミング
(HM 4864 AP)



ます。

$\overline{\text{RAS}}$ および $\overline{\text{CAS}}$ のパルス幅の最小値は t_{RAS} および t_{CAS} として決められています。 t_{RAS} には最大値の制限が設けられていますが、ページ・モードを使わない限り、とくに注意を払う必要はありません。

1回リード・サイクルを実行し、次のサイクルを開始するには、 t_{RC} だけの時間を必要とします。この時間のことをランダム・リード/ライト・サイクル・タイムと

呼びます。また $\overline{\text{RAS}}$ にはRASプリチャージ・タイムという規定があり、 $\overline{\text{RAS}}$ が立ち上がったから再度 $\overline{\text{RAS}}$ が立ち下がるまでの最小時間が決められています。

図5に64K DRAMのタイミング定数を示します。この図はHM-6864 AP(日立)の場合ですが、NECや三菱の64K DRAMもほとんど同じ特性を持っています。三者の間に相異点があったとしても、セットアップ・タイムやホールド・タイムに5ns程度の差があるくら

〈図5〉64K DRAMのタイミング定数(HM 4864 AP)


■AC特性 ($V_{\text{CC}}=5V \pm 10\%$, $V_{\text{SS}}=0V$, $T_a=0 \sim +70^\circ\text{C}$) 1), 2)

項 目	記 号	HM4864A/P-12		HM4864A/P-15		HM4864A/P-20		単位	注
		min	max	min	max	min	max		
ランダム・リード/ライト・サイクル時間	t_{RC}	220	—	260	—	330	—	ns	
リード/ライト・サイクル時間	t_{RWC}	245	—	280	—	345	—	ns	
ページ・モード・サイクル時間	t_{PC}	120	—	145	—	190	—	ns	
RASからのアクセス時間	t_{RAC}	—	120	—	150	—	200	ns	4,6
CASからのアクセス時間	t_{CAC}	—	60	—	75	—	100	ns	5,6
出力バッファ・ターンオフ遅延	t_{OFF}	—	35	—	40	—	50	ns	7
トランジション時間(上昇/下降)	t_r	3	35	3	35	3	50	ns	3
RASプリチャージ時間	t_{RP}	90	—	100	—	120	—	ns	
RASパルス幅	t_{RAS}	120	10000	150	10000	200	10000	ns	
RASホールド時間	t_{RSH}	60	—	75	—	100	—	ns	
CASパルス幅	t_{CAS}	60	10000	75	10000	100	10000	ns	
CASホールド時間	t_{CSH}	120	—	150	—	200	—	ns	
RAS・CAS遅延時間	t_{RCD}	25	60	25	75	30	100	ns	8
CAS・RASプリチャージ時間	t_{CRP}	-10	—	-10	—	-10	—	ns	
ロウ・アドレス・セットアップ時間	t_{ASR}	0	—	0	—	0	—	ns	
ロウ・アドレス・ホールド時間	t_{RAH}	15	—	15	—	20	—	ns	
カラム・アドレス・セットアップ時間	t_{ASC}	0	—	0	—	0	—	ns	
カラム・アドレス・ホールド時間	t_{CAH}	20	—	25	—	30	—	ns	
カラム・アドレス・ホールド時間(RASに対して)	t_{AR}	80	—	100	—	130	—	ns	
リード・コマンド・セットアップ時間	t_{RCS}	0	—	0	—	0	—	ns	
リード・コマンド・ホールド時間	t_{RCH}	0	—	0	—	0	—	ns	
ライト・コマンド・ホールド時間	t_{WCH}	40	—	45	—	55	—	ns	
ライト・コマンド・ホールド時間(RASに対して)	t_{WCR}	100	—	120	—	155	—	ns	
ライト・コマンド・パルス幅	t_{WP}	40	—	45	—	55	—	ns	
ライト・コマンド・RASリード時間	t_{RWL}	40	—	45	—	55	—	ns	
ライト・コマンド・CASリード時間	t_{CWL}	40	—	45	—	55	—	ns	
データ入力セットアップ時間	t_{DS}	0	—	0	—	0	—	ns	9
データ入力ホールド時間	t_{DH}	40	—	45	—	55	—	ns	9
データ入力ホールド時間(RASに対して)	t_{DHR}	100	—	120	—	155	—	ns	
CASプリチャージ時間(ページ・モード・サイクル)	t_{CP}	50	—	60	—	80	—	ns	
リフレッシュシユ周期	t_{REF}	—	2	—	2	—	2	ms	
WEコマンド・セットアップ時間	t_{WCS}	0	—	0	—	0	—	ns	10
CAS・WE遅延	t_{CWD}	40	—	45	—	55	—	ns	10
RAS・WE遅延	t_{RWD}	100	—	120	—	155	—	ns	
RASプリチャージ・CASホールド時間	t_{RPC}	0	—	0	—	0	—	ns	
リード・モディファイ・ライト・ホールド時間	t_{RRH}	10	—	10	—	10	—	ns	
CASプリチャージ時間	t_{CPN}	30	—	35	—	45	—	ns	

注) 1. AC測定は $t_r=5\text{ns}$ とする。

- 電源投入後あるいは $\overline{\text{RAS}}$ の期間が2ms以上引き延ばされる場合には、必ず8サイクルを実行した上で正規のメモリ動作に入るようシステム設計してください。
- $V_{\text{IH}}(\text{min})$ と $V_{\text{IL}}(\text{max})$ は入力信号の測定タイミングの参照レベルです。トランジション時間は V_{IH} から V_{IL} への立ち下がり時間、またはその逆の立ち上がり時間です。
- $t_{\text{RCD}}=t_{\text{RCD}}(\text{max})$ とします。 t_{RCD} がこの表の最大値より大きい場合、 t_{RAC} は規定値を越えます。
- $t_{\text{RCD}}=t_{\text{RCD}}(\text{max})$ とします。
- 2TTL+100pFに等価な負荷回路で測定。
- $t_{\text{OFF}}(\text{max})$ は出力が開放状態に達し、出力電圧レベルを参照できなくなった場合の時間で定義します。
- t_{RCD} が $t_{\text{RCD}}(\text{max})$ より大きい場合、アクセス時間は t_{CAC} によって規定されます。
- $\overline{\text{CAS}}$ リード・エッジと $\overline{\text{WE}}$ リード・エッジのいずれか遅いほうのリード・エッジから定義されます。
- $t_{\text{WCS}} \geq t_{\text{WCS}}(\text{min})$ の場合、このサイクルはアーマー・ライト・サイクルとなります。データ出力端子はこのサイクルの間、ハイ・インピーダンス状態が保たれます。
 $t_{\text{CWD}} \geq t_{\text{CWD}}(\text{min})$ かつ $t_{\text{RWD}} \geq t_{\text{RWD}}(\text{min})$ の場合、選択されたアドレスのデータがデータ出力端子に出力され、入力データが選択されアドレスへ書き込まれます(リード・モディファイ・ライト・サイクルに適用される)。

〈図7〉
リフレッシュ・サイクルのタイミング



このことであり、よほどクリティカルな設計をしない限り、差異はないといってもよいでしょう。

■ライト・サイクル

図6に64K DRAMのライト・サイクルのタイミングを示します。このサイクルにおける $\overline{\text{RAS}}$ 、 $\overline{\text{CAS}}$ ならびにアドレスの関係はリード・サイクルの場合と同じです。ライト・サイクルでは $\overline{\text{CAS}}$ を“L”にする前に、 D_{IN} 上に書き込みデータを書き込み、 $\overline{\text{WE}}$ を“L”にします。 D_{IN} 上のデータは $\overline{\text{CAS}}$ の立ち上がりより、 t_{DS} だけ前に確定し、 $\overline{\text{CAS}}$ の立ち上がり後 t_{DH} の期間データを保持しておく必要があります。

また、 $\overline{\text{WE}}$ は $\overline{\text{CAS}}$ の立ち上がりより、 t_{WCS} だけ前に“L”になっていなければならない。また、 $\overline{\text{CAS}}$ の立ち上がり後 t_{WCH} の期間その状態を保持しておかなければなりません。このほか $\overline{\text{WE}}$ にはパルス幅の規定があり、最小値が t_{WP} で決められています。

■リフレッシュ・サイクル

DRAMはメモリ・セル中のキャパシタに電荷を蓄えることにより、データを記憶しますが、このキャパシタに蓄えられた電荷は時間とともに放電してしまい、何もしていないと記憶していたデータは失われてしまいます。このためDRAMでは一定時間ごとにメモリ・セルのデータを書き直すことにより、記憶データを保持する過程を必要とします。この過程のことをDRAMのリフレッシュと呼びます。



64K DRAMでは各メモリ・セルを2msに1回の割合で、リフレッシュする必要があります。ただし、64K DRAMでは2msごとに128行(Row)に対してリフレッシュ動作を行うことにより、64Kビットすべてのメモリ・セルがリフレッシュされるようになっています。

図7に64K DRAMのリフレッシュ・サイクルのタイミングを示します。このサイクルは単純で、リフレッシュすべき行のアドレスを $\text{A}_0 \sim \text{A}_6$ 上に乗せ、 $\overline{\text{RAS}}$ を“L”にするだけのことです。この場合、 A_7 の状態は“Don't Care”です。

またDRAMはメモリ・リード・サイクル、またはメモリ・ライト・サイクルが実行されると、これらのサイクルにおいて指定された行アドレスのセルに対してリフレッシュ動作を自動的にを行います。

したがって、CRTディスプレイのリフレッシュ・メモリなどのように、周期的に128行のメモリに対してメモリ・リード・サイクルが実行されるような場合には、リフレッシュ・サイクルを意識しなくても、自動的にリフレッシュ動作が行われます。

DRAMのリフレッシュを行うには、タイミング的に2通りの方法、


- ① バースト・モード
- ② 分散型

があります。図8にこれらのリフレッシュ法を示します。


バースト・モードのリフレッシュは、2msに1回の割合でCPUを待たせ(WAIT)、その間に128行全体に対してリフレッシュ動作を行います。分散型のリフレッシュでは2msの期間を128に分け、約 $15.6 \mu\text{s}$ ($2000 \mu\text{s} \div 128$)に1回の割合で各行のリフ

〈図8〉 バースト・モードと分散型のリフレッシュ


〈図9〉
Z80 CPUのM1サイ
クルのタイミング
(CPUのクロックは4
MHz)



〈図10〉
Z80 A CPUのメモリ・
リード・サイクルのタ
イミング
(CPUのクロックは4
MHz)



〈図11〉
Z80 CPUのメモリ・ラ
イト・サイクルのタイ
ミング
(CPUのクロックは4
MHz)



レッシュを行います。

どちらの方法を用いても、リフレッシュ動作に要する時間のトータルは同じですが、バースト・モードの場合には、比較的長時間CPUの動作が停止させられるので、フロッピー・ディスクなどが使われるシステムでは、不都合を生じます。

したがって、DRAMのリフレッシュは分散型で行うのがふつうです。Z80 CPUはM1サイクルごとに各行のリフレッシュを行いますので、Z80 CPUのリフレッシュ機能を用いる場合には、分散型のリフレッシュを行うことができます。

Z80 CPU のメモリ・サイクル・タイミング

図9～図11にZ80 A CPUを4 MHzで動作させたときの、M1サイクル、メモリ・リード・サイクル、ならびにメモリ・ライト・サイクルのタイミングを示します。Z80 CPUとDRAMのインターフェースをとる場合、 \overline{MREQ} により \overline{RAS} を起動しますので、これらの図には \overline{MREQ} が出てから、CPUがメモリ・データを読み取るまでの時間が示されています。

図9および図10からわかるように、Z80 A CPUを最高速度の4 MHzで動作させた場合に必要なDRAMのアクセス・タイムは、M1サイクルでは255 ns、メモリ・リード・サイクルでは365 nsです。

したがって、M1サイクルにおけるタイミングが最悪ケースとなりますので、 \overline{RAS} からのアクセス・タイムが255 nsより小さいDRAMを使う必要があります。

M1サイクルではOPコードのリードとリフレッシュ動作のために \overline{MREQ} が2度出力されますので、DRAMには \overline{RAS} が2回出力されます。DRAMには \overline{RAS} プリチャージ・タイムという規定があり、 \overline{RAS} が“H”になってから再度 \overline{RAS} が“L”になるまでの時間の最小値が決められています。

図9からわかるように、M1サイクルにおいて二つの \overline{MREQ} 間の時間の最小値は110 nsです。したがって、 \overline{RAS} プリチャージ・タイムが110 ns以下のDRAMを選択する必要があります。

図5のタイミング定数を見ると、 \overline{RAS} からアクセス・タイムが255 nsで、 \overline{RAS} プリチャージ・タイムが110 ns以下のDRAMは、HM 4864 AP-15 ということになります。

Z80 CPU と 64K DRAM の


インターフェース

ここではZ80 A CPUを4 MHzで動作させる場合のDRAMとのインターフェース・ロジックを考えます。


図12に64 K DRAMインターフェースの構成を示します。図中のコントロール・ロジックはCPUからの3本の制御線、すなわち \overline{MREQ} 、 \overline{RD} ならびに \overline{RFSH} を用いて、DRAMに接続される \overline{RAS} 、 \overline{CAS} 、 \overline{WE} 信号を出力し、さらにアドレス・マルチプレクサを制御する \overline{MUX} 信号を出力します。アドレス・マルチプレクサは \overline{MUX} 信号により、CPUのメモリ・アドレスを行アドレス、および列アドレスにマルチプレックスします。

図13に64 K DRAMを8個用いた64 KバイトのDRAMアレイを示します。DRAMのアドレス・ライン、 \overline{RAS} 、 \overline{CAS} ならびに \overline{WE} には図12のロジックから

〈図12〉 64 K DRAMインターフェースの構成



〈図13〉 64 KバイトDRAMアレイ (DRAMとしてHM 4864 AP-15を用いる)



信号が供給されます。DRAMのデータ入力(D_{IN})およびデータ出力(D_{OUT})は互いに接続され、CPUのデータ・バスに繋がっています。

図14に64K DRAMのコントロール・ロジックを示します。このロジックではMUX信号、およびCASを作るのにディレイ・ラインを用いています。CPUからMREQが出るとS08を介してRASが出力されます。RASが出た後、二つのS04およびディレイ・ラインにより、遅延時間30ns経つと、MUXが出力され、MA₇~MA₀上には列アドレスが出力されます。


また、MUXが出た後40ns経つと、S00を介してCASが出力されます。M1サイクル中のリフレッシュのタイミングにはCASが出ないように、このS00にはRFSH信号が入力されています。

マルチプレクサS157のセレクト入力(ピン①)は、MREQが“H”であるとMUXが“H”ですので、やはり“H”になります。したがってこのマルチプレクサは、行アドレスをB側の入力から出力します。これはZ80 CPUがリフレッシュ・アドレスを下位7ビットに出力してくるからです。

DRAMのWE信号として、CPUのRDを反転したものを用いています。CPUのWR信号はかなり遅く出力されるので、WRが“L”になる前に、DRAMはリード・サイクルを実行します。図13のようにD_{IN}とD_{OUT}を接続した構成を用いていますので、CPUからのライト・データとメモリからのリード・データが衝突する危険性があるからです。

図15に図14のロジックのタイミングを示します。この図からわかるように、RASが出てからCASが出るまでの時間は70nsです。図5のデータ・シートから、HM4864 AP-15のt_{RCD}は25~75nsです。したがって、アクセス・タイムとしてはRASアクセス・タイムがそのまま適用され、150nsとなります。

〈図14〉 64K DRAMコントロール・ロジック



〈図15〉 図14のロジックのタイミング(単位: ns)




図15に示したように、 $\overline{\text{RAS}}$ が出てからCPUがデータを読み取るまでに247.5 nsありますので、図14のロジックは十分に動作可能であるということが出来ます。

EPROM と DRAM の スイッチング

以上の説明ではDRAMが64 Kバイトのメモリ空間を全部占めていましたが、実際の応用ではこのようなことはありません、必ずいくつかのEPROMが存在します。したがって64 Kバイトのメモリ空間の一部をEPROMのために削いてやる必要が


あります。EPROMにいくらかのアドレス空間を削いてやったとしても、その空間分だけDRAMを使わないのではもったいないので、両者をスイッチングする方法を考えてみます。

図16にEPROMとDRAMのスイッチングの概念を示します。左側の図では、始めの8 Kバイト(2000 H)はEPROMになっており、この空間部分のDRAMは裏に隠れて見えなくなっています。右側の図では、64 Kバイトのメモリ空間全体がDRAMになっており、EPROMは裏に隠れてしまっています。

CPUがリセットされたときには、図16左側のようなメモリ・マッピングにしておきます。このマッピングになっているときにはCPUのリード動作はEPROMに対して行い、ライト動作は裏に隠れたDRAMに対して行うことにします。

こうすることにより、EPROM中のプログラム・ロードがフロッピー・ディスクなどからプログラムをロー

〈図17〉 EPROMとDRAMのスイッチングを行うロジック



ドした後に、図16右側の図のようなマッピングにスイッチングすることにより、64 Kバイト全空間をDRAMとして走らせることが出来ます。


また64 Kバイト全空間がDRAMになっているときにも、2000 H番地以上にあるプログラムは、必要に応じてEPROMをめぐり出し(図16の左側のマッピングにする)、EPROM中のサブルーチンなどを実行することも出来ます。このような使いかたをすると、実質的には72 Kバイトのメモリがあるかのようにふるまうことが出来ます。

図17に図16の概念を実行に移すためのロジックを示します。この図中の $\overline{\text{CAS}}$ は、図14のDRAMコントロール・ロジックが出力する $\overline{\text{CAS}}$ と同じものです。このロジック中のイネーブルROMフリップフロップ(LS74)は、リセット時にはクリアされ、EPROMが現われている空間であることを示しています。また、このフリップフロップはI/O命令により、 $\overline{\text{ディスエーブル ROM}}$ 信号を出すとセットされ、 $\overline{\text{イネーブル ROM}}$ 信号を出すとクリアされます。

イネーブルROMフリップフロップがクリアされているときに、2000 H番地以下のアドレスがくるとEPROMをセレクトする $\overline{\text{SELROM}}$ 信号が出力されます。このときメモリ・リード動作であれば、 $\overline{\text{CAS}}$ はブロックされ、ライト動作であれば、 $\overline{\text{CAS}}$ はそのままパスし $\overline{\text{CAS}}$ としてDRAMに出力されます。なお、EPROMの $\overline{\text{OE}}$ には $\overline{\text{RD}}$ 信号が接続されていなければなりません。

イネーブルROMフリップフロップがセットされている(EPROMをディスエーブルする)ときには、 $\overline{\text{SELROM}}$ 信号は出力されなくなり、リード/ライト両動作に対して $\overline{\text{CAS}}$ が出力されます。

〈図16〉 EPROMとDRAMのスイッチング



Appendix 4

Z80 CPU 命令一覧表

以下に Z80 CPU の命令一覧を示します。Z80 CPU の持つ命令については、第 2 章でも詳しく述べましたが、ここではそれらを簡便に使用できるように一覧表にまとめてあります。ハンドアセンブル時などには便利でしょう。

なお、この表の中のオブジェクトコードのサンプル値は次のとおりです。

nn EQU 584 H
d EQU 5
n EQU 20 H
e EQU 30 H

(出典：Zilog Z80 CPU Programming Reference Card)

OBJ CODE	SOURCE STATEMENT	OPERATION
8E DD8E05 FD8E05 8F 88 89 8A 8B 8C 8D CE20	ADC A,(HL) ADC A,(IX+d) ADC A,(IY+d) ADC A,A ADC A,B ADC A,C ADC A,D ADC A,E ADC A,H ADC A,L ADC A,n	Add with Carry Operand to Acc.
ED4A ED5A ED6A ED7A	ADC HL,BC ADC HL,DE ADC HL,HL ADC HL,SP	Add with Carry Reg. Pair to HL
86 DD8605 FD8605 87 80 81 82 83 84 85 C620	ADD A,(HL) ADD A,(IX+d) ADD A,(IY+d) ADD A,A ADD A,B ADD A,C ADD A,D ADD A,E ADD A,H ADD A,L ADD A,n	Add Operand to Acc.
09 19 29 39	ADD HL,BC ADD HL,DE ADD HL,HL ADD HL,SP	Add Reg. Pair to HL
DD09 DD19 DD29 DD39	ADD IX,BC ADD IX,DE ADD IX,IX ADD IX,SP	Add Reg. Pair to IX
FD09 FD19 FD29 FD39	ADD IY,BC ADD IY,DE ADD IY,IY ADD IY,SP	Add Reg. Pair to IY

OBJ CODE	SOURCE STATEMENT	OPERATION
A6 DDA605 FDA605 A7 A0 A1 A2 A3 A4 A5 E620	AND (HL) AND (IX+d) AND (IY+d) AND A AND B AND C AND D AND E AND H AND L AND n	Logical 'AND' of Operand and Acc.
CB46 DDCB0546 FDCB0546 CB47 CB40 CB41 CB42 CB43 CB44 CB45 CB4E DDCB054E FDCB054E CB4F CB48 CB49 CB4A CB4B CB4C CB4D CB56 DDCB0556 FDCB0556 CB57 CB50 CB51 CB52 CB53 CB54 CB55	BIT 0,(HL) BIT 0,(IX+d) BIT 0,(IY+d) BIT 0,A BIT 0,B BIT 0,C BIT 0,D BIT 0,E BIT 0,H BIT 0,L BIT 1,(HL) BIT 1,(IX+d) BIT 1,(IY+d) BIT 1,A BIT 1,B BIT 1,C BIT 1,D BIT 1,E BIT 1,H BIT 1,L BIT 2,(HL) BIT 2,(IX+d) BIT 2,(IY+d) BIT 2,A BIT 2,B BIT 2,C BIT 2,D BIT 2,E BIT 2,H BIT 2,L	Test Bit b of Location or Reg.

OBJ CODE	SOURCE STATEMENT	OPERATION
CB5E	BIT 3,(HL)	Test Bit b Location or Reg.
DDCB055E	BIT 3,(IX+d)	
FDCB055E	BIT 3,(IY+d)	
CB5F	BIT 3,A	
CB58	BIT 3,B	
CB59	BIT 3,C	
CB5A	BIT 3,D	
CB5B	BIT 3,E	
CB5C	BIT 3,H	
CB5D	BIT 3,L	
CB66	BIT 4,(HL)	
DDCB0566	BIT 4,(IX+d)	
FDCB0566	BIT 4,(IY+d)	
CB67	BIT 4,A	
CB60	BIT 4,B	
CB61	BIT 4,C	
CB62	BIT 4,D	
CB63	BIT 4,E	
CB64	BIT 4,H	
CB65	BIT 4,L	
CB6E	BIT 5,(HL)	
DDCB056E	BIT 5,(IX+d)	
FDCB056E	BIT 5,(IY+d)	
CB6F	BIT 5,A	
CB68	BIT 5,B	
CB69	BIT 5,C	
CB6A	BIT 5,D	
CB6B	BIT 5,E	
CB6C	BIT 5,H	
CB6D	BIT 5,L	
CB76	BIT 6,(HL)	
DDCB0576	BIT 6,(IX+d)	
FDCB0576	BIT 6,(IY+d)	
CB77	BIT 6,A	
CB70	BIT 6,B	
CB71	BIT 6,C	
CB72	BIT 6,D	
CB73	BIT 6,E	
CB74	BIT 6,H	
CB75	BIT 6,L	
CB7E	BIT 7,(HL)	
DDCB057E	BIT 7,(IX+d)	
FDCB057E	BIT 7,(IY+d)	
CB7F	BIT 7,A	
CB78	BIT 7,B	
CB79	BIT 7,C	
CB7A	BIT 7,D	
CB7B	BIT 7,E	
CB7C	BIT 7,H	
CB7D	BIT 7,L	
DC8405	CALL C,nn	Call Subroutine at Location nn if Condition True
FC8405	CALL M,nn	
D48405	CALL NC,nn	
C48405	CALL NZ,nn	
F48405	CALL P,nn	
EC8405	CALL PE,nn	
E48405	CALL PO,nn	
CC8405	CALL Z,nn	
CD8405	CALL nn	Unconditional Call to Subroutine at nn
3F	CCF	Complement Carry Flag
BE	CP (HL)	Compare Operand with Acc.
DDBE05	CP (IX+d)	
FDDE05	CP (IY+d)	
BF	CP A	
B8	CP B	
B9	CP C	
BA	CP D	

OBJ CODE	SOURCE STATEMENT	OPERATION	
BB	CP E	Compare Operand with Acc.	
BC	CP H		
BD	CP L		
FE20	CP n		
EDA9	CPD	Compare Location (HL) and Acc. Decrement HL and BC	
EDB9	CPDR	Compare Location (HL) and Acc. Decrement HL and BC, Repeat until BC = 0	
EDA1	CPI	Compare Location (HL) and Acc., Increment HL and Decrement BC	
EDB1	CPIR	Compare Location (HL) and Acc. Increment HL, Decrement BC, Repeat until BC = 0	
2F	CPL	Complement Acc. (1's Comp)	
27	DAA	Decimal Adjust Acc.	
35	DEC (HL)	Decrement Operand	
DD3505	DEC (IX+d)		
FD3505	DEC (IY+d)		
3D	DEC A		
05	DEC B		
0B	DEC BC		
0D	DEC C		
15	DEC D		
1B	DEC DE		
1D	DEC E		
25	DEC H		
2B	DEC HL		
DD2B	DEC IX		
FD2B	DEC IY		
2D	DEC L		
3B	DEC SP		
F3	DI		Disable Interrupts
102E	DJNZ e		Decrement B and Jump Relative if B = 0
FB	EI	Enable Interrupts	
E3	EX (SP),HL	Exchange Location and (SP)	
DDE3	EX (SP),IX		
FDE3	EX (SP),IY		
08	EX AF,AF'	Exchange the Contents of AF and AF'	
EB	EX DE,HL	Exchange the Contents of DE and HL	
D9	EXX	Exchange the Contents of BC,DE,HL with Contents of BC',DE',HL' Respectively	
76	HALT	HALT (Wait for Interrupt or Reset)	
ED46	IM 0	Set Interrupt Mode	
ED56	IM 1		
ED5E	IM 2		

OBJ CODE	SOURCE STATEMENT	OPERATION	
ED78	IN A,(C)	Load Reg. with Input from Device (C)	
ED40	IN B,(C)		
ED48	IN C,(C)		
ED50	IN D,(C)		
ED58	IN E,(C)		
ED60	IN H,(C)		
ED68	IN L,(C)		
34	INC (HL)	Increment Operand	
DD3405	INC (IX+d)		
FD3405	INC (IY+d)		
3C	INC A		
04	INC B		
03	INC BC		
0C	INC C		
14	INC D		
13	INC DE		
1C	INC E		
24	INC H		
23	INC HL		
DD23	INC IX		
FD23	INC IY		
2C	INC L		
33	INC SP		
DB20	IN A,(n)		Load Acc. with Input from Device n
EDAA	IND		Load Location (HL) with Input from Port (C), Decrement HL and B
EDBA	INDR		
EDA2	INI	Load Location (HL) with Input from Port (C); Increment HL and Decrement B	
EDB2	INIR	Load Location (HL) with Input from Port (C), Increment HL and Decrement B, Repeat until B = 0	
C38405	JP nn	Unconditional Jump to Location	
E9	JP (HL)		
DDE9	JP (IX)		
FDE9	JP (IY)		
DA8405	JP C,nn	Jump to Location if Condition True	
FA8405	JP M,nn		
D28405	JP NC,nn		
C28405	JP NZ,nn		
F28405	JP P,nn		
EA8405	JP PE,nn		
E28405	JP PO,nn		
CA8405	JP Z,nn		
382E	JR C,e	Jump Relative to PC+e if Condition True	
302E	JR NC,e		
202E	JR NZ,e		
282E	JR Z,e		
182E	JR e	Unconditional Jump Relative to PC+e	
02	LD (BC),A	Load Source to Destination	
12	LD (DE),A		
77	LD (HL),A		
70	LD (HL),B		

OBJ CODE	SOURCE STATEMENT	OPERATION
71	LD (HL),C	Load Source to Destination
72	LD (HL),D	
73	LD (HL),E	
74	LD (HL),H	
75	LD (HL),L	
3620	LD (HL),n	
DD7705	LD (IX+d),A	
DD7005	LD (IX+d),B	
DD7105	LD (IX+d),C	
DD7205	LD (IX+d),D	
DD7305	LD (IX+d),E	
DD7405	LD (IX+d),H	
DD7505	LD (IX+d),L	
DD360520	LD (IX+d),n	
FD7705	LD (IY+d),A	
FD7005	LD (IY+d),B	
FD7105	LD (IY+d),C	
FD7205	LD (IY+d),D	
FD7305	LD (IY+d),E	
FD7405	LD (IY+d),H	
FD7505	LD (IY+d),L	
FD360520	LD (IY+d),n	
328405	LD (nn),A	
ED438405	LD (nn),BC	
ED538405	LD (nn),DE	
228405	LD (nn),HL	
DD228405	LD (nn),IX	
FD228405	LD (nn),IY	
ED738405	LD (nn),SP	
0A	LD A,(BC)	
1A	LD A,(DE)	
7E	LD A,(HL)	
DD7E05	LD A,(IX+d)	
FD7E05	LD A,(IY+d)	
3A8405	LD A,(nn)	
7F	LD A,A	
78	LD A,B	
79	LD A,C	
7A	LD A,D	
7B	LD A,E	
7C	LD A,H	
ED57	LD A,I	
7D	LD A,L	
3E20	LD A,n	
ED5F	LD A,R	
46	LD B,(HL)	
DD4605	LD B,(IX+d)	
FD4605	LD B,(IY+d)	
47	LD B,A	
40	LD B,B	
41	LD B,C	
42	LD B,D	
43	LD B,E	
44	LD B,H	
45	LD B,L	
0620	LD B,n	
ED488405	LD BC,(nn)	
018405	LD BC,nn	
4E	LD C,(HL)	
DD4E05	LD C,(IX+d)	
FD4E05	LD C,(IY+d)	
4F	LD C,A	
48	LD C,B	
49	LD C,C	
4A	LD C,D	
4B	LD C,E	
4C	LD C,H	
4D	LD C,L	
0E20	LD C,n	
56	LD D,(HL)	
DD5605	LD D,(IX+d)	

OBJ CODE	SOURCE STATEMENT	OPERATION
FD5605	LD D,(IY+d)	Load Source to Destination
57	LD D,A	
50	LD D,B	
51	LD D,C	
52	LD D,D	
53	LD D,E	
54	LD D,H	
55	LD D,L	
1620	LD D,n	
ED588405	LD DE,(nn)	
118405	LD DE,nn	
5E	LD E,(HL)	
DD5E05	LD E,(IX+d)	
FD5E05	LD E,(IY+d)	
5F	LD E,A	
58	LD E,B	
59	LD E,C	
5A	LD E,D	
5B	LD E,E	
5C	LD E,H	
5D	LD E,L	
1E20	LD E,n	
66	LD H,(HL)	
DD6605	LD H,(IX+d)	
FD6605	LD H,(IY+d)	
67	LD H,A	
60	LD H,B	
61	LD H,C	
62	LD H,D	
63	LD H,E	
64	LD H,H	
65	LD H,L	
2620	LD H,n	
2A8405	LD HL,(nn)	
218405	LD HL,nn	
ED47	LD I,A	
DD2A8405	LD IX,(nn)	
DD218405	LD IX,nn	
FD2A8405	LD IY,(nn)	
FD218405	LD IY,nn	
6E	LD L,(HL)	
DD6E05	LD L,(IX+d)	
FD6E05	LD L,(IY+d)	
6F	LD L,A	
68	LD L,B	
69	LD L,C	
6A	LD L,D	
6B	LD L,E	
6C	LD L,H	
6D	LD L,L	
2E20	LD L,n	
ED4F	LD R,A	
ED788405	LD SP,(nn)	
F9	LD SP,HL	
DDF9	LD SP,IX	
FDF9	LD SP,IY	
318405	LD SP,nn	
EDA8	LDD	Load Location (DE) with Location (HL), Decrement DE,HL and BC
EDB8	LDDR	Load Location (DE) with Location (HL), Repeat until BC = 0
EDA0	LDI	Load Location (DE) with Location (HL), Increment DE,HL, Decrement BC

OBJ CODE	SOURCE STATEMENT	OPERATION
EDB0	LDIR	Load Location (DE) with Location (HL), Increment DE,HL, Decrement BC and Repeat until BC = 0
ED44	NEG	Negate Acc. (2's Complement)
00	NOP	No Operation
B6	OR (HL)	Logical "OR" of Operand and Acc.
DDB605	OR (IX+d)	
FDB605	OR (IY+d)	
B7	OR A	
B0	OR B	
B1	OR C	
B2	OR D	
B3	OR E	
B4	OR H	
B5	OR L	
F620	OR n	
ED8B	OTDR	Load Output Port (C) with Location (HL) Decrement HL and B, Repeat until B = 0
EDB3	OTIR	Load Output Port (C) with Location (HL), Increment HL, Decrement B, Repeat until B = 0
ED79	OUT (C),A	Load Output Port (C) with Reg.
ED41	OUT (C),B	
ED49	OUT (C),C	
ED51	OUT (C),D	
ED59	OUT (C),E	
ED61	OUT (C),H	
ED69	OUT (C),L	
D320	OUT (n),A	
EDAB	OUTD	Load Output Port (C) with Location (HL), Decrement HL and B
EDA3	OUTI	Load Output Port (C) with Location (HL), Increment HL and Decrement B
F1	POP AF	Load Destination with Top of Stack
C1	POP BC	
D1	POP DE	
E1	POP HL	
DDE1	POP IX	
FDE1	POP IY	
F5	PUSH AF	Load Source to Stack
C5	PUSH BC	
D5	PUSH DE	
E5	PUSH HL	
DDE5	PUSH IX	
FDE5	PUSH IY	
CB86	RES 0,(HL)	Reset Bit b of Operand
DDCB0586	RES 0,(IX+d)	
FDCB0586	RES 0,(IY+d)	
CB87	RES 0,A	
CB80	RES 0,B	
CB81	RES 0,C	
CB82	RES 0,D	
CB83	RES 0,E	
CB84	RES 0,H	
CB85	RES 0,L	

OBJ CODE	SOURCE STATEMENT	OPERATION
CB8E	RES 1,(HL)	Reset Bit b of Operand
DDCB058E	RES 1,(IX+d)	
FDCB058E	RES 1,(IY+d)	
CB8F	RES 1,A	
CB88	RES 1,B	
CB89	RES 1,C	
CB8A	RES 1,D	
CB8B	RES 1,E	
CB8C	RES 1,H	
CB8D	RES 1,L	
CB96	RES 2,(HL)	
DDCB0596	RES 2,(IX+d)	
FDCB0596	RES 2,(IY+d)	
CB97	RES 2,A	
CB90	RES 2,B	
CB91	RES 2,C	
CB92	RES 2,D	
CB93	RES 2,E	
CB94	RES 2,H	
CB95	RES 2,L	
CB9E	RES 3,(HL)	
DDCB059E	RES 3,(IX+d)	
FDCB059E	RES 3,(IY+d)	
CB9F	RES 3,A	
CB98	RES 3,B	
CB99	RES 3,C	
CB9A	RES 3,D	
CB9B	RES 3,E	
CB9C	RES 3,H	
CB9D	RES 3,L	
CBA6	RES 4,(HL)	
DDCB05A6	RES 4,(IX+d)	
FDCB05A6	RES 4,(IY+d)	
CBA7	RES 4,A	
CBA0	RES 4,B	
CBA1	RES 4,C	
CBA2	RES 4,D	
DBA3	RES 4,E	
CBA4	RES 4,H	
CBA5	RES 4,L	
CBAE	RES 5,(HL)	
DDCB05AE	RES 5,(IX+d)	
FDCB05AE	RES 5,(IY+d)	
CBAF	RES 5,A	
CBA8	RES 5,B	
CBA9	RES 5,C	
CBAA	RES 5,D	
CBAB	RES 5,E	
CBAC	RES 5,H	
CBAD	RES 5,L	
CB86	RES 6,(HL)	
DDCB05B6	RES 6,(IX+d)	
FDCB05B6	RES 6,(IY+d)	
CB87	RES 6,A	
CB80	RES 6,B	
CB81	RES 6,C	
CB82	RES 6,D	
CB83	RES 6,E	
CB84	RES 6,H	
CB85	RES 6,L	
CB8E	RES 7,(HL)	
DDCB05BE	RES 7,(IX+d)	
FDCB05BE	RES 7,(IY+d)	
CB8F	RES 7,A	
CB88	RES 7,B	
CB89	RES 7,C	
CB8A	RES 7,D	
CB8B	RES 7,E	
CB8C	RES 7,H	
CB8D	RES 7,L	

OBJ CODE	SOURCE STATEMENT	OPERATION
C9	RET	Return from Subroutine
D8	RET C	Return from Subroutine if Condition True
F8	RET M	
D0	RET NC	
C0	RET NZ	
F0	RET P	
E8	RET PE	
E0	RET PO	
C8	RET Z	
ED4D	RETI	Return from Interrupt
ED45	RETN	Return from Non-Maskable Interrupt
CB16	RL (HL)	Rotate Left Through Carry
DDCB0516	RL (IX+d)	
FDCB0516	RL (IY+d)	
CB17	RL A	
CB10	RL B	
CB11	RL C	
CB12	RL D	
CB13	RL E	
CB14	RL H	
CB15	RL L	
17	RLA	Rotate Left Acc. Through Carry
CB06	RLC (HL)	Rotate Left Circular
DDCB0506	RLC (IX+d)	
FDCB0506	RLC (IY+d)	
CB07	RLC A	
CB00	RLC B	
CB01	RLC C	
CB02	RLC D	
CB03	RLC E	
CB04	RLC H	
CB05	RLC L	
07	RLCA	Rotate Left Circular Acc.
ED6F	RLD	Rotate Digit Left and Right between Acc. and Location (HL)
CB1E	RR (HL)	Rotate Right Through Carry
DDCB051E	RR (IX+d)	
FDCB051E	RR (IY+d)	
CB1F	RR A	
CB18	RR B	
CB19	RR C	
CB1A	RR D	
CB1B	RR E	
CB1C	RR H	
CB1D	RR L	
1F	RRA	Rotate Right Acc. Through Carry
CB0E	RRC (HL)	Rotate Right Circular
DDCB050E	RRC (IX+d)	
FDCB050E	RRC (IY+d)	
CB0F	RRC A	
CB08	RRC B	
CB09	RRC C	
CB0A	RRC D	
CB0B	RRC E	
CB0C	RRC H	
CB0D	RRC L	
OF	RRCA	Rotate Right Circular Acc.

OBJ CODE	SOURCE STATEMENT	OPERATION
ED67	RRD	Rotate Digit Right and Left Between Acc. and Location (HL)
C7	RST 00H	Restart to Location
CF	RST 08H	
D7	RST 10H	
DF	RST 18H	
E7	RST 20H	
EF	RST 28H	
F7	RST 30H	
FF	RST 38H	
DE20	SBC A,n	Subtract Operand from Acc. with Carry
9E	SBC A,(HL)	
DD9E05	SBC A,(IX+d)	
FD9E05	SBC A,(IY+d)	
9F	SBC A,A	
98	SBC A,B	
99	SBC A,C	
9A	SBC A,D	
9B	SBC A,E	
9C	SBC A,H	
9D	SBC A,L	
ED42	SBC HL,BC	
ED52	SBC HL,DE	
ED62	SBC HL,HL	
ED72	SBC HL,SP	
37	SCF	Set Carry Flag (C = 1)
CBC6	SET 0,(HL)	Set Bit b of Location
DDCB05C6	SET 0,(IX+d)	
FDCB05C6	SET 0,(IY+d)	
CBC7	SET 0,A	
CBC0	SET 0,B	
CBC1	SET 0,C	
CBC2	SET 0,D	
CBC3	SET 0,E	
CBC4	SET 0,H	
CBC5	SET 0,L	
CBCE	SET 1,(HL)	
DDCB05CE	SET 1,(IX+d)	
FDCB05CE	SET 1,(IY+d)	
CBCF	SET 1,A	
CBC8	SET 1,B	
CBC9	SET 1,C	
CBCA	SET 1,D	
CBCB	SET 1,E	
CBCC	SET 1,H	
CBCD	SET 1,L	
CBD6	SET 2,(HL)	
DDCB05D6	SET 2,(IX+d)	
FDCB05D6	SET 2,(IY+d)	
CBD7	SET 2,A	
CBD0	SET 2,B	
CBD1	SET 2,C	
CBD2	SET 2,D	
CBD3	SET 2,E	
CBD4	SET 2,H	
CBD5	SET 2,L	
CBD8	SET 3,B	
CBDE	SET 3,(HL)	
DDCB05DE	SET 3,(IX+d)	
FDCB05DE	SET 3,(IY+d)	
CBDF	SET 3,A	
CBD9	SET 3,C	
CBDA	SET 3,D	
CBDB	SET 3,E	
CBDC	SET 3,H	
CBDD	SET 3,L	
CBE6	SET 4,(HL)	
DDCB05E6	SET 4,(IX+d)	

OBJ CODE	SOURCE STATEMENT	OPERATION
FDCB05E6	SET 4,(IY+d)	Set Bit b of Location
CBE7	SET 4,A	
CBE0	SET 4,B	
CBE1	SET 4,C	
CBE2	SET 4,D	
CBE3	SET 4,E	
CBE4	SET 4,H	
CBE5	SET 4,L	
CBEE	SET 5,(HL)	
DDCB05EE	SET 5,(IX+d)	
FDCB05EE	SET 5,(IY+d)	
CBEF	SET 5,A	
CBE8	SET 5,B	
CBE9	SET 5,C	
CBEA	SET 5,D	
CBEB	SET 5,E	
CBEC	SET 5,H	
CBED	SET 5,L	
CBF6	SET 6,(HL)	
DDCB05F6	SET 6,(IX+d)	
FDCB05F6	SET 6,(IY+d)	
CBF7	SET 6,A	
CBF0	SET 6,B	
CBF1	SET 6,C	
CBF2	SET 6,D	
CBF3	SET 6,E	
CBF4	SET 6,H	
CBF5	SET 6,L	
CBFE	SET 7,(HL)	
DDCB05FE	SET 7,(IX+d)	
FDCB05FE	SET 7,(IY+d)	
CBFF	SET 7,A	
CBF8	SET 7,B	
CBF9	SET 7,C	
CBFA	SET 7,D	
CBFB	SET 7,E	
CBFC	SET 7,H	
CBFD	SET 7,L	
CB26	SLA (HL)	Shift Operand Left Arithmetic
DDCB0526	SLA (IX+d)	
FDCB0526	SLA (IY+d)	
CB27	SLA A	
CB20	SLA B	
CB21	SLA C	
CB22	SLA D	
CB23	SLA E	
CB24	SLA H	
CB25	SLA L	
CB2E	SRA (HL)	Shift Operand Right Arithmetic
DDCB052E	SRA (IX+d)	
FDCB052E	SRA (IY+d)	
CB2F	SRA A	
CB28	SRA B	
CB29	SRA C	
CB2A	SRA D	
CB2B	SRA E	
CB2C	SRA H	
CB2D	SRA L	
CB3E	SRL (HL)	Shift Operand Right Logical
DDCB053E	SRL (IX+d)	
FDCB053E	SRL (IY+d)	
CB3F	SRL A	
CB38	SRL B	
CB39	SRL C	
CB3A	SRL D	
CB3B	SRL E	
CB3C	SRL H	
CB3D	SRL L	

OBJ CODE	SOURCE STATEMENT	OPERATION
96	SUB (HL)	Subtract Operand from Acc.
DD9605	SUB (IX+d)	
FD9605	SUB (IY+d)	
97	SUB A	
90	SUB B	
91	SUB C	
92	SUB D	
93	SUB E	
94	SUB H	
95	SUB L	
D620	SUB n	

OBJ CODE	SOURCE STATEMENT	OPERATION
AE	XOR (HL)	Exclusive "OR" Operand and Acc.
DDAE05	XOR (IX+d)	
FDAE05	XOR (IY+d)	
AF	XOR A	
A8	XOR B	
A9	XOR C	
AA	XOR D	
AB	XOR E	
AC	XOR H	
AD	XOR L	
EE20	XOR n	

■参考資料■

本書の執筆に当たり、下記のマニュアル、資料を参照させていただきました。

- Z80-CPU Technical Manual
- Z80-PIO Technical Manual
- Z80-CTC Technical Manual
- Z80-SIO Technical Manual
- Z80-DMA Technical Manual
- Z80 Assembly Language Programming Manual
- 80-CPU Programming Reference Card
- Z80 Family Program Interrupt Structure
- Application Note(Interfacing 16 Pin Dynamic RAMs to the Z80A Microprocessor)

(以上すべてZilog社発行資料)

著者略歴

額田忠之

1943年 東京に生まれる

1967年 早稲田大学理工学部電気工学科卒

現在 コンピュータ企業にてパソコン、ターミナル等の開発に従事

R <日本複写権センター委託出版物>

本書の全部または一部を無断で複写複製(コピー)することは、著作権法上での例外を除き、禁じられています。本書からの複写を希望される場合は、日本複写権センター(☎03-3401-2382)にご連絡ください。

Z80ファミリ・ハンドブック

1985年1月10日 初版発行
1995年7月1日 第18版発行

©額田忠之 1985

著者 額田忠之
発行人 蒲生良治
発行所 CQ出版株式会社

東京都豊島区巣鴨1-14-2 (〒170)
電話 出版部 03-5395-2122 営業部 03-5395-2141
振替 00100-7-10665

(定価は表四に表示してあります)

乱丁、落丁本はお取り替えます

印刷・製本 囿印刷株式会社

Printed in Japan

Visual BASIC for Windowsの本格的応用

Windows DLLの利用からカスタム・コントロールの作成まで
B5判 144頁(3.5インチ2DD FD付き) 定価1,800円

Visual BASICは、従来のC言語とSDKによるWindowsプログラミングとは比較にならないくらい効率的な開発環境を提供してくれます。本書では、Visual BASICによって本格的なWindowsアプリケーションを作成する場合に必要な、Windows DLLの呼び出し方法、アプリケーション間の連動処理、専用DLLの作成、RS-232-C制御用カスタム・コントロールのプログラミングなどについて、具体的なサンプル・プログラムを示して解説しました。



- 第1章** Visual BASICによるプログラミング
テキスト系ファイルの連続印刷/印刷方法指定機能/印刷前のイメージ表示機能/ほか
- 第2章** Windows DLLの利用/作成とVBXの活用
アプリケーションの機能分担/タスク・リストの検索方法/WindowsのAPIについて/アプリケーション間連動/KANAZOU2.DLL/FGE-TMES.VBXの機能と内部仕様

Appendix VBXを使う
フリーウェアVBX/シェアウェアVBX/市販VBX

- 第3章** カスタム・コントロールの作成
Windowsのシリアル通信の概要/シリアル通信制御関数セットを作る/シリアル通信制御カスタム・コントロールを作る/簡単なTTYアプリケーションを作る

IFセレクション

好評発売中

MS-DOS ディスク管理技法

中島信行 著 B5判 208頁 5"2HD FD付
定価2,500円

ブロック・デバイス・ドライバ作成からディスク管理メカニズムの解析まで

Cによるメモリ管理技法

中島信行 著 B5判 224頁 5"2HD FD付
定価2,500円

MS-DOS上でTSRプログラム&デバイス・ドライバを作成する

MS-DOS 完全活用法

中島信行 著 B5判 224頁 5"2HD FD付
定価2,500円

DOS 起動原理からユーティリティ作成まで

オブジェクト指向のすべて

小暮裕明 著 B5判 176頁
定価1,650円

'90年代プログラマの必須知識 OOPS をマスターする

MS-DOS メモリ管理ソフト技法

中島信行 著 B5判 224頁
定価1,650円

メモリ常駐ソフト&拡張メモリ活用プログラミング

DSP を使いこなす

インターフェース編集部 編 B5判 256頁
定価1,900円

デジタル信号処理の理論からシステムの実現まで

MS-DOS プログラマーズ・バイブル

阿部英志 著 B5判 384頁
定価2,500円

内部構造とシステム・コールとデバイス・ドライバと...

データ管理の技法

本田道夫/藤 健児 共著 B5判 260頁 5"2HD FD付
定価2,900円

ISAM ライブラリとその応用

